JPH09186510A - 複合回路モジュール - Google Patents
複合回路モジュールInfo
- Publication number
- JPH09186510A JPH09186510A JP7351190A JP35119095A JPH09186510A JP H09186510 A JPH09186510 A JP H09186510A JP 7351190 A JP7351190 A JP 7351190A JP 35119095 A JP35119095 A JP 35119095A JP H09186510 A JPH09186510 A JP H09186510A
- Authority
- JP
- Japan
- Prior art keywords
- laminated substrate
- frequency circuit
- dielectric laminated
- circuit
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 誘電体積層基板上に実装した高周波回路部分
と誘電体積層基板中に埋め込み形成する中間アース電極
との間の寄生容量をほとんどゼロに近づけ、小型・薄型
化を図る複合回路モジュールを提供すること 【解決手段】 誘電体積層基板１を高誘電率の誘電体か
ら形成し、その基板上には高周波回路部分Ａと低周波回
路部分Ｂとを区分して表面実装する。高周波受動回路を
構成する中間アース電極３とストリップライン４は誘電
体積層基板の内部所定位置に形成されるが、この時表面
実装する高周波回路部分Ａの下には中間アース電極等を
設けずに、その他の低周波回路部分Ｂの下方のみに中間
アース電極等を設けた。これにより、高周波回路と中間
アース電極間の寄生容量は発生せず、薄型化が図れ、基
板を高誘電率にすることによりストリップラインを小さ
くできるので、より面積を小さくできる。
と誘電体積層基板中に埋め込み形成する中間アース電極
との間の寄生容量をほとんどゼロに近づけ、小型・薄型
化を図る複合回路モジュールを提供すること 【解決手段】 誘電体積層基板１を高誘電率の誘電体か
ら形成し、その基板上には高周波回路部分Ａと低周波回
路部分Ｂとを区分して表面実装する。高周波受動回路を
構成する中間アース電極３とストリップライン４は誘電
体積層基板の内部所定位置に形成されるが、この時表面
実装する高周波回路部分Ａの下には中間アース電極等を
設けずに、その他の低周波回路部分Ｂの下方のみに中間
アース電極等を設けた。これにより、高周波回路と中間
アース電極間の寄生容量は発生せず、薄型化が図れ、基
板を高誘電率にすることによりストリップラインを小さ
くできるので、より面積を小さくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信機器な
どの高周波回路機器の構成要素となる複合回路モジュー
ルに関し、特に、誘電体積層基板上にトランジスタなど
の回路素子を実装するとともに基板中にストリップライ
ン型共振器を埋め込み形成するタイプの複合回路モジュ
ールに関する。
どの高周波回路機器の構成要素となる複合回路モジュー
ルに関し、特に、誘電体積層基板上にトランジスタなど
の回路素子を実装するとともに基板中にストリップライ
ン型共振器を埋め込み形成するタイプの複合回路モジュ
ールに関する。
【０００２】
【従来の技術】この種の複合回路モジュールの代表的な
実装構造を図１に示している。同図に示すように、誘電
体積層基板１の下面は、その全面的にアース電極２が形
成され、基板１の中間部分にもほぼ全面的にアース電極
３が埋め込み形成され、さらに下面アース電極２と中間
アース電極３との間には帯状のストリップライン４が埋
め込み形成されている。これでストリップライン型共振
器が構成されている。
実装構造を図１に示している。同図に示すように、誘電
体積層基板１の下面は、その全面的にアース電極２が形
成され、基板１の中間部分にもほぼ全面的にアース電極
３が埋め込み形成され、さらに下面アース電極２と中間
アース電極３との間には帯状のストリップライン４が埋
め込み形成されている。これでストリップライン型共振
器が構成されている。
【０００３】誘電体積層基板１の上面にはトランジス
タ，コンデンサ，抵抗などの多数の回路素子５が表面実
装され、前記ストリップライン型共振器を共振要素とす
る発振回路やその他の回路が構成されている。なお、共
振器のストリップライン４はビアホールにより誘電体積
層基板１の上面に設けられた回路と接続されている。も
ちろんビアホールは中間アース電極３と非接触である。
タ，コンデンサ，抵抗などの多数の回路素子５が表面実
装され、前記ストリップライン型共振器を共振要素とす
る発振回路やその他の回路が構成されている。なお、共
振器のストリップライン４はビアホールにより誘電体積
層基板１の上面に設けられた回路と接続されている。も
ちろんビアホールは中間アース電極３と非接触である。
【０００４】よく知られているように、複合回路モジュ
ールの誘電体積層基板１上には前記の発振回路だけでな
く電源回路や発振出力のバッファアンプあるいは低周波
論理回路さらにはマイクロプロセッサなどの各種の回路
が一体に実装されるのが普通である。その場合、発振回
路を中心にした高周波回路部分とその他の低周波回路部
分とは誘電体積層基板１上で異なる位置に実装される。
このように高周波回路と低周波回路とを異なる位置に区
分して配設することで、回路相互間の有害な干渉を避け
ている。
ールの誘電体積層基板１上には前記の発振回路だけでな
く電源回路や発振出力のバッファアンプあるいは低周波
論理回路さらにはマイクロプロセッサなどの各種の回路
が一体に実装されるのが普通である。その場合、発振回
路を中心にした高周波回路部分とその他の低周波回路部
分とは誘電体積層基板１上で異なる位置に実装される。
このように高周波回路と低周波回路とを異なる位置に区
分して配設することで、回路相互間の有害な干渉を避け
ている。
【０００５】
【発明が解決しようとする課題】図１に示した従来の複
合回路モジュールでは、誘電体積層基板１中のほぼ全面
的に中間アース電極３を埋め込み形成し、その中間アー
ス電極３の下にストリップライン４を形成している。し
たがって誘電体積層基板１上の高周波回路の実装部分の
下にも中間アース電極３が存在しており、そのため誘電
体積層基板上の高周波回路と中間アース電極４との間の
寄生容量が大きくなり、高周波回路の性能が劣化すると
いう問題があった。
合回路モジュールでは、誘電体積層基板１中のほぼ全面
的に中間アース電極３を埋め込み形成し、その中間アー
ス電極３の下にストリップライン４を形成している。し
たがって誘電体積層基板１上の高周波回路の実装部分の
下にも中間アース電極３が存在しており、そのため誘電
体積層基板上の高周波回路と中間アース電極４との間の
寄生容量が大きくなり、高周波回路の性能が劣化すると
いう問題があった。
【０００６】また従来のこの種の複合回路モジュール
は、誘電率の比較的小さなアルミナや樹脂製の誘電体積
層基板を使用している場合が多い。誘電体積層基板の誘
電率が小さいほど、同一特性のストリップライン型共振
器を実現するために必要となる中間アース電極３および
ストリップライン４の配設面積・寸法が大きくなる。そ
の結果、従来の複合回路モジュールでは誘電体積層基板
１上の高周波回路の実装部分の下にも中間アース電極３
を配設しなければならなかった。
は、誘電率の比較的小さなアルミナや樹脂製の誘電体積
層基板を使用している場合が多い。誘電体積層基板の誘
電率が小さいほど、同一特性のストリップライン型共振
器を実現するために必要となる中間アース電極３および
ストリップライン４の配設面積・寸法が大きくなる。そ
の結果、従来の複合回路モジュールでは誘電体積層基板
１上の高周波回路の実装部分の下にも中間アース電極３
を配設しなければならなかった。
【０００７】さらに誘電率の小さい誘電体積層基板を使
用した場合は、前述のようにストリップライン型共振器
部分の面積・寸法を大きくしなければならず、誘電体積
層基板上に表面実装する回路の実装面積・寸法よりもス
トリップライン型共振器部分の面積・寸法が大きくなる
こともある。このことが原因で回路モジュールの小型化
が制限される場合もある。
用した場合は、前述のようにストリップライン型共振器
部分の面積・寸法を大きくしなければならず、誘電体積
層基板上に表面実装する回路の実装面積・寸法よりもス
トリップライン型共振器部分の面積・寸法が大きくなる
こともある。このことが原因で回路モジュールの小型化
が制限される場合もある。
【０００８】さらに、誘電体積層基板１上の高周波回路
と中間アース電極３の間の寄生容量をできるだけ小さく
するために、誘電体積層基板１の上面と中間アース電極
３との間隔寸法を大きくすることが考えられるが、そう
すると誘電体積層基板１を厚さを増す必要がある。その
結果、モジュール全体の小型化・薄型化が阻害される。
と中間アース電極３の間の寄生容量をできるだけ小さく
するために、誘電体積層基板１の上面と中間アース電極
３との間隔寸法を大きくすることが考えられるが、そう
すると誘電体積層基板１を厚さを増す必要がある。その
結果、モジュール全体の小型化・薄型化が阻害される。
【０００９】そこで本発明者は、小型化・薄型化を図る
ために、誘電率の大きい誘電体積層基板を使うことを考
えた。しかしストリップライン型共振器の面積・寸法を
単純に小さくしたとしても、誘電体積層基板上の高周波
回路の実装部分の下に依然として中間アース電極を存在
させたのでは、両者間の大きな寄生容量はなくならず、
むしろ誘電体積層基板の誘電率が大きくなったことで寄
生容量も大きくなってしまう。
ために、誘電率の大きい誘電体積層基板を使うことを考
えた。しかしストリップライン型共振器の面積・寸法を
単純に小さくしたとしても、誘電体積層基板上の高周波
回路の実装部分の下に依然として中間アース電極を存在
させたのでは、両者間の大きな寄生容量はなくならず、
むしろ誘電体積層基板の誘電率が大きくなったことで寄
生容量も大きくなってしまう。
【００１０】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、誘電体積層基板上に実装した高周波回路部分と誘電
体積層基板中に埋め込み形成する中間アース電極との間
の寄生容量をほとんどゼロに近づけ、回路性能の向上を
図る複合回路モジュールを提供することにある。
もので、その目的とするところは、上記した問題を解決
し、誘電体積層基板上に実装した高周波回路部分と誘電
体積層基板中に埋め込み形成する中間アース電極との間
の寄生容量をほとんどゼロに近づけ、回路性能の向上を
図る複合回路モジュールを提供することにある。
【００１１】
【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る複合回路モジュールでは、誘電体積
層基板上に表面実装する高周波回路部分の下にはストリ
ップ回路の中間アース電極を設けずに、その他の低周波
回路部分の下に中間アース電極を設けた。つまり、本発
明の複合回路モジュールは次の各要件〜を備えたも
のである。 誘電体積層基板の上に多数の回路素子が表面実装され
て高周波回路および低周波回路が構成されている。 前記高周波回路と前記低周波回路とは前記誘電体積層
基板上の異なる部分に区分されて配設されている。 前記誘電体積層基板の下面には全面的に下面アース電
極が形成されている。 前記誘電体積層基板内部には前記下面アース電極と平
行に中間アース電極が埋め込み形成されており、その中
間アース電極は前記高周波回路の実装部分の下方には存
在しない。 前記誘電体積層基板内部において前記下面アース電極
と前記中間アース電極との間にはトリップラインが埋め
込み形成され、そのストリップライン回路が前記誘電体
積層基板上の前記高周波回路に接続されている。
ため、本発明に係る複合回路モジュールでは、誘電体積
層基板上に表面実装する高周波回路部分の下にはストリ
ップ回路の中間アース電極を設けずに、その他の低周波
回路部分の下に中間アース電極を設けた。つまり、本発
明の複合回路モジュールは次の各要件〜を備えたも
のである。 誘電体積層基板の上に多数の回路素子が表面実装され
て高周波回路および低周波回路が構成されている。 前記高周波回路と前記低周波回路とは前記誘電体積層
基板上の異なる部分に区分されて配設されている。 前記誘電体積層基板の下面には全面的に下面アース電
極が形成されている。 前記誘電体積層基板内部には前記下面アース電極と平
行に中間アース電極が埋め込み形成されており、その中
間アース電極は前記高周波回路の実装部分の下方には存
在しない。 前記誘電体積層基板内部において前記下面アース電極
と前記中間アース電極との間にはトリップラインが埋め
込み形成され、そのストリップライン回路が前記誘電体
積層基板上の前記高周波回路に接続されている。
【００１２】高周波回路の下方には、中間アース電極は
存在しない。したがって、高周波回路に直下のアースは
下面アース電極となり、その高周波回路と下面アース電
極間の距離は誘電体積層基板の厚さと等しくなる。つま
り、従来と同一の基板厚さであれば、アースまでの距離
が長くなり、アースと高周波回路との間に発生する寄生
容量が可及的に小さくなる。よって、基板厚さを薄くし
ても寄生容量による悪影響がなく、薄型化を図ることが
可能となる。
存在しない。したがって、高周波回路に直下のアースは
下面アース電極となり、その高周波回路と下面アース電
極間の距離は誘電体積層基板の厚さと等しくなる。つま
り、従来と同一の基板厚さであれば、アースまでの距離
が長くなり、アースと高周波回路との間に発生する寄生
容量が可及的に小さくなる。よって、基板厚さを薄くし
ても寄生容量による悪影響がなく、薄型化を図ることが
可能となる。
【００１３】さらに、本発明を適用するには誘電率の大
きな誘電体積層基板を使用するのが望ましい。そうすれ
ば前述のようにストリップライン型共振器の面積・寸法
を小さくでき、面積・寸法の小さなストリップライン型
共振器（中間アース電極）を前記高周波回路部分の下に
設けずに済むようになる。
きな誘電体積層基板を使用するのが望ましい。そうすれ
ば前述のようにストリップライン型共振器の面積・寸法
を小さくでき、面積・寸法の小さなストリップライン型
共振器（中間アース電極）を前記高周波回路部分の下に
設けずに済むようになる。
【００１４】
【発明の実施の形態】図２は、本発明に係る複合回路モ
ジュールの実施の形態の一例の概略構成を示している。
同図に示すように、基本的な構成は図１の従来のものと
同じである。つまり、誘電体積層基板１の下面には全面
的にアース電極２が形成され、誘電体積層基板１の中間
部分にアース電極３が埋め込み形成され、さらに下面ア
ース電極２と中間アース電極３との間には帯状のストリ
ップライン４が埋め込み形成されている。係る両アース
電極２，３並びにストリップライン４によりストリップ
ライン型共振器（高周波受動回路）が構成されている。
ジュールの実施の形態の一例の概略構成を示している。
同図に示すように、基本的な構成は図１の従来のものと
同じである。つまり、誘電体積層基板１の下面には全面
的にアース電極２が形成され、誘電体積層基板１の中間
部分にアース電極３が埋め込み形成され、さらに下面ア
ース電極２と中間アース電極３との間には帯状のストリ
ップライン４が埋め込み形成されている。係る両アース
電極２，３並びにストリップライン４によりストリップ
ライン型共振器（高周波受動回路）が構成されている。
【００１５】誘電体積層基板１の上にはトランジスタ，
コンデンサ，抵抗などの多数の回路素子５が表面実装さ
れ、前記ストリップライン型共振器を共振要素とする発
振回路やその他の回路が構成されている。なお、共振器
のストリップライン４はビアホール（図示省略）により
誘電体積層基板１の上面に設けられた回路と接続されて
いる。そして、ビアホールは中間アース電極３と非接触
にされている。
コンデンサ，抵抗などの多数の回路素子５が表面実装さ
れ、前記ストリップライン型共振器を共振要素とする発
振回路やその他の回路が構成されている。なお、共振器
のストリップライン４はビアホール（図示省略）により
誘電体積層基板１の上面に設けられた回路と接続されて
いる。そして、ビアホールは中間アース電極３と非接触
にされている。
【００１６】よく知られているように、複合回路モジュ
ールの誘電体積層基板１上には前記の発振回路だけでな
く電源回路や発振出力のバッファアンプあるいは低周波
論理回路さらにはマイクロプロセッサなどの各種の回路
が一体に実装されるのが普通である。その場合、発振回
路を中心にした高周波回路部分Ａとその他の低周波回路
部分Ｂとは誘電体積層基板１上で異なる位置に区分して
実装される。このように高周波回路Ａと低周波回路Ｂと
を異なる位置に区分して配設することで、回路相互間の
有害な干渉を避けている。以上説明した構成は図１の従
来構成と共通する部分である。本発明は次の点が従来と
異なる。
ールの誘電体積層基板１上には前記の発振回路だけでな
く電源回路や発振出力のバッファアンプあるいは低周波
論理回路さらにはマイクロプロセッサなどの各種の回路
が一体に実装されるのが普通である。その場合、発振回
路を中心にした高周波回路部分Ａとその他の低周波回路
部分Ｂとは誘電体積層基板１上で異なる位置に区分して
実装される。このように高周波回路Ａと低周波回路Ｂと
を異なる位置に区分して配設することで、回路相互間の
有害な干渉を避けている。以上説明した構成は図１の従
来構成と共通する部分である。本発明は次の点が従来と
異なる。
【００１７】従来はアルミナや樹脂製の誘電率の比較的
小さい誘電体積層基板を使用することが多かったが、本
発明を適用するにあたっては誘電率の比較的大きい誘電
体セラミックからなる誘電体積層基板を使用することが
望ましい。よく知られているように、誘電体積層基板１
の誘電率が大きいほど、同じ特性の共振器を得るために
必要なストリップラインをより短い寸法形状で実現でき
る。
小さい誘電体積層基板を使用することが多かったが、本
発明を適用するにあたっては誘電率の比較的大きい誘電
体セラミックからなる誘電体積層基板を使用することが
望ましい。よく知られているように、誘電体積層基板１
の誘電率が大きいほど、同じ特性の共振器を得るために
必要なストリップラインをより短い寸法形状で実現でき
る。
【００１８】必要な特性のストリップラインをより短か
な寸法で実現することにより、図２に示すようにストリ
ップライン４を直線的な短冊状にでき、誘電体積層基板
１の上に表面実装した高周波回路部分Ａの下には中間ア
ース電極３及びストリップライン４を設けることなく、
その他の低周波回路部分Ｂの下に中間アース電極３及び
ストリップライン４を設けることで必要な特性が得られ
る。このように高周波回路部分Ａの下に中間アース電極
３が存在しなければ、両者間の寄生容量はほとんどゼロ
に近づき、この寄生容量による回路性能の低下はなくな
る。
な寸法で実現することにより、図２に示すようにストリ
ップライン４を直線的な短冊状にでき、誘電体積層基板
１の上に表面実装した高周波回路部分Ａの下には中間ア
ース電極３及びストリップライン４を設けることなく、
その他の低周波回路部分Ｂの下に中間アース電極３及び
ストリップライン４を設けることで必要な特性が得られ
る。このように高周波回路部分Ａの下に中間アース電極
３が存在しなければ、両者間の寄生容量はほとんどゼロ
に近づき、この寄生容量による回路性能の低下はなくな
る。
【００１９】一例を示すと、図３（Ａ）のように、従来
の誘電体積層基板１の誘電率εｒを４．５とした場合の
ストリップライン４は、必然的に渦巻状になり、誘電体
積層基板１の平面形状は係るストリップライン４の寸法
形状に起因して決定されていた。それを同図（Ｂ）に示
すように、誘電率εｒ＝６０の誘電体を用いて誘電体積
層基板１を形成するとともに、ストリップライン４を直
線上にするともとに低周波回路部分の下に形成すること
により、同一特性の複合回路モジュールを得るために必
要な平面形状の面積を５５％に縮小することができた。
の誘電体積層基板１の誘電率εｒを４．５とした場合の
ストリップライン４は、必然的に渦巻状になり、誘電体
積層基板１の平面形状は係るストリップライン４の寸法
形状に起因して決定されていた。それを同図（Ｂ）に示
すように、誘電率εｒ＝６０の誘電体を用いて誘電体積
層基板１を形成するとともに、ストリップライン４を直
線上にするともとに低周波回路部分の下に形成すること
により、同一特性の複合回路モジュールを得るために必
要な平面形状の面積を５５％に縮小することができた。
【００２０】また、そのときの基板の厚さも、従来のも
のは１．０ｍｍ（基板上面から中間アース電極までの距
離は０．３ｍｍ）であったが、上記のように高誘電率に
するとともに中間アース電極３並びにストリップライン
４の配置を所定の構造にすることにより、基板の厚さを
０．８ｍｍにすることができた。
のは１．０ｍｍ（基板上面から中間アース電極までの距
離は０．３ｍｍ）であったが、上記のように高誘電率に
するとともに中間アース電極３並びにストリップライン
４の配置を所定の構造にすることにより、基板の厚さを
０．８ｍｍにすることができた。
【００２１】
【発明の効果】以上のように、本発明に係る複合回路モ
ジュールでは、誘電体積層基板上に表面実装された高周
波回路部分の下には中間アース電極およびストリップラ
インを埋め込み形成していないので、高周波回路部分と
中間アース電極との間の寄生容量はほとんどゼロに近づ
き、この寄生容量による回路性能の低下はなくなる。
ジュールでは、誘電体積層基板上に表面実装された高周
波回路部分の下には中間アース電極およびストリップラ
インを埋め込み形成していないので、高周波回路部分と
中間アース電極との間の寄生容量はほとんどゼロに近づ
き、この寄生容量による回路性能の低下はなくなる。
【００２２】また、誘電率の低い誘電体積層基板を使用
し、そのため大きな面積・寸法の中間アース電極が必要
で、そのことが原因で誘電体積層基板の最小寸法が決ま
っていた（誘電体積層基板上に表面実装する回路の実装
面積・寸法は充分に小さい）ような従来の複合回路モジ
ュールと比較した場合、より大きな誘電率の誘電体積層
基板を用いて本発明を適用して同じ回路特性のモジュー
ルを構成したとすると、誘電体積層基板の面積・厚さを
従来より小さくでき、モジュールの小型化・薄型化を実
現できる。
し、そのため大きな面積・寸法の中間アース電極が必要
で、そのことが原因で誘電体積層基板の最小寸法が決ま
っていた（誘電体積層基板上に表面実装する回路の実装
面積・寸法は充分に小さい）ような従来の複合回路モジ
ュールと比較した場合、より大きな誘電率の誘電体積層
基板を用いて本発明を適用して同じ回路特性のモジュー
ルを構成したとすると、誘電体積層基板の面積・厚さを
従来より小さくでき、モジュールの小型化・薄型化を実
現できる。
【図１】従来の複合回路モジュールの概略構成図であ
る。
る。
【図２】本発明に係る複合回路モジュールの実施の形態
の一例を示す概略構成図である。
の一例を示す概略構成図である。
【図３】本発明の効果を説明する図である。
１ 誘電体積層基板 ２ 下面アース電極 ３ 中間アース電極 ４ ストリップライン ５ 回路素子 Ａ 高周波回路部分 Ｂ 低周波回路部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 和久 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 (72)発明者 菅原 秀夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 誘電体積層基板（１）の上に多数の回路
素子（５）が表面実装されて高周波回路（Ａ）および低
周波回路（Ｂ）が構成され、 前記高周波回路と前記低周波回路とは前記誘電体積層基
板上の異なる部分に区分されて配設され、 前記誘電体積層基板の下面に、全面的に下面アース電極
（２）が形成され、 前記誘電体積層基板の内部に、前記下面アース電極と平
行に中間アース電極（３）が埋め込み形成されるととも
に、その中間アース電極は前記高周波回路の実装部分の
下方には存在しないように配置し、 かつ、前記誘電体積層基板の内部における前記下面アー
ス電極と前記中間アース電極との間にストリップライン
（４）が埋め込み形成され、そのストリップラインが前
記誘電体積層基板上の前記高周波回路に接続されてなる
ことを特徴とする複合回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7351190A JPH09186510A (ja) | 1995-12-27 | 1995-12-27 | 複合回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7351190A JPH09186510A (ja) | 1995-12-27 | 1995-12-27 | 複合回路モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186510A true JPH09186510A (ja) | 1997-07-15 |
Family
ID=18415669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7351190A Withdrawn JPH09186510A (ja) | 1995-12-27 | 1995-12-27 | 複合回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186510A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2343995A (en) * | 1998-11-20 | 2000-05-24 | Nec Corp | Printed wiring boards |
| US6884938B2 (en) | 2002-11-14 | 2005-04-26 | Alps Electric Co., Ltd. | Compact circuit module |
-
1995
- 1995-12-27 JP JP7351190A patent/JPH09186510A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2343995A (en) * | 1998-11-20 | 2000-05-24 | Nec Corp | Printed wiring boards |
| GB2343995B (en) * | 1998-11-20 | 2002-01-16 | Nec Corp | Printed wiring board |
| US6884938B2 (en) | 2002-11-14 | 2005-04-26 | Alps Electric Co., Ltd. | Compact circuit module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710681B2 (en) | Thin film bulk acoustic resonator (FBAR) and inductor on a monolithic substrate and method of fabricating the same | |
| KR100844234B1 (ko) | 박막 압전 공진기 및 그 제조 방법 | |
| JP2944403B2 (ja) | 半導体装置 | |
| US20080259585A1 (en) | Electronic apparatus | |
| KR100326282B1 (ko) | 잡음필터 | |
| JP3684524B2 (ja) | 高周波集積回路装置 | |
| JPH06181119A (ja) | Ｌｃ複合部品 | |
| US20060274476A1 (en) | Low loss thin film capacitor and methods of manufacturing the same | |
| US5886587A (en) | Flipped lumped element circulator | |
| EP1780769A2 (en) | High frequency module | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPH08288701A (ja) | マイクロ波集積回路装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP3029929B2 (ja) | ノイズ・フィルタ | |
| JP2000151306A (ja) | 半導体装置 | |
| JPH08298307A (ja) | 半導体装置 | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH10190311A (ja) | 誘電体フィルタ | |
| JP3499634B2 (ja) | 誘電体フィルタ | |
| JP2001267825A (ja) | アンテナ装置 | |
| JP2000223950A (ja) | 圧電発振器 | |
| JP2001332862A (ja) | コンデンサ保持基板 | |
| JPH07154108A (ja) | 高周波整合回路 | |
| KR20040092692A (ko) | 적층형 세라믹 칩 필터 | |
| WO2003107445A1 (ja) | 半導体装置、半導体回路及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |