JPH09266359A - 絶縁アンプの回路パターン及び絶縁アンプ - Google Patents
絶縁アンプの回路パターン及び絶縁アンプInfo
- Publication number
- JPH09266359A JPH09266359A JP8073569A JP7356996A JPH09266359A JP H09266359 A JPH09266359 A JP H09266359A JP 8073569 A JP8073569 A JP 8073569A JP 7356996 A JP7356996 A JP 7356996A JP H09266359 A JPH09266359 A JP H09266359A
- Authority
- JP
- Japan
- Prior art keywords
- photocoupler
- amplifier
- circuit pattern
- operational amplifier
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structure Of Printed Boards (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 同相電圧除去比を高められる絶縁アンプの回
路パターン及びこれを用いた絶縁アンプを提供する。 【解決手段】 演算増幅器の接地側入力端子用ランド１
２ｃに接続され、フォトカップラの一次側ランド１１ａ
〜１１ｄとの間に所定の静電容量を形成する容量形成用
回路パターン１３が設けられている回路基板１０を用い
て絶縁アンプを構成する。これにより、フォトカップラ
の一次側に入力された同相信号は、フォトカップラ内に
おいて発生する浮遊容量を介して演算増幅器の非反転入
力端子に入力されると共に、容量形成用パターン１３に
よって形成された静電容量を介して演算増幅器３反転入
力端子に入力され、同相信号入力に対する出力電圧の値
を小さくすることができ、同相電圧除去比（ＣＭＲ）が
良好になり、絶縁アンプの出力電圧誤差を小さくするこ
とができる。
路パターン及びこれを用いた絶縁アンプを提供する。 【解決手段】 演算増幅器の接地側入力端子用ランド１
２ｃに接続され、フォトカップラの一次側ランド１１ａ
〜１１ｄとの間に所定の静電容量を形成する容量形成用
回路パターン１３が設けられている回路基板１０を用い
て絶縁アンプを構成する。これにより、フォトカップラ
の一次側に入力された同相信号は、フォトカップラ内に
おいて発生する浮遊容量を介して演算増幅器の非反転入
力端子に入力されると共に、容量形成用パターン１３に
よって形成された静電容量を介して演算増幅器３反転入
力端子に入力され、同相信号入力に対する出力電圧の値
を小さくすることができ、同相電圧除去比（ＣＭＲ）が
良好になり、絶縁アンプの出力電圧誤差を小さくするこ
とができる。
Description
【０００１】
【発明が属する技術分野】本発明は、フォトカップラを
用いた絶縁アンプに関し、特に、高い同相電圧除去比を
得られる絶縁アンプの回路パターン及び絶縁アンプに関
するものである。
用いた絶縁アンプに関し、特に、高い同相電圧除去比を
得られる絶縁アンプの回路パターン及び絶縁アンプに関
するものである。
【０００２】
【従来の技術】従来、グランドレベルの異なるシステム
間において信号伝送を行う場合等には、フォトカップラ
を用いた絶縁アンプが使用されている。この種の絶縁ア
ンプの一例を図２に示す。
間において信号伝送を行う場合等には、フォトカップラ
を用いた絶縁アンプが使用されている。この種の絶縁ア
ンプの一例を図２に示す。
【０００３】図２において、１は絶縁アンプで、フォト
カップラ２、演算増幅器３、抵抗器４，５から構成され
ている。
カップラ２、演算増幅器３、抵抗器４，５から構成され
ている。
【０００４】フォトカップラ２は、発光ダイオード２ａ
とフォトダイオード２ｂから構成され、発光ダイオード
２ａのアノード及びカソードは入力側の信号端子６ａ及
び接地（グランド）端子６ｂに接続されている。また、
フォトダイオード２ｂのアノードは出力側の接地（グラ
ンド）端子７ｂに接続されると共に、抵抗器５を介して
演算増幅器３の非反転入力端子に接続されている。さら
に、フォトダイオード２ｂのカソードは演算増幅器３の
反転入力端子に接続されると共に抵抗器４を介して演算
増幅器３の出力端子及び出力側信号端子７ａに接続され
ている。
とフォトダイオード２ｂから構成され、発光ダイオード
２ａのアノード及びカソードは入力側の信号端子６ａ及
び接地（グランド）端子６ｂに接続されている。また、
フォトダイオード２ｂのアノードは出力側の接地（グラ
ンド）端子７ｂに接続されると共に、抵抗器５を介して
演算増幅器３の非反転入力端子に接続されている。さら
に、フォトダイオード２ｂのカソードは演算増幅器３の
反転入力端子に接続されると共に抵抗器４を介して演算
増幅器３の出力端子及び出力側信号端子７ａに接続され
ている。
【０００５】前述の構成によれば、フォトカップラ２の
一次側である発光ダイオード２ａに信号が入力される
と、この信号に対応して発光ダイオード２ａに通電され
て発光ダイオード２ａが発光する。この出射光は２次側
であるフォトダイオード２ｂに入射され、フォトダイオ
ード２ｂは入射光に対応した電流を発生する。
一次側である発光ダイオード２ａに信号が入力される
と、この信号に対応して発光ダイオード２ａに通電され
て発光ダイオード２ａが発光する。この出射光は２次側
であるフォトダイオード２ｂに入射され、フォトダイオ
ード２ｂは入射光に対応した電流を発生する。
【０００６】フォトダイオード２ｂから出力された電流
は、演算増幅器３及び抵抗器４，５からなる電流・電圧
変換回路によって電圧に変換されて出力される。
は、演算増幅器３及び抵抗器４，５からなる電流・電圧
変換回路によって電圧に変換されて出力される。
【０００７】これにより、フォトカップラ２の一次側に
接続されたシステムと二次側に接続されたシステムが電
気的に絶縁された状態で信号の伝送を行うことができ
る。
接続されたシステムと二次側に接続されたシステムが電
気的に絶縁された状態で信号の伝送を行うことができ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
た従来の絶縁アンプ１においては、同相電圧除去比が低
いため、出力電圧誤差が大きくなるという問題点があっ
た。
た従来の絶縁アンプ１においては、同相電圧除去比が低
いため、出力電圧誤差が大きくなるという問題点があっ
た。
【０００９】即ち、図３に示すように、絶縁アンプ１の
出力側接地端子７ｂと入力側信号端子６ａ及び接地端子
６ｂとの間に同相信号Ｖc （±５Ｖ，５０〜６０ＫＨ
ｚ）を印加して、同相電圧除去比（ＣＭＲ）を測定した
ところ、約９０ｄＢであった。
出力側接地端子７ｂと入力側信号端子６ａ及び接地端子
６ｂとの間に同相信号Ｖc （±５Ｖ，５０〜６０ＫＨ
ｚ）を印加して、同相電圧除去比（ＣＭＲ）を測定した
ところ、約９０ｄＢであった。
【００１０】これは、図３に示すように、フォトカップ
ラ２内において、一次側の発光ダイオード２ａと二次側
フォトダイオード２ｂのカソードとの間に発生する浮遊
容量Ｃ１を介して同相信号が伝送されるためと考えられ
る。
ラ２内において、一次側の発光ダイオード２ａと二次側
フォトダイオード２ｂのカソードとの間に発生する浮遊
容量Ｃ１を介して同相信号が伝送されるためと考えられ
る。
【００１１】本発明の目的は上記の問題点に鑑み、同相
電圧除去比を高められる絶縁アンプの回路パターン及び
これを用いた絶縁アンプを提供することにある。
電圧除去比を高められる絶縁アンプの回路パターン及び
これを用いた絶縁アンプを提供することにある。
【００１２】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、一次側に入力された信号等
を、該一次側とは絶縁された二次側に伝達するフォトカ
ップラと、該フォトカップラの二次側に接続された演算
増幅器とを備えた絶縁アンプを構成する回路基板の回路
パターンであって、前記フォトカップラの一次側と前記
演算増幅器の接地側入力端子との間に所定の静電容量を
形成する容量形成用回路パターンが設けられている絶縁
アンプの回路パターンを提案する。
成するために請求項１では、一次側に入力された信号等
を、該一次側とは絶縁された二次側に伝達するフォトカ
ップラと、該フォトカップラの二次側に接続された演算
増幅器とを備えた絶縁アンプを構成する回路基板の回路
パターンであって、前記フォトカップラの一次側と前記
演算増幅器の接地側入力端子との間に所定の静電容量を
形成する容量形成用回路パターンが設けられている絶縁
アンプの回路パターンを提案する。
【００１３】該絶縁アンプの回路パターンによれば、容
量形成用回路パターンによって前記フォトカップラの一
次側と前記演算増幅器の接地側入力端子との間に所定の
静電容量が形成される。これにより、前記フォトカップ
ラ内において一次側と二次側との間に発生した浮遊容量
及び前記容量形成用回路パターンによって形成された静
電容量を介して、前記演算増幅器の反転入力端子及び非
反転入力端子の２つの入力端子のそれぞれに同相信号が
入力され、これら２つの入力端子に入力された同相信号
は、前記演算増幅器による演算によって除去或いは低減
される。
量形成用回路パターンによって前記フォトカップラの一
次側と前記演算増幅器の接地側入力端子との間に所定の
静電容量が形成される。これにより、前記フォトカップ
ラ内において一次側と二次側との間に発生した浮遊容量
及び前記容量形成用回路パターンによって形成された静
電容量を介して、前記演算増幅器の反転入力端子及び非
反転入力端子の２つの入力端子のそれぞれに同相信号が
入力され、これら２つの入力端子に入力された同相信号
は、前記演算増幅器による演算によって除去或いは低減
される。
【００１４】また、請求項２では、請求項１記載の絶縁
アンプの回路パターンにおいて、前記容量形成用回路パ
ターンは、前記演算増幅器の接地側入力端子のランドに
接続され、前記回路基板における前記フォトカップラの
搭載面とは異なる面に形成されると共に、前記フォトカ
ップラの底面の所定領域に対向して形成されている絶縁
アンプの回路パターンを提案する。
アンプの回路パターンにおいて、前記容量形成用回路パ
ターンは、前記演算増幅器の接地側入力端子のランドに
接続され、前記回路基板における前記フォトカップラの
搭載面とは異なる面に形成されると共に、前記フォトカ
ップラの底面の所定領域に対向して形成されている絶縁
アンプの回路パターンを提案する。
【００１５】該絶縁アンプの回路パターンによれば、前
記容量形成用回路パターンは前記回路基板を介して前記
フォトカップラの底面の所定領域に対向して形成され
る。これにより、前記演算増幅器の接地側入力端子と前
記フォトカップラの一次側との間に所定の静電容量が得
られる。
記容量形成用回路パターンは前記回路基板を介して前記
フォトカップラの底面の所定領域に対向して形成され
る。これにより、前記演算増幅器の接地側入力端子と前
記フォトカップラの一次側との間に所定の静電容量が得
られる。
【００１６】また、請求項３では、請求項１記載の絶縁
アンプの回路パターンにおいて、前記容量形成用回路パ
ターンは、前記フォトカップラの一次側入力端子のラン
ドに接続され、前記回路基板における前記フォトカップ
ラの搭載面とは異なる面に形成されると共に、前記演算
増幅器の底面の所定領域に対向して形成されている絶縁
アンプの回路パターンを提案する。
アンプの回路パターンにおいて、前記容量形成用回路パ
ターンは、前記フォトカップラの一次側入力端子のラン
ドに接続され、前記回路基板における前記フォトカップ
ラの搭載面とは異なる面に形成されると共に、前記演算
増幅器の底面の所定領域に対向して形成されている絶縁
アンプの回路パターンを提案する。
【００１７】該絶縁アンプの回路パターンによれば、前
記容量形成用回路パターンは前記回路基板を介して前記
演算増幅器の底面の所定領域に対向して形成される。こ
れにより、前記演算増幅器の接地側入力端子と前記フォ
トカップラの一次側との間に所定の静電容量が得られ
る。
記容量形成用回路パターンは前記回路基板を介して前記
演算増幅器の底面の所定領域に対向して形成される。こ
れにより、前記演算増幅器の接地側入力端子と前記フォ
トカップラの一次側との間に所定の静電容量が得られ
る。
【００１８】また、請求項４では、所定の回路パターン
が形成された回路基板と、該回路基板上に設けられ、一
次側に入力された信号等を、該一次側とは絶縁された二
次側に伝達するフォトカップラと、前記回路基板上に設
けられ、前記フォトカップラの二次側に接続された演算
増幅器とからなり、前記回路基板には、前記フォトカッ
プラの一次側と前記演算増幅器の接地側入力端子との間
に所定の静電容量を形成する容量形成用回路パターンが
形成されている絶縁アンプを提案する。
が形成された回路基板と、該回路基板上に設けられ、一
次側に入力された信号等を、該一次側とは絶縁された二
次側に伝達するフォトカップラと、前記回路基板上に設
けられ、前記フォトカップラの二次側に接続された演算
増幅器とからなり、前記回路基板には、前記フォトカッ
プラの一次側と前記演算増幅器の接地側入力端子との間
に所定の静電容量を形成する容量形成用回路パターンが
形成されている絶縁アンプを提案する。
【００１９】該絶縁アンプによれば、容量形成用回路パ
ターンによって前記フォトカップラの一次側と前記演算
増幅器の接地側入力端子との間に所定の静電容量が形成
される。これにより、前記フォトカップラ内において一
次側と二次側との間に発生した浮遊容量及び前記容量形
成用回路パターンによって形成された静電容量を介し
て、前記演算増幅器の反転入力端子及び非反転入力端子
の２つの入力端子のそれぞれに同相信号が入力され、こ
れら２つの入力端子に入力された同相信号は、前記演算
増幅による演算によって除去或いは低減される。
ターンによって前記フォトカップラの一次側と前記演算
増幅器の接地側入力端子との間に所定の静電容量が形成
される。これにより、前記フォトカップラ内において一
次側と二次側との間に発生した浮遊容量及び前記容量形
成用回路パターンによって形成された静電容量を介し
て、前記演算増幅器の反転入力端子及び非反転入力端子
の２つの入力端子のそれぞれに同相信号が入力され、こ
れら２つの入力端子に入力された同相信号は、前記演算
増幅による演算によって除去或いは低減される。
【００２０】また、請求項５では、請求項４記載の絶縁
アンプにおいて、前記容量形成用回路パターンは、前記
演算増幅器の接地側入力端子のランドに接続され、前記
回路基板における前記フォトカップラの搭載面とは異な
る面に形成されると共に、前記フォトカップラの底面の
所定領域に対向して形成されている絶縁アンプを提案す
る。
アンプにおいて、前記容量形成用回路パターンは、前記
演算増幅器の接地側入力端子のランドに接続され、前記
回路基板における前記フォトカップラの搭載面とは異な
る面に形成されると共に、前記フォトカップラの底面の
所定領域に対向して形成されている絶縁アンプを提案す
る。
【００２１】該絶縁アンプによれば、前記容量形成用回
路パターンは前記回路基板を介して前記フォトカップラ
の底面の所定領域に対向して形成される。これにより、
前記演算増幅器の接地側入力端子と前記フォトカップラ
の一次側との間に所定の静電容量が得られる。
路パターンは前記回路基板を介して前記フォトカップラ
の底面の所定領域に対向して形成される。これにより、
前記演算増幅器の接地側入力端子と前記フォトカップラ
の一次側との間に所定の静電容量が得られる。
【００２２】また、請求項６では、請求項４記載の絶縁
アンプにおいて、前記容量形成用回路パターンは、前記
フォトカップラの一次側入力端子のランドに接続され、
前記回路基板における前記フォトカップラの搭載面とは
異なる面に形成されると共に、前記演算増幅器の底面の
所定領域に対向して形成されている絶縁アンプを提案す
る。
アンプにおいて、前記容量形成用回路パターンは、前記
フォトカップラの一次側入力端子のランドに接続され、
前記回路基板における前記フォトカップラの搭載面とは
異なる面に形成されると共に、前記演算増幅器の底面の
所定領域に対向して形成されている絶縁アンプを提案す
る。
【００２３】該絶縁アンプによれば、前記容量形成用回
路パターンは前記回路基板を介して前記演算増幅器の底
面の所定領域に対向して形成される。これにより、前記
演算増幅器の接地側入力端子と前記フォトカップラの一
次側との間に所定の静電容量が得られる。
路パターンは前記回路基板を介して前記演算増幅器の底
面の所定領域に対向して形成される。これにより、前記
演算増幅器の接地側入力端子と前記フォトカップラの一
次側との間に所定の静電容量が得られる。
【００２４】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図１は、本発明の第１の実施形態
における絶縁アンプの回路基板の要部を示す構成図、図
４は部品搭載時における回路基板の側面図である。尚、
第１の実施形態における絶縁アンプの回路構成は前述し
た従来例と同一であり、その説明を省略する。
実施形態を説明する。図１は、本発明の第１の実施形態
における絶縁アンプの回路基板の要部を示す構成図、図
４は部品搭載時における回路基板の側面図である。尚、
第１の実施形態における絶縁アンプの回路構成は前述し
た従来例と同一であり、その説明を省略する。
【００２５】図において、１０はプリント回路基板で、
その表裏面には導体によって回路パターンが形成されて
いる。即ち、回路基板１０の表面には８ピンＤＩＰ型の
フォトカップラ２を搭載するためのランド１１ａ〜１１
ｈが形成され、裏面には８ピンＤＩＰ型の演算増幅器３
を搭載するためのランド１２ａ〜１２ｈ及び容量形成用
パターン１３が形成されている。
その表裏面には導体によって回路パターンが形成されて
いる。即ち、回路基板１０の表面には８ピンＤＩＰ型の
フォトカップラ２を搭載するためのランド１１ａ〜１１
ｈが形成され、裏面には８ピンＤＩＰ型の演算増幅器３
を搭載するためのランド１２ａ〜１２ｈ及び容量形成用
パターン１３が形成されている。
【００２６】また、演算増幅器３用のランド１２ａ〜１
２ｈは、これら２組のランド列が、フォトカップラ２の
７番及び８番ピンのランド１１ｇ，１１ｈを跨ぎ且つフ
ォトカップラ２用のランド列に直交するように配置され
ている。
２ｈは、これら２組のランド列が、フォトカップラ２の
７番及び８番ピンのランド１１ｇ，１１ｈを跨ぎ且つフ
ォトカップラ２用のランド列に直交するように配置され
ている。
【００２７】さらに、容量形成用パターン１３は、演算
増幅器３の３番ピンに対応するランド１２ｃに接続され
ると共に、フォトカップラ２の１番及び２番ピンに対応
するランド１１ａ，１１ｂとの間に所定の間隔をあけて
フォトカップラ２の底面に対向するように所定の面積を
もって形成されている。
増幅器３の３番ピンに対応するランド１２ｃに接続され
ると共に、フォトカップラ２の１番及び２番ピンに対応
するランド１１ａ，１１ｂとの間に所定の間隔をあけて
フォトカップラ２の底面に対向するように所定の面積を
もって形成されている。
【００２８】一方、本実施形態においては、フォトカッ
プラ２としては図５に示す８ピンＤＩＰ型のＣＮＲ２０
０（ヒューレットパッカード製）を、また演算増幅器３
としては図６に示す８ピンＤＩＰ型のμＰＣ８４２を用
いた。
プラ２としては図５に示す８ピンＤＩＰ型のＣＮＲ２０
０（ヒューレットパッカード製）を、また演算増幅器３
としては図６に示す８ピンＤＩＰ型のμＰＣ８４２を用
いた。
【００２９】図５に示すように、フォトカップラ２のパ
ッケージ内には、１つの発光ダイオード２ａと２つのフ
ォトダイオード２ｂ，２ｃが設けられている。発光ダイ
オード２ａのカソードは１番ピンに、アノードは２番ピ
ンにそれぞれ接続され、フォトダイオード２ｂのカソー
ドは６番にピンに、アノードは５番ピンにそれぞれ接続
されている。さらに、フォトダイオード２ｃのカソード
は３番ピンに、アノードは４番ピンにそれぞれ接続され
ている。
ッケージ内には、１つの発光ダイオード２ａと２つのフ
ォトダイオード２ｂ，２ｃが設けられている。発光ダイ
オード２ａのカソードは１番ピンに、アノードは２番ピ
ンにそれぞれ接続され、フォトダイオード２ｂのカソー
ドは６番にピンに、アノードは５番ピンにそれぞれ接続
されている。さらに、フォトダイオード２ｃのカソード
は３番ピンに、アノードは４番ピンにそれぞれ接続され
ている。
【００３０】また、演算増幅器３は、図６に示すよう
に、パッケージ内に２つ設けられている。本実施形態で
はこの内の一方を使用している。この一方の演算増幅器
３Ａの出力端子は１番ピンに、反転入力端子は２番ピン
に、また非反転入力端子は３番ピンにそれぞれ接続さ
れ、他方の演算増幅器３Ｂの出力端子は７番ピンに、反
転入力端子は６番ピンに、また非反転入力端子は５番ピ
ンにそれぞれ接続されている。
に、パッケージ内に２つ設けられている。本実施形態で
はこの内の一方を使用している。この一方の演算増幅器
３Ａの出力端子は１番ピンに、反転入力端子は２番ピン
に、また非反転入力端子は３番ピンにそれぞれ接続さ
れ、他方の演算増幅器３Ｂの出力端子は７番ピンに、反
転入力端子は６番ピンに、また非反転入力端子は５番ピ
ンにそれぞれ接続されている。
【００３１】このようなフォトカップラ２、及び演算増
幅器３、並びに抵抗器４，５（図示せず）が回路基板１
０上に搭載され、半田付けされて絶縁アンプが構成され
る。
幅器３、並びに抵抗器４，５（図示せず）が回路基板１
０上に搭載され、半田付けされて絶縁アンプが構成され
る。
【００３２】前述の構成よりなる絶縁アンプによれば、
図７に示すように、発光ダイオード２ａに入力された同
相信号は、フォトカップラ２内において発生する浮遊容
量Ｃ１を介して演算増幅器３の反転入力端子に入力され
ると共に、容量形成用パターン１３によって形成された
静電容量Ｃ２を介して演算増幅器３の非反転入力端子に
入力される。
図７に示すように、発光ダイオード２ａに入力された同
相信号は、フォトカップラ２内において発生する浮遊容
量Ｃ１を介して演算増幅器３の反転入力端子に入力され
ると共に、容量形成用パターン１３によって形成された
静電容量Ｃ２を介して演算増幅器３の非反転入力端子に
入力される。
【００３３】ここで、容量Ｃ１，Ｃ２のインピーダンス
をそれぞれＺ１，Ｚ２とし、抵抗器４，５の抵抗値をそ
れぞれＲ１，Ｒ２とすると、出力電圧Ｖout は次の
（１）式によって表される。
をそれぞれＺ１，Ｚ２とし、抵抗器４，５の抵抗値をそ
れぞれＲ１，Ｒ２とすると、出力電圧Ｖout は次の
（１）式によって表される。
【００３４】 Ｖout ＝［Ｒ２／（Ｚ２＋Ｒ２）−Ｒ１／Ｚ２＋ Ｒ１／Ｚ１・｛Ｒ２／（Ｚ２＋Ｒ２）｝］・Ｖin…（１） 従って、Ｚ１＝Ｚ２、Ｒ１＝Ｒ２が成立するように静電
容量Ｃ１，Ｃ２及び抵抗器４，５の抵抗値Ｒ１，Ｒ２を
設定することにより、同相信号入力Ｖinに対して出力電
圧Ｖout ＝０にすることができる。
容量Ｃ１，Ｃ２及び抵抗器４，５の抵抗値Ｒ１，Ｒ２を
設定することにより、同相信号入力Ｖinに対して出力電
圧Ｖout ＝０にすることができる。
【００３５】本実施形態では、静電容量Ｃ１を変化させ
ることができないので、容量形成用パターン１３の形成
位置及び面積を所定値に設定することによって、同相信
号入力Ｖinに対する出力電圧Ｖout の値を小さくしてい
る。
ることができないので、容量形成用パターン１３の形成
位置及び面積を所定値に設定することによって、同相信
号入力Ｖinに対する出力電圧Ｖout の値を小さくしてい
る。
【００３６】同相信号入力Ｖinに対して出力電圧Ｖout
が小さいほど、同相電圧除去比（ＣＭＲ）が良好にな
り、絶縁アンプの出力電圧誤差を小さくすることができ
る。本実施形態においては、同相電圧除去比を１１５ｄ
Ｂにすることができた。
が小さいほど、同相電圧除去比（ＣＭＲ）が良好にな
り、絶縁アンプの出力電圧誤差を小さくすることができ
る。本実施形態においては、同相電圧除去比を１１５ｄ
Ｂにすることができた。
【００３７】また、前述したように容量形成用パターン
１３を、回路基板１０におけるフォトカップラ２の搭載
面とは異なる面に形成することにより、フォトカップラ
２の一次側と二次側との間の絶縁距離を十分な値に設定
することができる。
１３を、回路基板１０におけるフォトカップラ２の搭載
面とは異なる面に形成することにより、フォトカップラ
２の一次側と二次側との間の絶縁距離を十分な値に設定
することができる。
【００３８】次に、本発明の第２の実施形態を説明す
る。図８は第２の実施形態の絶縁アンプにおける回路基
板の要部を示す構成図、図９は部品搭載時の回路基板の
側面図である。図において、前述した第１の実施形態と
同一構成部分は同一符号をもって表しその説明を省略す
る。
る。図８は第２の実施形態の絶縁アンプにおける回路基
板の要部を示す構成図、図９は部品搭載時の回路基板の
側面図である。図において、前述した第１の実施形態と
同一構成部分は同一符号をもって表しその説明を省略す
る。
【００３９】また、第１の実施形態と第２の実施形態と
の相違点は、演算増幅器３を回路基板１０上のフォトカ
ップラ２の搭載面（表面）と同一面に実装したことにあ
る。この際、容量形成用パターン１３は部品搭載面とは
異なる面（裏面）に形成され、演算増幅器３の３番ピン
と容量形成用パターン１３とは、回路基板１０に形成さ
れたスルーホール１４を介して接続されている。
の相違点は、演算増幅器３を回路基板１０上のフォトカ
ップラ２の搭載面（表面）と同一面に実装したことにあ
る。この際、容量形成用パターン１３は部品搭載面とは
異なる面（裏面）に形成され、演算増幅器３の３番ピン
と容量形成用パターン１３とは、回路基板１０に形成さ
れたスルーホール１４を介して接続されている。
【００４０】前述の構成においても図７に示すように、
発光ダイオード２ａに入力された同相信号は、フォトカ
ップラ２内において発生する浮遊容量Ｃ１を介して演算
増幅器３の反転入力端子に入力されると共に、容量形成
用パターン１３によって形成された静電容量Ｃ２を介し
て演算増幅器３の非反転入力端子に入力されるので、同
相信号入力Ｖinに対する出力電圧Ｖout の値を小さくす
ることができ、同相電圧除去比（ＣＭＲ）が良好にな
り、絶縁アンプの出力電圧誤差を小さくすることができ
る。
発光ダイオード２ａに入力された同相信号は、フォトカ
ップラ２内において発生する浮遊容量Ｃ１を介して演算
増幅器３の反転入力端子に入力されると共に、容量形成
用パターン１３によって形成された静電容量Ｃ２を介し
て演算増幅器３の非反転入力端子に入力されるので、同
相信号入力Ｖinに対する出力電圧Ｖout の値を小さくす
ることができ、同相電圧除去比（ＣＭＲ）が良好にな
り、絶縁アンプの出力電圧誤差を小さくすることができ
る。
【００４１】また、容量形成用パターン１３を、回路基
板１０におけるフォトカップラ２の搭載面とは異なる面
に形成しているので、フォトカップラ２の一次側と二次
側との間の絶縁距離を十分な値に設定することができ
る。
板１０におけるフォトカップラ２の搭載面とは異なる面
に形成しているので、フォトカップラ２の一次側と二次
側との間の絶縁距離を十分な値に設定することができ
る。
【００４２】尚、前述した実施形態は一例であり本発明
がこれらに限定されることはない。例えば、本実施形態
ではフォトカップラ２及び演算増幅器３として８ピンＤ
ＩＰ型を用いたがこれ以外の形状のものを用いても同様
の効果を得ることができることは言うまでもない。
がこれらに限定されることはない。例えば、本実施形態
ではフォトカップラ２及び演算増幅器３として８ピンＤ
ＩＰ型を用いたがこれ以外の形状のものを用いても同様
の効果を得ることができることは言うまでもない。
【００４３】また、本実施形態では、容量形成用パター
ン１３を演算増幅器３に接続し、フォトカップラ２の底
面に対向するように形成したが、容量形成用パターン１
３をフォトカップラ２の発光ダイオード側（一次側）に
接続し、演算増幅器３の底面に対向するように形成して
もほぼ同様の効果が得られる。
ン１３を演算増幅器３に接続し、フォトカップラ２の底
面に対向するように形成したが、容量形成用パターン１
３をフォトカップラ２の発光ダイオード側（一次側）に
接続し、演算増幅器３の底面に対向するように形成して
もほぼ同様の効果が得られる。
【００４４】さらに、本実施形態では、容量形成用パタ
ーン１３を回路基板１０上のフォトカップラ２搭載面と
は異なる面に形成したが、フォトカップラ２の搭載面と
同一面に形成しても良い。この場合、フォトカップラ２
の一次側と二次側の絶縁距離を十分に設定できるように
考慮する必要がある。
ーン１３を回路基板１０上のフォトカップラ２搭載面と
は異なる面に形成したが、フォトカップラ２の搭載面と
同一面に形成しても良い。この場合、フォトカップラ２
の一次側と二次側の絶縁距離を十分に設定できるように
考慮する必要がある。
【００４５】また、本実施形態では回路基板として両面
基板を用いたが、多層回路基板を用いて、内層に容量形
成用パターン１３を配置しても同様の効果を得ることが
できることは言うまでもない。
基板を用いたが、多層回路基板を用いて、内層に容量形
成用パターン１３を配置しても同様の効果を得ることが
できることは言うまでもない。
【００４６】
【発明の効果】以上説明したように本発明の請求項１記
載の絶縁アンプの回路パターンによれば、フォトカップ
ラ内において一次側と二次側との間に発生した浮遊容量
及び容量形成用回路パターンによって形成された静電容
量を介して、演算増幅器の反転入力端子及び非反転入力
端子の２つの入力端子のそれぞれに同相信号が入力さ
れ、これら２つの入力端子に入力された同相信号は、前
記演算増幅器による演算によって除去或いは低減される
ので、同相電圧除去比を高めることができ、出力電圧誤
差を小さくすることができる。
載の絶縁アンプの回路パターンによれば、フォトカップ
ラ内において一次側と二次側との間に発生した浮遊容量
及び容量形成用回路パターンによって形成された静電容
量を介して、演算増幅器の反転入力端子及び非反転入力
端子の２つの入力端子のそれぞれに同相信号が入力さ
れ、これら２つの入力端子に入力された同相信号は、前
記演算増幅器による演算によって除去或いは低減される
ので、同相電圧除去比を高めることができ、出力電圧誤
差を小さくすることができる。
【００４７】また、請求項２記載の絶縁アンプの回路パ
ターンによれば、上記の効果に加えて、前記容量形成用
回路パターンは前記回路基板を介して前記フォトカップ
ラの底面の所定領域に対向して形成されるので、前記フ
ォトカップラの一次側と二次側との間に十分な絶縁距離
を設けた状態で、前記演算増幅器の接地側入力端子と前
記フォトカップラの一次側との間に所定の静電容量を得
ることができる。
ターンによれば、上記の効果に加えて、前記容量形成用
回路パターンは前記回路基板を介して前記フォトカップ
ラの底面の所定領域に対向して形成されるので、前記フ
ォトカップラの一次側と二次側との間に十分な絶縁距離
を設けた状態で、前記演算増幅器の接地側入力端子と前
記フォトカップラの一次側との間に所定の静電容量を得
ることができる。
【００４８】また、請求項３記載の絶縁アンプの回路パ
ターンによれば、上記の効果に加えて、前記容量形成用
回路パターンは前記回路基板を介して前記フォトカップ
ラの底面の所定領域に対向して形成されるので、前記フ
ォトカップラの一次側と二次側との間に十分な絶縁距離
を設けた状態で、前記演算増幅器の接地側入力端子と前
記フォトカップラの一次側との間に所定の静電容量を得
ることができる。
ターンによれば、上記の効果に加えて、前記容量形成用
回路パターンは前記回路基板を介して前記フォトカップ
ラの底面の所定領域に対向して形成されるので、前記フ
ォトカップラの一次側と二次側との間に十分な絶縁距離
を設けた状態で、前記演算増幅器の接地側入力端子と前
記フォトカップラの一次側との間に所定の静電容量を得
ることができる。
【００４９】また、請求項４記載の絶縁アンプによれ
ば、フォトカップラ内において一次側と二次側との間に
発生した浮遊容量及び容量形成用回路パターンによって
形成された静電容量を介して、演算増幅器の反転入力端
子及び非反転入力端子の２つの入力端子のそれぞれに同
相信号が入力され、これら２つの入力端子に入力された
同相信号は、前記演算増幅器による演算によって除去或
いは低減されるので、同相電圧除去比を高めることがで
き、出力電圧誤差を小さくすることができる。
ば、フォトカップラ内において一次側と二次側との間に
発生した浮遊容量及び容量形成用回路パターンによって
形成された静電容量を介して、演算増幅器の反転入力端
子及び非反転入力端子の２つの入力端子のそれぞれに同
相信号が入力され、これら２つの入力端子に入力された
同相信号は、前記演算増幅器による演算によって除去或
いは低減されるので、同相電圧除去比を高めることがで
き、出力電圧誤差を小さくすることができる。
【００５０】また、請求項５記載の絶縁アンプによれ
ば、上記の効果に加えて、前記容量形成用回路パターン
は前記回路基板を介して前記フォトカップラの底面の所
定領域に対向して形成されるので、前記フォトカップラ
の一次側と二次側との間に十分な絶縁距離を設けた状態
で、前記演算増幅器の接地側入力端子と前記フォトカッ
プラの一次側との間に所定の静電容量を得ることができ
る。
ば、上記の効果に加えて、前記容量形成用回路パターン
は前記回路基板を介して前記フォトカップラの底面の所
定領域に対向して形成されるので、前記フォトカップラ
の一次側と二次側との間に十分な絶縁距離を設けた状態
で、前記演算増幅器の接地側入力端子と前記フォトカッ
プラの一次側との間に所定の静電容量を得ることができ
る。
【００５１】また、請求項６記載の絶縁アンプによれ
ば、上記の効果に加えて、前記容量形成用回路パターン
は前記回路基板を介して前記フォトカップラの底面の所
定領域に対向して形成されるので、前記フォトカップラ
の一次側と二次側との間に十分な絶縁距離を設けた状態
で、前記演算増幅器の接地側入力端子と前記フォトカッ
プラの一次側との間に所定の静電容量を得ることができ
る。
ば、上記の効果に加えて、前記容量形成用回路パターン
は前記回路基板を介して前記フォトカップラの底面の所
定領域に対向して形成されるので、前記フォトカップラ
の一次側と二次側との間に十分な絶縁距離を設けた状態
で、前記演算増幅器の接地側入力端子と前記フォトカッ
プラの一次側との間に所定の静電容量を得ることができ
る。
【図１】本発明の第１の実施形態における絶縁アンプの
回路基板の要部を示す構成図
回路基板の要部を示す構成図
【図２】従来例の絶縁アンプを示す回路図
【図３】従来例における問題点を説明する図
【図４】本発明の第１の実施形態の絶縁アンプの部品搭
載時における回路基板の側面図
載時における回路基板の側面図
【図５】本発明の第１の実施形態におけるフォトカップ
ラを示す構成図
ラを示す構成図
【図６】本発明の第１の実施形態における演算増幅器を
示す構成図
示す構成図
【図７】本発明の第１の実施形態における同相電圧除去
時の等価回路を示す図
時の等価回路を示す図
【図８】本発明の第２の実施形態における絶縁アンプの
回路基板の要部を示す構成図
回路基板の要部を示す構成図
【図９】本発明の第２の実施形態の絶縁アンプの部品搭
載時における回路基板の側面図
載時における回路基板の側面図
１…絶縁アンプ、２…フォトカップラ、２ａ…発光ダイ
オード、２ｂ，２ｃ…フォトダイオード、３…演算増幅
器、４，５…抵抗器、６ａ，６ｂ，７ａ，７ｂ…端子、
１０…回路基板、１１ａ〜１１ｈ…フォトカップラ搭載
用ランド、１２ａ〜１２ｈ…演算増幅器搭載用ランド、
１３…容量形成用パターン、１４…スルーホール。
オード、２ｂ，２ｃ…フォトダイオード、３…演算増幅
器、４，５…抵抗器、６ａ，６ｂ，７ａ，７ｂ…端子、
１０…回路基板、１１ａ〜１１ｈ…フォトカップラ搭載
用ランド、１２ａ〜１２ｈ…演算増幅器搭載用ランド、
１３…容量形成用パターン、１４…スルーホール。
Claims (6)
- 【請求項１】 一次側に入力された信号等を、該一次側
とは絶縁された二次側に伝達するフォトカップラと、該
フォトカップラの二次側に接続された演算増幅器とを備
えた絶縁アンプを構成する回路基板の回路パターンであ
って、 前記フォトカップラの一次側と前記演算増幅器の接地側
入力端子との間に所定の静電容量を形成する容量形成用
回路パターンが設けられていることを特徴とする絶縁ア
ンプの回路パターン。 - 【請求項２】 前記容量形成用回路パターンは、前記演
算増幅器の接地側入力端子のランドに接続され、前記回
路基板における前記フォトカップラの搭載面とは異なる
面に形成されると共に、前記フォトカップラの底面の所
定領域に対向して形成されていることを特徴とする請求
項１記載の絶縁アンプの回路パターン。 - 【請求項３】 前記容量形成用回路パターンは、前記フ
ォトカップラの一次側入力端子のランドに接続され、前
記回路基板における前記フォトカップラの搭載面とは異
なる面に形成されると共に、前記演算増幅器の底面の所
定領域に対向して形成されていることを特徴とする請求
項１記載の絶縁アンプの回路パターン。 - 【請求項４】 所定の回路パターンが形成された回路基
板と、 該回路基板上に設けられ、一次側に入力された信号等
を、該一次側とは絶縁された二次側に伝達するフォトカ
ップラと、 前記回路基板上に設けられ、前記フォトカップラの二次
側に接続された演算増幅器とからなり、 前記回路基板には、前記フォトカップラの一次側と前記
演算増幅器の接地側入力端子との間に所定の静電容量を
形成する容量形成用回路パターンが形成されていること
を特徴とする絶縁アンプ。 - 【請求項５】 前記容量形成用回路パターンは、前記演
算増幅器の接地側入力端子のランドに接続され、前記回
路基板における前記フォトカップラの搭載面とは異なる
面に形成されると共に、前記フォトカップラの底面の所
定領域に対向して形成されていることを特徴とする請求
項４記載の絶縁アンプ。 - 【請求項６】 前記容量形成用回路パターンは、前記フ
ォトカップラの一次側入力端子のランドに接続され、前
記回路基板における前記フォトカップラの搭載面とは異
なる面に形成されると共に、前記演算増幅器の底面の所
定領域に対向して形成されていることを特徴とする請求
項４記載の絶縁アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073569A JPH09266359A (ja) | 1996-03-28 | 1996-03-28 | 絶縁アンプの回路パターン及び絶縁アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073569A JPH09266359A (ja) | 1996-03-28 | 1996-03-28 | 絶縁アンプの回路パターン及び絶縁アンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266359A true JPH09266359A (ja) | 1997-10-07 |
Family
ID=13522047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8073569A Withdrawn JPH09266359A (ja) | 1996-03-28 | 1996-03-28 | 絶縁アンプの回路パターン及び絶縁アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1469712A3 (en) * | 2003-04-16 | 2005-05-04 | Hitachi, Ltd. | In-vehicle electronic device, thermal flowmeter and electronic circuit board |
-
1996
- 1996-03-28 JP JP8073569A patent/JPH09266359A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1469712A3 (en) * | 2003-04-16 | 2005-05-04 | Hitachi, Ltd. | In-vehicle electronic device, thermal flowmeter and electronic circuit board |
| US7286943B2 (en) | 2003-04-16 | 2007-10-23 | Hitachi, Ltd. | In-vehicle electronic device, thermal flowmeter and electronic circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005032529A (ja) | 高速伝送用コネクタ | |
| JP3402358B2 (ja) | プリント基板 | |
| JP3680303B2 (ja) | 光電変換モジュール | |
| US20230269008A1 (en) | Radio frequency circuit having error detection capability | |
| KR100485999B1 (ko) | 전기 커넥터 | |
| JPS607552Y2 (ja) | 電子回路 | |
| JPH0517527B2 (ja) | ||
| CN115777068B (zh) | 电流检测装置及电流检测方法 | |
| JPS631211A (ja) | インタフエイス回路 | |
| JPH0555013A (ja) | チツプ型抵抗減衰器 | |
| US5291072A (en) | Crosstalk-reduced transmission device | |
| JP2003244074A (ja) | 光受信器 | |
| JP2016126937A (ja) | プラグコネクタ、通信システムおよび回路基板 | |
| US6800935B2 (en) | Switching circuit with improved signal blocking effect in off mode | |
| JPS628573Y2 (ja) | ||
| JPS595965Y2 (ja) | 複合貫通形コンデンサ | |
| JP6648617B2 (ja) | 光送信器 | |
| JPS60208801A (ja) | チツプ抵抗器 | |
| JPH0722914Y2 (ja) | インターフェイスモジュール | |
| JPH088268B2 (ja) | 半導体装置 | |
| JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
| JPS6246323Y2 (ja) | ||
| JPH0565993B2 (ja) | ||
| JPH0328583Y2 (ja) | ||
| JPS6023978Y2 (ja) | マイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |