JPH09305252A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09305252A JPH09305252A JP8123404A JP12340496A JPH09305252A JP H09305252 A JPH09305252 A JP H09305252A JP 8123404 A JP8123404 A JP 8123404A JP 12340496 A JP12340496 A JP 12340496A JP H09305252 A JPH09305252 A JP H09305252A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- oscillation
- oscillator
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の消費電流が増加してしまう。ま
た、発振回路のレイアウトパターンサイズが大きくなる
という課題があった。 【解決手段】 発振回路６は、クロック切換回路７がＣ
Ｒ発振回路４または振動子発振回路５からのクロック信
号を選択しているときに発振を停止する。分周器１１
は、発振回路６のクロック信号を分周してからクロック
切換回路７に供給するものである。
た、発振回路のレイアウトパターンサイズが大きくなる
という課題があった。 【解決手段】 発振回路６は、クロック切換回路７がＣ
Ｒ発振回路４または振動子発振回路５からのクロック信
号を選択しているときに発振を停止する。分周器１１
は、発振回路６のクロック信号を分周してからクロック
切換回路７に供給するものである。
Description
【０００１】
【発明の属する技術分野】この発明は、動作を停止する
ことができる発振回路を内蔵するとともに、内蔵した複
数のクロック発生回路のうち外付け素子に対応したクロ
ック発生回路を選択できるマイクロコンピュータ等の半
導体装置に関するものである。
ことができる発振回路を内蔵するとともに、内蔵した複
数のクロック発生回路のうち外付け素子に対応したクロ
ック発生回路を選択できるマイクロコンピュータ等の半
導体装置に関するものである。
【０００２】
【従来の技術】図６は例えば特開平４−３３１１６号公
報に示された従来のマイクロコンピュータのクロック信
号制御部分の構成を示すブロック図である。図におい
て、３０Ａはマイクロコンピュータ、３１は水晶振動子
等の外部発振子、３２はマイクロコンピュータ３０Ａに
リセット信号を与えるリセット信号発生回路である。マ
イクロコンピュータ３０Ａにおいて、３３はクロック信
号を発生する発振回路、３４は外部発振子３１による信
号からクロック信号を作成する振動子発振回路、７は選
択信号に応じていずれかのクロック信号を選択してマイ
クロコンピュータ３０Ａの内部回路に供給するクロック
切換回路である。
報に示された従来のマイクロコンピュータのクロック信
号制御部分の構成を示すブロック図である。図におい
て、３０Ａはマイクロコンピュータ、３１は水晶振動子
等の外部発振子、３２はマイクロコンピュータ３０Ａに
リセット信号を与えるリセット信号発生回路である。マ
イクロコンピュータ３０Ａにおいて、３３はクロック信
号を発生する発振回路、３４は外部発振子３１による信
号からクロック信号を作成する振動子発振回路、７は選
択信号に応じていずれかのクロック信号を選択してマイ
クロコンピュータ３０Ａの内部回路に供給するクロック
切換回路である。
【０００３】次に動作について説明する。発振回路３３
は、リングオシレータ等の立ち上がり特性のよいオシレ
ータで構成される。マイクロコンピュータ３０Ａに対し
て電源供給が開始されると、クロック切換回路７は、発
振回路３３からのクロック信号を選択するように設定さ
れる。発振回路３３は、電源供給開始後すぐに発振を開
始する。従って、クロック切換回路７は、電源供給開始
後すぐに、マイクロコンピュータ３０Ａの内部回路にク
ロック信号を供給する。
は、リングオシレータ等の立ち上がり特性のよいオシレ
ータで構成される。マイクロコンピュータ３０Ａに対し
て電源供給が開始されると、クロック切換回路７は、発
振回路３３からのクロック信号を選択するように設定さ
れる。発振回路３３は、電源供給開始後すぐに発振を開
始する。従って、クロック切換回路７は、電源供給開始
後すぐに、マイクロコンピュータ３０Ａの内部回路にク
ロック信号を供給する。
【０００４】電源供給が開始されると、リセット信号発
生回路３２は、マイクロコンピュータ３０Ａに所定期間
のリセットレベルを与えた後にリセット状態を解除する
レベルを与える。マイクロコンピュータ３０Ａにおい
て、リセット状態が解除されると、クロック切換回路７
が、振動子発振回路３４からのクロック信号を選択する
ように設定される。その後、マイクロコンピュータ３０
Ａの内部回路は、振動子発振回路３４からのクロック信
号によって動作する。以上のようにして、立ち上がり特
性がさほどよくない振動子発振回路３４の発振クロック
信号が安定する前では、発振回路３３によってマイクロ
コンピュータ３０Ａの内部回路にクロック信号が供給さ
れる。
生回路３２は、マイクロコンピュータ３０Ａに所定期間
のリセットレベルを与えた後にリセット状態を解除する
レベルを与える。マイクロコンピュータ３０Ａにおい
て、リセット状態が解除されると、クロック切換回路７
が、振動子発振回路３４からのクロック信号を選択する
ように設定される。その後、マイクロコンピュータ３０
Ａの内部回路は、振動子発振回路３４からのクロック信
号によって動作する。以上のようにして、立ち上がり特
性がさほどよくない振動子発振回路３４の発振クロック
信号が安定する前では、発振回路３３によってマイクロ
コンピュータ３０Ａの内部回路にクロック信号が供給さ
れる。
【０００５】図７は例えば特開平６−２６０８３６号公
報に記載された従来の他のマイクロコンピュータのクロ
ック信号制御部分の構成を示すブロック図である。図に
おいて、３０Ｂはマイクロコンピュータである。マイク
ロコンピュータ３０Ｂにおいて、２，３はＸIN端子、Ｘ
OUT 端子である。ＸIN端子２、ＸOUT 端子３には抵抗ま
たは振動子が接続されるので、以下、それらを外部素子
接続端子２，３という。４０，４１は発振回路４３のた
めの外部素子が接続される外部素子接続端子、４４はク
ロック信号を発生するクロック信号発生回路、７は発振
回路４３からのクロック信号とクロック信号発生回路４
４からのクロック信号とのうちのいずれかを選択するク
ロック切換回路である。
報に記載された従来の他のマイクロコンピュータのクロ
ック信号制御部分の構成を示すブロック図である。図に
おいて、３０Ｂはマイクロコンピュータである。マイク
ロコンピュータ３０Ｂにおいて、２，３はＸIN端子、Ｘ
OUT 端子である。ＸIN端子２、ＸOUT 端子３には抵抗ま
たは振動子が接続されるので、以下、それらを外部素子
接続端子２，３という。４０，４１は発振回路４３のた
めの外部素子が接続される外部素子接続端子、４４はク
ロック信号を発生するクロック信号発生回路、７は発振
回路４３からのクロック信号とクロック信号発生回路４
４からのクロック信号とのうちのいずれかを選択するク
ロック切換回路である。
【０００６】クロック信号発生回路４４において、４は
外部素子接続端子２，３に抵抗が接続されたときに抵抗
値とコンデンサの容量とに応じた周波数のクロック信号
を発振するＣＲ発振回路、５は外部素子接続端子２，３
に振動子が接続されたときに動作する振動子発振回路、
２０Ａ，２０ＢはＣＲ発振回路４と振動子発振回路５と
のうちのいずれかを外部素子接続端子２，３に接続する
切換回路である。ＣＲ発振回路４は反転論理積ゲート５
１、反転回路５２，５３，５４、コンデンサ５５および
反転論理積ゲート５１と電源との間に接続されたスイッ
チ５６を含む。振動子発振回路５は、反転論理積ゲート
５７および反転論理積ゲート５７と電源との間に接続さ
れたスイッチ５８を含む。
外部素子接続端子２，３に抵抗が接続されたときに抵抗
値とコンデンサの容量とに応じた周波数のクロック信号
を発振するＣＲ発振回路、５は外部素子接続端子２，３
に振動子が接続されたときに動作する振動子発振回路、
２０Ａ，２０ＢはＣＲ発振回路４と振動子発振回路５と
のうちのいずれかを外部素子接続端子２，３に接続する
切換回路である。ＣＲ発振回路４は反転論理積ゲート５
１、反転回路５２，５３，５４、コンデンサ５５および
反転論理積ゲート５１と電源との間に接続されたスイッ
チ５６を含む。振動子発振回路５は、反転論理積ゲート
５７および反転論理積ゲート５７と電源との間に接続さ
れたスイッチ５８を含む。
【０００７】次に動作について説明する。マイクロコン
ピュータ３０Ｂに対して電源供給が開始されると、クロ
ック切換回路７は、発振回路４３からのクロック信号を
選択するように設定される。従って、マイクロコンピュ
ータ３０Ｂのリセット状態が解除されたときには、クロ
ック切換回路７は、マイクロコンピュータ３０Ｂの内部
回路に発振回路４３からのクロック信号を供給する。そ
の後、マイクロコンピュータ３０Ｂにおいて、クロック
信号発生回路４４からのクロック信号が内部回路に供給
されるようにクロック切換回路７が切り換えられる。
ピュータ３０Ｂに対して電源供給が開始されると、クロ
ック切換回路７は、発振回路４３からのクロック信号を
選択するように設定される。従って、マイクロコンピュ
ータ３０Ｂのリセット状態が解除されたときには、クロ
ック切換回路７は、マイクロコンピュータ３０Ｂの内部
回路に発振回路４３からのクロック信号を供給する。そ
の後、マイクロコンピュータ３０Ｂにおいて、クロック
信号発生回路４４からのクロック信号が内部回路に供給
されるようにクロック切換回路７が切り換えられる。
【０００８】外部素子接続端子２，３に抵抗が接続され
ている場合には、切換回路２０Ａ，２０Ｂは、ＣＲ発振
回路４と外部素子接続端子２，３とが接続されるように
設定される。従って、接続された抵抗とコンデンサ５５
とを含む回路が形成され、抵抗値および容量で定まる周
波数のクロック信号がクロック切換回路７に出力され
る。なお、このとき、反転論理積ゲート５１の一方の入
力と電源とを切り離すようにスイッチ５６が設定され
る。また、反転論理積ゲート５１の他方の入力はハイレ
ベルとされる。
ている場合には、切換回路２０Ａ，２０Ｂは、ＣＲ発振
回路４と外部素子接続端子２，３とが接続されるように
設定される。従って、接続された抵抗とコンデンサ５５
とを含む回路が形成され、抵抗値および容量で定まる周
波数のクロック信号がクロック切換回路７に出力され
る。なお、このとき、反転論理積ゲート５１の一方の入
力と電源とを切り離すようにスイッチ５６が設定され
る。また、反転論理積ゲート５１の他方の入力はハイレ
ベルとされる。
【０００９】外部素子接続端子２，３に振動子が接続さ
れている場合には、切換回路２０Ａ，２０Ｂは、図７に
示すように、振動子発振回路５と外部素子接続端子２，
３とが接続されるように設定される。また、反転論理積
ゲート５７の一方の入力と電源とを切り離すようにスイ
ッチ５８が設定され、反転論理積ゲート５７の他方の入
力はハイレベルとされる。従って、振動子からの信号が
整形されたクロック信号がクロック切換回路７に出力さ
れる。
れている場合には、切換回路２０Ａ，２０Ｂは、図７に
示すように、振動子発振回路５と外部素子接続端子２，
３とが接続されるように設定される。また、反転論理積
ゲート５７の一方の入力と電源とを切り離すようにスイ
ッチ５８が設定され、反転論理積ゲート５７の他方の入
力はハイレベルとされる。従って、振動子からの信号が
整形されたクロック信号がクロック切換回路７に出力さ
れる。
【００１０】マイクロコンピュータ３０Ｂがこのように
構成されている場合には、ユーザは、周波数安定性に欠
けるが立ち上がり特性のよいＣＲ発振と、立ち上がり特
性はよくないが周波数安定性のよい振動子発振とのいず
れかを、用途に応じて選択することができる。
構成されている場合には、ユーザは、周波数安定性に欠
けるが立ち上がり特性のよいＣＲ発振と、立ち上がり特
性はよくないが周波数安定性のよい振動子発振とのいず
れかを、用途に応じて選択することができる。
【００１１】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、電源投入時のクロック
信号の安定性を確保したりユーザの要望に応じたクロッ
ク発振回路を選択することはできるものの、振動子発振
回路３４やクロック信号発生回路４４が選択されている
ときにも発振回路３３，４３が動作を継続する。従っ
て、半導体装置の消費電流が増加してしまうという課題
があった。また、半導体装置における動作周波数には限
界がある。発振周波数がその限界を越えないように発振
回路３３，４３は設計されなければならない。従って、
動作周波数の限界がそれほど高くない場合には発振回路
３３，４３に含まれるコンデンサの容量を大きくしなけ
ればならず、その結果、発振回路３３，４３のレイアウ
トパターンサイズが大きくなるという課題があった。
上のように構成されているので、電源投入時のクロック
信号の安定性を確保したりユーザの要望に応じたクロッ
ク発振回路を選択することはできるものの、振動子発振
回路３４やクロック信号発生回路４４が選択されている
ときにも発振回路３３，４３が動作を継続する。従っ
て、半導体装置の消費電流が増加してしまうという課題
があった。また、半導体装置における動作周波数には限
界がある。発振周波数がその限界を越えないように発振
回路３３，４３は設計されなければならない。従って、
動作周波数の限界がそれほど高くない場合には発振回路
３３，４３に含まれるコンデンサの容量を大きくしなけ
ればならず、その結果、発振回路３３，４３のレイアウ
トパターンサイズが大きくなるという課題があった。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、消費電流を低減することができる
半導体装置を得ることを目的とする。また、動作周波数
の限界がそれほど高くない場合でもレイアウトパターン
サイズが大きくならない半導体装置を得ることを目的と
する。
めになされたもので、消費電流を低減することができる
半導体装置を得ることを目的とする。また、動作周波数
の限界がそれほど高くない場合でもレイアウトパターン
サイズが大きくならない半導体装置を得ることを目的と
する。
【００１３】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、少なくともクロック切換回路がＣＲ発
振回路または振動子発振回路からのクロック信号を選択
しているときに発振回路の発振を停止する発振停止回路
を備えたものである。
る半導体装置は、少なくともクロック切換回路がＣＲ発
振回路または振動子発振回路からのクロック信号を選択
しているときに発振回路の発振を停止する発振停止回路
を備えたものである。
【００１４】請求項２記載の発明に係る半導体装置は、
内蔵されている発振回路の後段にクロック信号を分周す
る分周器を備えたものである。
内蔵されている発振回路の後段にクロック信号を分周す
る分周器を備えたものである。
【００１５】請求項３記載の発明に係る半導体装置は、
テスト信号に応じて、クロック切換回路がＣＲ発振回路
または振動子発振回路からのクロック信号を選択してい
るときには常に振動子発振回路のみを動作状態にするク
ロック選択制御回路を備えたものである。
テスト信号に応じて、クロック切換回路がＣＲ発振回路
または振動子発振回路からのクロック信号を選択してい
るときには常に振動子発振回路のみを動作状態にするク
ロック選択制御回路を備えたものである。
【００１６】請求項４記載の発明に係る半導体装置は、
振動子発振回路のみを動作状態にするためのテスト信号
を無効にするテスト信号制御回路を備えたものである。
振動子発振回路のみを動作状態にするためのテスト信号
を無効にするテスト信号制御回路を備えたものである。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置のクロック信号制御部分の構成を示すブロック
図である。この場合には、半導体装置としてマイクロコ
ンピュータを例にとる。図において、１Ａはマイクロコ
ンピュータである。マイクロコンピュータ１Ａにおい
て、２，３は抵抗または水晶振動子やセラミック振動子
等の振動子が接続される外部素子接続端子、４は外部素
子接続端子２，３に抵抗が接続されたときに抵抗値とコ
ンデンサの容量とに応じた周波数のクロック信号を発振
するＣＲ発振回路、５は外部素子接続端子２，３に振動
子が接続されたときに動作する振動子発振回路、６は立
ち上がり特性のよい発振回路、７はＣＲ発振回路４また
は振動子発振回路５からのクロック信号と発振回路６か
らのクロック信号とのうちのいずれかを選択してマイク
ロコンピュータ１Ａの内部回路に供給するクロック切換
回路、８はＣＲ発振回路４と振動子発振回路５とのうち
のいずれが選択されるのかを示す情報が設定されるクロ
ック選択レジスタ、９はクロック選択レジスタ８の設定
値に応じてＣＲ発振回路４または振動子発振回路５を選
択するスイッチ回路、１０はクロック切換回路７がいず
れのクロック信号を選択するのかを示す情報が設定され
るクロック切換レジスタである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置のクロック信号制御部分の構成を示すブロック
図である。この場合には、半導体装置としてマイクロコ
ンピュータを例にとる。図において、１Ａはマイクロコ
ンピュータである。マイクロコンピュータ１Ａにおい
て、２，３は抵抗または水晶振動子やセラミック振動子
等の振動子が接続される外部素子接続端子、４は外部素
子接続端子２，３に抵抗が接続されたときに抵抗値とコ
ンデンサの容量とに応じた周波数のクロック信号を発振
するＣＲ発振回路、５は外部素子接続端子２，３に振動
子が接続されたときに動作する振動子発振回路、６は立
ち上がり特性のよい発振回路、７はＣＲ発振回路４また
は振動子発振回路５からのクロック信号と発振回路６か
らのクロック信号とのうちのいずれかを選択してマイク
ロコンピュータ１Ａの内部回路に供給するクロック切換
回路、８はＣＲ発振回路４と振動子発振回路５とのうち
のいずれが選択されるのかを示す情報が設定されるクロ
ック選択レジスタ、９はクロック選択レジスタ８の設定
値に応じてＣＲ発振回路４または振動子発振回路５を選
択するスイッチ回路、１０はクロック切換回路７がいず
れのクロック信号を選択するのかを示す情報が設定され
るクロック切換レジスタである。
【００１８】図２は発振回路６の一構成例を示す回路図
である。発振回路６は、例えば図に示すようなリングオ
シレータで実現される。図２に示す例では、ゲート回路
１１０とそれに縦続に接続された遅延素子を形成する反
転回路１２１，１２２，１２３，１２４，１２５，１２
６を有する。反転回路１２６の出力はゲート回路１１０
に帰還されるとともに反転回路１２７を介してクロック
切換回路７に出力される。反転回路１２２，１２３，１
２４，１２５の入力側には、他方が電源側に接続された
コンデンサ１３１，１３３，１３５，１３７と、他方が
接地側に接続されたコンデンサ１３２，１３４，１３
６，１３８とが接続される。ゲート回路１１０には、マ
イクロコンピュータ１Ａに与えられるリセット信号およ
びクロック切換レジスタ１０の出力も入力される。な
お、ゲート回路１１０は、発振停止回路の一実現例であ
る。
である。発振回路６は、例えば図に示すようなリングオ
シレータで実現される。図２に示す例では、ゲート回路
１１０とそれに縦続に接続された遅延素子を形成する反
転回路１２１，１２２，１２３，１２４，１２５，１２
６を有する。反転回路１２６の出力はゲート回路１１０
に帰還されるとともに反転回路１２７を介してクロック
切換回路７に出力される。反転回路１２２，１２３，１
２４，１２５の入力側には、他方が電源側に接続された
コンデンサ１３１，１３３，１３５，１３７と、他方が
接地側に接続されたコンデンサ１３２，１３４，１３
６，１３８とが接続される。ゲート回路１１０には、マ
イクロコンピュータ１Ａに与えられるリセット信号およ
びクロック切換レジスタ１０の出力も入力される。な
お、ゲート回路１１０は、発振停止回路の一実現例であ
る。
【００１９】次に動作について説明する。マイクロコン
ピュータ１Ａに対して電源供給が開始されると、クロッ
ク切換レジスタ１０の内容は「０」に設定される。ま
た、マイクロコンピュータ１Ａの外部から供給されるリ
セット信号は、所定期間ローレベルになる。クロック切
換レジスタ１０の内容が「０」であるときには、クロッ
ク切換レジスタ１０の出力はローレベルになる。クロッ
ク切換回路７は、クロック切換レジスタ１０の出力がロ
ーレベルであるときには、発振回路６からのクロック信
号をマイクロコンピュータ１Ａの内部回路に供給する。
また、図２において、クロック切換レジスタ１０からの
信号はローレベルであるから、リセット状態が解除され
ると、発振回路６は発振を開始する。発振回路６からの
クロック信号は、クロック切換回路７を介してＣＰＵ等
の内部回路に供給される。従って、ＣＰＵ等は動作を開
始する。
ピュータ１Ａに対して電源供給が開始されると、クロッ
ク切換レジスタ１０の内容は「０」に設定される。ま
た、マイクロコンピュータ１Ａの外部から供給されるリ
セット信号は、所定期間ローレベルになる。クロック切
換レジスタ１０の内容が「０」であるときには、クロッ
ク切換レジスタ１０の出力はローレベルになる。クロッ
ク切換回路７は、クロック切換レジスタ１０の出力がロ
ーレベルであるときには、発振回路６からのクロック信
号をマイクロコンピュータ１Ａの内部回路に供給する。
また、図２において、クロック切換レジスタ１０からの
信号はローレベルであるから、リセット状態が解除され
ると、発振回路６は発振を開始する。発振回路６からの
クロック信号は、クロック切換回路７を介してＣＰＵ等
の内部回路に供給される。従って、ＣＰＵ等は動作を開
始する。
【００２０】外部素子接続端子２，３に抵抗が接続され
ている場合には、ＣＰＵは、動作を開始すると、クロッ
ク選択レジスタ８にＣＲ発振回路４を選択するための情
報を設定する。この例では、「１」を設定する。クロッ
ク選択レジスタ８の内容が「１」であるときには、クロ
ック選択レジスタ８はハイレベルを出力する。また、Ｃ
ＰＵは、クロック切換レジスタ１０の内容を「１」にす
る。クロック切換レジスタ１０の内容が「１」であると
きには、クロック切換レジスタ１０はハイレベルを出力
する。なお、ＣＰＵは、例えば、ユーザがマイクロコン
ピュータ１Ａの所定入力端子に設定した信号レベルから
外部素子接続端子２，３に抵抗が接続されていることを
認識できる。クロック選択レジスタ８の出力はスイッチ
回路９に供給される。スイッチ回路９は、クロック選択
レジスタ８の出力がハイレベルである場合には、ＣＲ発
振回路４と外部素子接続端子２，３とを接続する。従っ
て、外部素子接続端子２，３に接続された抵抗とＣＲ発
振回路４内のコンデンサとを含む回路が形成され、抵抗
値および容量で定まる周波数のクロック信号がクロック
切換回路７に出力される。
ている場合には、ＣＰＵは、動作を開始すると、クロッ
ク選択レジスタ８にＣＲ発振回路４を選択するための情
報を設定する。この例では、「１」を設定する。クロッ
ク選択レジスタ８の内容が「１」であるときには、クロ
ック選択レジスタ８はハイレベルを出力する。また、Ｃ
ＰＵは、クロック切換レジスタ１０の内容を「１」にす
る。クロック切換レジスタ１０の内容が「１」であると
きには、クロック切換レジスタ１０はハイレベルを出力
する。なお、ＣＰＵは、例えば、ユーザがマイクロコン
ピュータ１Ａの所定入力端子に設定した信号レベルから
外部素子接続端子２，３に抵抗が接続されていることを
認識できる。クロック選択レジスタ８の出力はスイッチ
回路９に供給される。スイッチ回路９は、クロック選択
レジスタ８の出力がハイレベルである場合には、ＣＲ発
振回路４と外部素子接続端子２，３とを接続する。従っ
て、外部素子接続端子２，３に接続された抵抗とＣＲ発
振回路４内のコンデンサとを含む回路が形成され、抵抗
値および容量で定まる周波数のクロック信号がクロック
切換回路７に出力される。
【００２１】クロック切換レジスタ１０の出力がハイレ
ベルになっているので、クロック切換回路７は、ＣＲ発
振回路４または振動子発振回路５からのクロック信号を
マイクロコンピュータ１Ａの内部回路に供給する。この
場合にはＣＲ発振回路４が発振しているので、ＣＲ発振
回路４からのクロック信号がマイクロコンピュータ１Ａ
の内部回路に供給される。
ベルになっているので、クロック切換回路７は、ＣＲ発
振回路４または振動子発振回路５からのクロック信号を
マイクロコンピュータ１Ａの内部回路に供給する。この
場合にはＣＲ発振回路４が発振しているので、ＣＲ発振
回路４からのクロック信号がマイクロコンピュータ１Ａ
の内部回路に供給される。
【００２２】外部素子接続端子２，３に振動子が接続さ
れている場合には、ＣＰＵは、動作を開始すると、クロ
ック選択レジスタ８に「０」を設定するとともに、クロ
ック切換レジスタ１０の内容を「１」にする。クロック
選択レジスタ８の内容が「０」であるときには、クロッ
ク選択レジスタ８はローレベルを出力する。スイッチ回
路９は、クロック選択レジスタ８の出力がローレベルで
あるときには、振動子発振回路５と外部素子接続端子
２，３とを接続する。従って、振動子からの信号が振動
子発振回路５によって整形されたクロック信号が、クロ
ック切換回路７を介してマイクロコンピュータ１Ａの内
部回路に出力される。
れている場合には、ＣＰＵは、動作を開始すると、クロ
ック選択レジスタ８に「０」を設定するとともに、クロ
ック切換レジスタ１０の内容を「１」にする。クロック
選択レジスタ８の内容が「０」であるときには、クロッ
ク選択レジスタ８はローレベルを出力する。スイッチ回
路９は、クロック選択レジスタ８の出力がローレベルで
あるときには、振動子発振回路５と外部素子接続端子
２，３とを接続する。従って、振動子からの信号が振動
子発振回路５によって整形されたクロック信号が、クロ
ック切換回路７を介してマイクロコンピュータ１Ａの内
部回路に出力される。
【００２３】クロック切換レジスタ１０の出力がハイレ
ベルになっているので、クロック切換回路７は、ＣＲ発
振回路４または振動子発振回路５からのクロック信号を
マイクロコンピュータ１Ａの内部回路に供給する。この
場合には振動子発振回路５が発振しているので、振動子
発振回路５からのクロック信号がマイクロコンピュータ
１Ａの内部回路に供給される。
ベルになっているので、クロック切換回路７は、ＣＲ発
振回路４または振動子発振回路５からのクロック信号を
マイクロコンピュータ１Ａの内部回路に供給する。この
場合には振動子発振回路５が発振しているので、振動子
発振回路５からのクロック信号がマイクロコンピュータ
１Ａの内部回路に供給される。
【００２４】図２に示すように、発振回路６の構成要素
であるゲート回路１１０は、クロック切換レジスタ１０
の出力を導入している。クロック切換レジスタ１０の出
力が、クロック切換回路７がＣＲ発振回路４または振動
子発振回路５からのクロック信号を選択していることを
示している場合には、クロック切換レジスタ１０からの
信号はハイレベルである。従って、ゲート回路１１０は
閉状態になるので発振回路６の発振は停止し、発振回路
６において電流は流れなくなる。すなわち、マイクロコ
ンピュータ１ＡがＣＲ発振回路４または振動子発振回路
５からのクロック信号によって動作しているときには発
振回路６に電流は流れない。よって、マイクロコンピュ
ータ１Ａの消費電流は、従来のマイクロコンピュータに
おける消費電流よりも低減する。
であるゲート回路１１０は、クロック切換レジスタ１０
の出力を導入している。クロック切換レジスタ１０の出
力が、クロック切換回路７がＣＲ発振回路４または振動
子発振回路５からのクロック信号を選択していることを
示している場合には、クロック切換レジスタ１０からの
信号はハイレベルである。従って、ゲート回路１１０は
閉状態になるので発振回路６の発振は停止し、発振回路
６において電流は流れなくなる。すなわち、マイクロコ
ンピュータ１ＡがＣＲ発振回路４または振動子発振回路
５からのクロック信号によって動作しているときには発
振回路６に電流は流れない。よって、マイクロコンピュ
ータ１Ａの消費電流は、従来のマイクロコンピュータに
おける消費電流よりも低減する。
【００２５】さらに、発振回路６にはリセット信号も導
入されている。そして、リセット信号がローレベルであ
るときには、すなわち、マイクロコンピュータ１Ａの動
作が停止しているときにはゲート回路１１０は閉状態に
なるので、発振回路６の発振は停止する。すなわち、そ
のような状態のときにも発振回路６に電流は流れない。
従って、マイクロコンピュータ１Ａの消費電流は、従来
のマイクロコンピュータにおける消費電流よりもさらに
低減する。
入されている。そして、リセット信号がローレベルであ
るときには、すなわち、マイクロコンピュータ１Ａの動
作が停止しているときにはゲート回路１１０は閉状態に
なるので、発振回路６の発振は停止する。すなわち、そ
のような状態のときにも発振回路６に電流は流れない。
従って、マイクロコンピュータ１Ａの消費電流は、従来
のマイクロコンピュータにおける消費電流よりもさらに
低減する。
【００２６】実施の形態２．図３はこの発明の実施の形
態２による半導体装置のクロック信号制御部分の構成を
示すブロック図である。この場合にも、半導体装置とし
てマイクロコンピュータを例にとる。図において、１Ｂ
はマイクロコンピュータである。マイクロコンピュータ
１Ｂにおいて、１１は発振回路６の出力側に接続された
分周器である。その他のものは、図１に示されたものと
同じものである。
態２による半導体装置のクロック信号制御部分の構成を
示すブロック図である。この場合にも、半導体装置とし
てマイクロコンピュータを例にとる。図において、１Ｂ
はマイクロコンピュータである。マイクロコンピュータ
１Ｂにおいて、１１は発振回路６の出力側に接続された
分周器である。その他のものは、図１に示されたものと
同じものである。
【００２７】次に動作について説明する。実施の形態１
の場合には、発振回路６の発振周波数は、マイクロコン
ピュータ１Ａの動作可能周波数を越えることはできな
い。動作可能周波数がそれほど高くない場合には、発振
回路６の発振周波数を高くすることはできない。発振周
波数を低くするには、発振回路６におけるコンデンサ１
３１〜１３８の容量を大きくしなければならない。すな
わち、発振回路６のレイアウトパターンサイズが増大す
る。
の場合には、発振回路６の発振周波数は、マイクロコン
ピュータ１Ａの動作可能周波数を越えることはできな
い。動作可能周波数がそれほど高くない場合には、発振
回路６の発振周波数を高くすることはできない。発振周
波数を低くするには、発振回路６におけるコンデンサ１
３１〜１３８の容量を大きくしなければならない。すな
わち、発振回路６のレイアウトパターンサイズが増大す
る。
【００２８】そこで、この実施の形態２のように、発振
回路６とクロック切換回路７との間に分周器１１を設け
る。すると、分周器１１で周波数が落とされたクロック
信号がクロック切換回路７を介してマイクロコンピュー
タ１Ｂの内部回路に供給されるので、発振回路６の発振
周波数は高くてもよい。すなわち、コンデンサ１３１〜
１３８の容量を小さくでき、発振回路６のレイアウトパ
ターンサイズを小さくできる。なお、発振回路６側のク
ロック信号とＣＲ発振回路４または振動子発振回路５か
らのクロック信号とを切り換えるための制御は、実施の
形態１の場合と同様である。
回路６とクロック切換回路７との間に分周器１１を設け
る。すると、分周器１１で周波数が落とされたクロック
信号がクロック切換回路７を介してマイクロコンピュー
タ１Ｂの内部回路に供給されるので、発振回路６の発振
周波数は高くてもよい。すなわち、コンデンサ１３１〜
１３８の容量を小さくでき、発振回路６のレイアウトパ
ターンサイズを小さくできる。なお、発振回路６側のク
ロック信号とＣＲ発振回路４または振動子発振回路５か
らのクロック信号とを切り換えるための制御は、実施の
形態１の場合と同様である。
【００２９】実施の形態３．図４はこの発明の実施の形
態３による半導体装置のクロック信号制御部分の構成を
示すブロック図である。この場合にも、半導体装置とし
てマイクロコンピュータを例にとる。この実施の形態３
によるマイクロコンピュータは、製品テストを考慮して
構成されている。図において、１Ｃはマイクロコンピュ
ータである。マイクロコンピュータ１Ｃにおいて、１４
はクロック選択レジスタ８からの信号を有効にするか無
効にするか決定するクロック選択制御回路、１５はテス
トを指定する信号の入力端子１６から入力される信号に
応じてクロック選択制御回路１４を制御するテスト信号
発生回路である。その他のものは、図３に示されたもの
と同じものである。
態３による半導体装置のクロック信号制御部分の構成を
示すブロック図である。この場合にも、半導体装置とし
てマイクロコンピュータを例にとる。この実施の形態３
によるマイクロコンピュータは、製品テストを考慮して
構成されている。図において、１Ｃはマイクロコンピュ
ータである。マイクロコンピュータ１Ｃにおいて、１４
はクロック選択レジスタ８からの信号を有効にするか無
効にするか決定するクロック選択制御回路、１５はテス
トを指定する信号の入力端子１６から入力される信号に
応じてクロック選択制御回路１４を制御するテスト信号
発生回路である。その他のものは、図３に示されたもの
と同じものである。
【００３０】次に動作について説明する。一般に、製品
テスト時には、テスタで発生されるクロック信号が外部
素子接続端子２を介してマイクロコンピュータ１Ｃに供
給される。ＣＲ発振回路４は、例えば図７に示すよう
に、コンデンサ５５を内部に含む。従って、ＣＲ発振回
路４が選択されている場合には、テスタで発生されるク
ロック信号が正常にマイクロコンピュータ１Ｃの内部回
路に伝達されない可能性がある。そこで、テスト時に
は、常に振動子発振回路５が選択されるようにしなけれ
ばならない。テスト時には、クロック選択レジスタ８の
内容を常に「０」にしておけば、そのようにすることは
可能である。しかし、その場合には、クロック選択レジ
スタ８によるクロック信号の選択動作が正常であるか否
かのテストができない。
テスト時には、テスタで発生されるクロック信号が外部
素子接続端子２を介してマイクロコンピュータ１Ｃに供
給される。ＣＲ発振回路４は、例えば図７に示すよう
に、コンデンサ５５を内部に含む。従って、ＣＲ発振回
路４が選択されている場合には、テスタで発生されるク
ロック信号が正常にマイクロコンピュータ１Ｃの内部回
路に伝達されない可能性がある。そこで、テスト時に
は、常に振動子発振回路５が選択されるようにしなけれ
ばならない。テスト時には、クロック選択レジスタ８の
内容を常に「０」にしておけば、そのようにすることは
可能である。しかし、その場合には、クロック選択レジ
スタ８によるクロック信号の選択動作が正常であるか否
かのテストができない。
【００３１】そこで、この実施の形態３のように、クロ
ック選択制御回路１４およびテスト信号発生回路１５を
設ける。クロック選択制御回路１４は、テスト信号発生
回路１５からの信号が有意であるときには、クロック選
択レジスタ８の内容にかかわらず、スイッチ回路９に対
して「０」を出力する。テスト信号発生回路１５からの
信号が有意でないときには、クロック選択レジスタ８の
出力をスイッチ回路９に対してそのまま出力する。な
お、クロック選択レジスタ８の内容は、マイクロコンピ
ュータ１Ｃの所定の出力端子にも出力される。
ック選択制御回路１４およびテスト信号発生回路１５を
設ける。クロック選択制御回路１４は、テスト信号発生
回路１５からの信号が有意であるときには、クロック選
択レジスタ８の内容にかかわらず、スイッチ回路９に対
して「０」を出力する。テスト信号発生回路１５からの
信号が有意でないときには、クロック選択レジスタ８の
出力をスイッチ回路９に対してそのまま出力する。な
お、クロック選択レジスタ８の内容は、マイクロコンピ
ュータ１Ｃの所定の出力端子にも出力される。
【００３２】テスト時には、入力端子１６に、有意なテ
スト信号をクロック選択制御回路１４に与えることを指
示する信号が入力される。その信号に応じて、テスト信
号発生回路１５は、有意なテスト信号をクロック選択制
御回路１４に与える。すると、クロック選択制御回路１
４はスイッチ回路９に対して常に「０」を出力する。従
って、スイッチ回路９は、常に外部素子接続端子２，３
を振動子発振回路５に接続する。振動子発振回路５は例
えば図７に示すように構成されているので、テスタから
のクロックは、問題なくクロック切換回路７に供給され
る。従って、クロック切換回路７がＣＲ発振回路４また
は振動子発振回路５からのクロック信号を選択するよう
に切り換わったときには、正常なクロック信号がマイク
ロコンピュータ１Ｃの内部回路に供給される。
スト信号をクロック選択制御回路１４に与えることを指
示する信号が入力される。その信号に応じて、テスト信
号発生回路１５は、有意なテスト信号をクロック選択制
御回路１４に与える。すると、クロック選択制御回路１
４はスイッチ回路９に対して常に「０」を出力する。従
って、スイッチ回路９は、常に外部素子接続端子２，３
を振動子発振回路５に接続する。振動子発振回路５は例
えば図７に示すように構成されているので、テスタから
のクロックは、問題なくクロック切換回路７に供給され
る。従って、クロック切換回路７がＣＲ発振回路４また
は振動子発振回路５からのクロック信号を選択するよう
に切り換わったときには、正常なクロック信号がマイク
ロコンピュータ１Ｃの内部回路に供給される。
【００３３】クロック選択レジスタ８の内容は所定の出
力端子に出力されるので、テスト実行者は、その出力端
子の状態をモニタすることによって、クロック選択レジ
スタ８が正しく動作しているのかどうか認識することが
できる。なお、クロック選択レジスタ８の内容を所定の
出力端子に出力することは、テスト時に用いられるプロ
グラムがクロック選択レジスタ８の内容を読み出して、
その内容を所定の出力端子に出力することによって実現
できる。または、クロック選択レジスタ８の内容が所定
の出力端子に出力されるようにハードウェア的に結線し
ておくことによって実現できる。
力端子に出力されるので、テスト実行者は、その出力端
子の状態をモニタすることによって、クロック選択レジ
スタ８が正しく動作しているのかどうか認識することが
できる。なお、クロック選択レジスタ８の内容を所定の
出力端子に出力することは、テスト時に用いられるプロ
グラムがクロック選択レジスタ８の内容を読み出して、
その内容を所定の出力端子に出力することによって実現
できる。または、クロック選択レジスタ８の内容が所定
の出力端子に出力されるようにハードウェア的に結線し
ておくことによって実現できる。
【００３４】製品テスト時ではない実稼働時には、入力
端子１６には、テスト時ではないことを示す信号が入力
される。すると、テスト信号発生回路１５は、有意でな
い信号をクロック選択制御回路１４に与える。クロック
選択制御回路１４は、その信号に応じてクロック選択レ
ジスタ８の出力を通過させるように制御する。従って、
発振回路６側のクロック信号とＣＲ発振回路４または振
動子発振回路５からのクロック信号とを切り換えるため
の制御が、実施の形態１および実施の形態２の場合と同
様に実行される。
端子１６には、テスト時ではないことを示す信号が入力
される。すると、テスト信号発生回路１５は、有意でな
い信号をクロック選択制御回路１４に与える。クロック
選択制御回路１４は、その信号に応じてクロック選択レ
ジスタ８の出力を通過させるように制御する。従って、
発振回路６側のクロック信号とＣＲ発振回路４または振
動子発振回路５からのクロック信号とを切り換えるため
の制御が、実施の形態１および実施の形態２の場合と同
様に実行される。
【００３５】以上のように、この実施の形態３によれ
ば、ユーザの要望に応じたクロック発振回路を選択する
ことができる半導体装置を提供できるとともに、テスト
時に確実に半導体装置の動作確認が行える。
ば、ユーザの要望に応じたクロック発振回路を選択する
ことができる半導体装置を提供できるとともに、テスト
時に確実に半導体装置の動作確認が行える。
【００３６】実施の形態４．図５はこの発明の実施の形
態４による半導体装置のクロック信号制御部分の構成を
示すブロック図である。この場合にも、半導体装置とし
てマイクロコンピュータを例にとる。この実施の形態に
よるマイクロコンピュータも、製品テストを考慮して構
成されている。図において、１Ｄはマイクロコンピュー
タである。マイクロコンピュータ１Ｄにおいて、１７は
テストモードを有効にするか無効にするか決定するため
の情報が設定されるテスト信号制御レジスタ、１８はテ
スト信号制御レジスタ１７の内容に応じてテスト信号を
通過させるか阻止するか決定するテスト信号制御回路で
ある。その他のものは、図４に示されたものと同じもの
である。
態４による半導体装置のクロック信号制御部分の構成を
示すブロック図である。この場合にも、半導体装置とし
てマイクロコンピュータを例にとる。この実施の形態に
よるマイクロコンピュータも、製品テストを考慮して構
成されている。図において、１Ｄはマイクロコンピュー
タである。マイクロコンピュータ１Ｄにおいて、１７は
テストモードを有効にするか無効にするか決定するため
の情報が設定されるテスト信号制御レジスタ、１８はテ
スト信号制御レジスタ１７の内容に応じてテスト信号を
通過させるか阻止するか決定するテスト信号制御回路で
ある。その他のものは、図４に示されたものと同じもの
である。
【００３７】次に動作について説明する。テスト信号制
御回路１８は、テスト信号制御レジスタ１７の内容が
「０」である時には、テスト信号発生回路１５からのテ
スト信号を通過させる。テスト信号制御レジスタ１７の
内容が「１」である時には、テスト信号発生回路１５か
らのテスト信号を阻止し、テスト信号が有意でないこと
を示す信号をクロック選択制御回路１４に出力する。
御回路１８は、テスト信号制御レジスタ１７の内容が
「０」である時には、テスト信号発生回路１５からのテ
スト信号を通過させる。テスト信号制御レジスタ１７の
内容が「１」である時には、テスト信号発生回路１５か
らのテスト信号を阻止し、テスト信号が有意でないこと
を示す信号をクロック選択制御回路１４に出力する。
【００３８】製品テスト時にテスタからのクロック信号
によってマイクロコンピュータ１Ｄを動作させたい場合
には、ＣＰＵは、テスト信号制御レジスタ１７の内容を
「０」に設定する。テスト信号制御レジスタ１７の内容
が「０」である場合には、テスト信号制御回路１８は、
テスト信号発生回路１５からの信号をクロック選択制御
回路１４に供給する。その状態で、有意なテスト信号を
クロック選択制御回路１４に与えることを指示する信号
が入力端子１６に入力されると、テスト信号発生回路１
５は、有意なテスト信号を出力する。テスト信号制御回
路１８はテスト信号を通過させるように設定されている
ので、有意なテスト信号が、クロック選択制御回路１４
に与えられる。よって、この場合には、実施の形態３の
場合と同様に、スイッチ回路９は、外部素子接続端子
２，３を振動子発振回路５に接続する。従って、マイク
ロコンピュータ１Ｄは、テスタからのクロック信号に従
って動作することができる。
によってマイクロコンピュータ１Ｄを動作させたい場合
には、ＣＰＵは、テスト信号制御レジスタ１７の内容を
「０」に設定する。テスト信号制御レジスタ１７の内容
が「０」である場合には、テスト信号制御回路１８は、
テスト信号発生回路１５からの信号をクロック選択制御
回路１４に供給する。その状態で、有意なテスト信号を
クロック選択制御回路１４に与えることを指示する信号
が入力端子１６に入力されると、テスト信号発生回路１
５は、有意なテスト信号を出力する。テスト信号制御回
路１８はテスト信号を通過させるように設定されている
ので、有意なテスト信号が、クロック選択制御回路１４
に与えられる。よって、この場合には、実施の形態３の
場合と同様に、スイッチ回路９は、外部素子接続端子
２，３を振動子発振回路５に接続する。従って、マイク
ロコンピュータ１Ｄは、テスタからのクロック信号に従
って動作することができる。
【００３９】実施の形態３ではテスト時には常に振動子
発振回路５が選択されていた。従って、ＣＲ発振回路４
が正常に動作するか否か確認できない。また、クロック
選択制御回路１４が確かにクロック選択レジスタ８の内
容に応じて切り換え動作を行うかどうか確認できない。
しかし、この場合には、テスト信号制御レジスタ１７の
内容を「１」にすることによってそれらの動作確認も行
うことができる。すなわち、テスト時にそれらの動作確
認を行いたい場合には、ＣＰＵは、テスト信号制御レジ
スタ１７の内容を「１」に設定する。
発振回路５が選択されていた。従って、ＣＲ発振回路４
が正常に動作するか否か確認できない。また、クロック
選択制御回路１４が確かにクロック選択レジスタ８の内
容に応じて切り換え動作を行うかどうか確認できない。
しかし、この場合には、テスト信号制御レジスタ１７の
内容を「１」にすることによってそれらの動作確認も行
うことができる。すなわち、テスト時にそれらの動作確
認を行いたい場合には、ＣＰＵは、テスト信号制御レジ
スタ１７の内容を「１」に設定する。
【００４０】すると、テスト信号制御回路１８はテスト
信号発生回路１５からのテスト信号を阻止するので、ク
ロック選択制御回路１４は、クロック選択レジスタ８の
内容に従って選択動作を行う。クロック選択レジスタ８
の内容が「１」であるときには、クロック選択レジスタ
８は、外部素子接続端子２，３をＣＲ発振回路４に接続
するように指示する。従って、外部素子接続端子２，３
に抵抗が接続されていれば、ＣＲ発振回路４からのクロ
ック信号がマイクロコンピュータ１Ｄの内部回路に供給
されるはずである。すなわち、この状態でマイクロコン
ピュータ１Ｄが正常に動作すれば、ＣＲ発振回路４は正
常動作していると確認される。
信号発生回路１５からのテスト信号を阻止するので、ク
ロック選択制御回路１４は、クロック選択レジスタ８の
内容に従って選択動作を行う。クロック選択レジスタ８
の内容が「１」であるときには、クロック選択レジスタ
８は、外部素子接続端子２，３をＣＲ発振回路４に接続
するように指示する。従って、外部素子接続端子２，３
に抵抗が接続されていれば、ＣＲ発振回路４からのクロ
ック信号がマイクロコンピュータ１Ｄの内部回路に供給
されるはずである。すなわち、この状態でマイクロコン
ピュータ１Ｄが正常に動作すれば、ＣＲ発振回路４は正
常動作していると確認される。
【００４１】製品テスト時ではない実稼働時には、入力
端子１６には、テスト時ではないことを示す信号が入力
される。その場合には、テスト信号制御回路１８から、
テスト信号が有意でないことを示す信号がクロック選択
制御回路１４に与えられる。従って、クロック選択制御
回路１４はクロック選択レジスタ８の内容に応じた信号
をスイッチ回路９に与える。よって、発振回路６側のク
ロック信号とＣＲ発振回路４または振動子発振回路５か
らのクロック信号とを切り換えるための制御は、実施の
形態１および実施の形態２の場合と同様に実行される。
端子１６には、テスト時ではないことを示す信号が入力
される。その場合には、テスト信号制御回路１８から、
テスト信号が有意でないことを示す信号がクロック選択
制御回路１４に与えられる。従って、クロック選択制御
回路１４はクロック選択レジスタ８の内容に応じた信号
をスイッチ回路９に与える。よって、発振回路６側のク
ロック信号とＣＲ発振回路４または振動子発振回路５か
らのクロック信号とを切り換えるための制御は、実施の
形態１および実施の形態２の場合と同様に実行される。
【００４２】以上のように、この実施の形態４によれ
ば、テスト時にＣＲ発振回路４およびクロック選択制御
回路１４の動作確認も行え、製品テストをより効率的に
進めることができる。
ば、テスト時にＣＲ発振回路４およびクロック選択制御
回路１４の動作確認も行え、製品テストをより効率的に
進めることができる。
【００４３】
【発明の効果】以上のように、請求項１記載の発明によ
れば、半導体装置を、少なくともクロック切換回路がＣ
Ｒ発振回路または振動子発振回路からのクロック信号を
選択しているときに発振回路の発振を停止させる発振停
止回路を含むように構成したので、発振回路からのクロ
ック信号が選択されていない場合には発振回路の動作を
停止することができ、半導体装置の消費電流を低減する
ことができる効果がある。
れば、半導体装置を、少なくともクロック切換回路がＣ
Ｒ発振回路または振動子発振回路からのクロック信号を
選択しているときに発振回路の発振を停止させる発振停
止回路を含むように構成したので、発振回路からのクロ
ック信号が選択されていない場合には発振回路の動作を
停止することができ、半導体装置の消費電流を低減する
ことができる効果がある。
【００４４】請求項２記載の発明によれば、半導体装置
を、内蔵されている発振回路の後段にクロック信号を分
周する分周器を備えるように構成したので、動作周波数
の限界がそれほど高くない場合でも発振回路の発振周波
数を高くでき、半導体装置のレイアウトパターンサイズ
が大きくならない効果がある。
を、内蔵されている発振回路の後段にクロック信号を分
周する分周器を備えるように構成したので、動作周波数
の限界がそれほど高くない場合でも発振回路の発振周波
数を高くでき、半導体装置のレイアウトパターンサイズ
が大きくならない効果がある。
【００４５】請求項３記載の発明によれば、半導体装置
を、テスト信号に応じてクロック切換回路がＣＲ発振回
路または振動子発振回路からのクロック信号を選択して
いるときには常に振動子発振回路のみを動作状態にする
ように構成したので、テスタのクロック信号を用いて半
導体装置をテストするときに、確実にテストを実行でき
る効果がある。
を、テスト信号に応じてクロック切換回路がＣＲ発振回
路または振動子発振回路からのクロック信号を選択して
いるときには常に振動子発振回路のみを動作状態にする
ように構成したので、テスタのクロック信号を用いて半
導体装置をテストするときに、確実にテストを実行でき
る効果がある。
【００４６】請求項４記載の発明によれば、半導体装置
を、振動子発振回路のみを動作状態にするためのテスト
信号を無効にするテスト信号制御回路を備えるように構
成したので、半導体装置をテストするときに、クロック
信号制御部分も確実にテストできる効果がある。
を、振動子発振回路のみを動作状態にするためのテスト
信号を無効にするテスト信号制御回路を備えるように構
成したので、半導体装置をテストするときに、クロック
信号制御部分も確実にテストできる効果がある。
【図１】 この発明の実施の形態１による半導体装置の
クロック信号制御部分の構成を示すブロック図である。
クロック信号制御部分の構成を示すブロック図である。
【図２】 発振回路の一構成例を示す回路図である。
【図３】 この発明の実施の形態２による半導体装置の
クロック信号制御部分の構成を示すブロック図である。
クロック信号制御部分の構成を示すブロック図である。
【図４】 この発明の実施の形態３による半導体装置の
クロック信号制御部分の構成を示すブロック図である。
クロック信号制御部分の構成を示すブロック図である。
【図５】 この発明の実施の形態４による半導体装置の
クロック信号制御部分の構成を示すブロック図である。
クロック信号制御部分の構成を示すブロック図である。
【図６】 従来のマイクロコンピュータのクロック信号
制御部分の構成を示すブロック図である。
制御部分の構成を示すブロック図である。
【図７】 従来の他のマイクロコンピュータのクロック
信号制御部分の構成を示すブロック図である。
信号制御部分の構成を示すブロック図である。
４ ＣＲ発振回路、５ 振動子発振回路、６ 発振回
路、７ クロック切換回路、１１ 分周器、１４ クロ
ック選択制御回路、１７ テスト信号制御レジスタ、１
１０ ゲート回路（発振停止回路）。
路、７ クロック切換回路、１１ 分周器、１４ クロ
ック選択制御回路、１７ テスト信号制御レジスタ、１
１０ ゲート回路（発振停止回路）。
Claims (4)
- 【請求項１】 所定の周波数のクロック信号を発振する
発振回路と、外部に接続される抵抗と共動してクロック
信号を発生するＣＲ発振回路と、外部に接続される振動
子と共動してクロック信号を発生する振動子発振回路
と、前記ＣＲ発振回路または前記振動子発振回路からの
クロック信号と前記発振回路からのクロック信号とのう
ちのいずれかを選択するクロック切換回路とを備えた半
導体装置において、少なくとも前記クロック切換回路が
前記ＣＲ発振回路または前記振動子発振回路からのクロ
ック信号を選択しているときに前記発振回路の発振を停
止する発振停止回路を備えたことを特徴とする半導体装
置。 - 【請求項２】 所定の周波数のクロック信号を発振する
発振回路と、外部に接続される抵抗と共動してクロック
信号を発生するＣＲ発振回路と、外部に接続される振動
子と共動してクロック信号を発生する振動子発振回路
と、前記ＣＲ発振回路または前記振動子発振回路からの
クロック信号と前記発振回路からのクロック信号とのう
ちのいずれかを選択するクロック切換回路とを備えた半
導体装置において、前記発振回路の後段にクロック信号
を分周する分周器を備えたことを特徴とする半導体装
置。 - 【請求項３】 テスト信号に応じて、クロック切換回路
がＣＲ発振回路または振動子発振回路からのクロック信
号を選択しているときには常に前記振動子発振回路のみ
を動作状態にするクロック選択制御回路を備えたことを
特徴とする請求項１または請求項２記載の半導体装置。 - 【請求項４】 テスト信号を無効にするテスト信号制御
回路を備えたことを特徴とする請求項３記載の半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8123404A JPH09305252A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置 |
| US08/735,638 US5754081A (en) | 1996-05-17 | 1996-10-23 | Clock signal generation and test circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8123404A JPH09305252A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006001814A Division JP2006120183A (ja) | 2006-01-06 | 2006-01-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09305252A true JPH09305252A (ja) | 1997-11-28 |
Family
ID=14859725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8123404A Pending JPH09305252A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5754081A (ja) |
| JP (1) | JPH09305252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048038A (ja) * | 2005-08-10 | 2007-02-22 | Nec Electronics Corp | クロック切り換え回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10143272A (ja) * | 1996-11-06 | 1998-05-29 | Toshiba Corp | 発振回路 |
| JPH1195859A (ja) * | 1997-09-24 | 1999-04-09 | Mitsubishi Electric Corp | 集積回路内蔵発振回路 |
| US6157265A (en) * | 1998-10-30 | 2000-12-05 | Fairchild Semiconductor Corporation | Programmable multi-scheme clocking circuit |
| JP2001344039A (ja) * | 2000-03-31 | 2001-12-14 | Seiko Epson Corp | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
| CA2308820A1 (en) * | 2000-05-15 | 2001-11-15 | The Governors Of The University Of Alberta | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
| US6614320B1 (en) * | 2000-10-26 | 2003-09-02 | Cypress Semiconductor Corporation | System and method of providing a programmable clock architecture for an advanced microcontroller |
| EP2363960B1 (en) * | 2010-03-01 | 2012-08-22 | Austriamicrosystems AG | Integrated circuit with internal RC-oscillator and method for calibrating an RC-oscillator |
| CN108345352B (zh) * | 2017-01-24 | 2024-03-05 | 精工爱普生株式会社 | 电路装置、振荡器件、物理量测定装置、电子设备以及移动体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0433116A (ja) * | 1990-05-29 | 1992-02-04 | Mitsubishi Electric Corp | マイクロコンピユータ |
| JPH06260836A (ja) * | 1993-03-05 | 1994-09-16 | Mitsubishi Electric Corp | 発振装置 |
| US5623234A (en) * | 1996-03-04 | 1997-04-22 | Motorola | Clock system |
-
1996
- 1996-05-17 JP JP8123404A patent/JPH09305252A/ja active Pending
- 1996-10-23 US US08/735,638 patent/US5754081A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048038A (ja) * | 2005-08-10 | 2007-02-22 | Nec Electronics Corp | クロック切り換え回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5754081A (en) | 1998-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0562705B2 (ja) | ||
| JPH09305252A (ja) | 半導体装置 | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| JP2776772B2 (ja) | 発振制御回路 | |
| JPH0816276A (ja) | マイクロコンピュータ | |
| JP2007036433A (ja) | 外部信号検出回路およびリアルタイムクロック | |
| JP2006120183A (ja) | 半導体装置 | |
| JPS6148726B2 (ja) | ||
| JP2669360B2 (ja) | クロック発生装置 | |
| JP3293260B2 (ja) | 発振能力制御回路内臓半導体集積回路装置の外付部品の選定方法 | |
| JP3463666B2 (ja) | 半導体集積回路とその検査方法 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPS5943766B2 (ja) | 半導体集積回路 | |
| JP2686024B2 (ja) | クロック制御方式 | |
| JP2004070722A (ja) | マイクロコンピュータ | |
| JP2544224Y2 (ja) | マイクロコンピュータの時定数設定回路 | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPH01194014A (ja) | クロック切換装置 | |
| JPH11161364A (ja) | 半導体回路装置 | |
| JPH08161084A (ja) | パワーオンリセット回路 | |
| JPH11186849A (ja) | 発振回路 | |
| JPH0764668A (ja) | クロックジェネレータ | |
| JPH06162223A (ja) | シングルチップ・マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |