JPH09326551A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH09326551A JPH09326551A JP8141669A JP14166996A JPH09326551A JP H09326551 A JPH09326551 A JP H09326551A JP 8141669 A JP8141669 A JP 8141669A JP 14166996 A JP14166996 A JP 14166996A JP H09326551 A JPH09326551 A JP H09326551A
- Authority
- JP
- Japan
- Prior art keywords
- solder paste
- semiconductor device
- circuit board
- semiconductor element
- gel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路基板に外部端子を接続する際に、シリコ
ンゲルとフラックスとが化学反応して外部端子の接続不
良が生ずることを防止できる半導体装置の製造方法を得
る。 【解決手段】 回路基板１１に半導体素子１４を接続す
るソルダーペースト１２と外部端子１５を接続するソル
ダーペースト１３を供給し、ソルダーペースト１２によ
り半導体素子１４を回路基板１１に接続した後に、各ソ
ルダーペースト１２、１３の表面に現れるフラックスを
洗浄により除去し、この後微量のソルダーペースト１７
をソルダーペースト１３上に追加して外部端子１５を接
続するようにし、半導体装置全体としてフラックスの量
を減少させ、シリコンゲルとの化学反応を減少させる。
ンゲルとフラックスとが化学反応して外部端子の接続不
良が生ずることを防止できる半導体装置の製造方法を得
る。 【解決手段】 回路基板１１に半導体素子１４を接続す
るソルダーペースト１２と外部端子１５を接続するソル
ダーペースト１３を供給し、ソルダーペースト１２によ
り半導体素子１４を回路基板１１に接続した後に、各ソ
ルダーペースト１２、１３の表面に現れるフラックスを
洗浄により除去し、この後微量のソルダーペースト１７
をソルダーペースト１３上に追加して外部端子１５を接
続するようにし、半導体装置全体としてフラックスの量
を減少させ、シリコンゲルとの化学反応を減少させる。
Description
【０００１】
【発明の属する技術分野】この発明は、電力用パワーモ
ジュールやハイブリッドＩＣなどの電子・電力モジュー
ル等の半導体装置の製造方法及び半導体装置に関するも
のである。
ジュールやハイブリッドＩＣなどの電子・電力モジュー
ル等の半導体装置の製造方法及び半導体装置に関するも
のである。
【０００２】
【従来の技術】図１２は例えば特開平６−２６４８５８
号公報に示された従来の内燃機関点火用パワーモジュー
ルを示し、本体ケース１には半導体チップ２を備えた基
板３、入出力用の外部端子４が設けられており、基板３
にはワイヤボンディングにより張られたワイヤ５が接続
されている。本体ケース１内は図示しないシリコンゲル
で封止され、さらにエポキシ樹脂によりモールドカバー
されている。
号公報に示された従来の内燃機関点火用パワーモジュー
ルを示し、本体ケース１には半導体チップ２を備えた基
板３、入出力用の外部端子４が設けられており、基板３
にはワイヤボンディングにより張られたワイヤ５が接続
されている。本体ケース１内は図示しないシリコンゲル
で封止され、さらにエポキシ樹脂によりモールドカバー
されている。
【０００３】
【発明が解決しようとする課題】以上のようなパワーモ
ジュールやハイブリッドＩＣなどの電子・電力モジュー
ルでは扱う電流が大きくなると、小電流を扱う場合に比
較して使用するワイヤ５の径が増加し、また、ワイヤ５
の本数も増加し、工作性が低下する。そのため導体金属
で形成した端子を半田付けすることが試みられていた
が、該半田付けによるとフラックスが大量に基板３の表
面に残留することになり、該フラックスとシリコンゲル
等の封止材料とが化学反応して品質不良を起こす問題が
あった。
ジュールやハイブリッドＩＣなどの電子・電力モジュー
ルでは扱う電流が大きくなると、小電流を扱う場合に比
較して使用するワイヤ５の径が増加し、また、ワイヤ５
の本数も増加し、工作性が低下する。そのため導体金属
で形成した端子を半田付けすることが試みられていた
が、該半田付けによるとフラックスが大量に基板３の表
面に残留することになり、該フラックスとシリコンゲル
等の封止材料とが化学反応して品質不良を起こす問題が
あった。
【０００４】この発明は上述の問題点に鑑みなされたも
ので、扱う電流容量が大きい場合であっても、品質低下
を防止しつつ半田付け作業工程を行うことができる半導
体装置の製造方法及び半導体装置を提供することを目的
とする。また、この製造方法を自動工程により実現し易
い製造方法を提供することを目的とする。
ので、扱う電流容量が大きい場合であっても、品質低下
を防止しつつ半田付け作業工程を行うことができる半導
体装置の製造方法及び半導体装置を提供することを目的
とする。また、この製造方法を自動工程により実現し易
い製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】このために請求項１に係
る発明では、本体ケース内の回路基板に半導体素子と外
部端子をソルダーペーストにより接続し、その後ゲル状
充填材を上記本体ケース内に充填する半導体装置の製造
方法において、上記回路基板に上記ソルダーペーストに
より上記半導体素子が接続され且つ外部端子を接続する
ための上記ソルダーペーストが供給された後に、上記ソ
ルダーペーストから発生するフラックスを洗浄により除
去し、その後上記ソルダーペースト上により微量のソル
ダーペーストまたはフラックスを追加して上記外部端子
を接続することを特徴とする。
る発明では、本体ケース内の回路基板に半導体素子と外
部端子をソルダーペーストにより接続し、その後ゲル状
充填材を上記本体ケース内に充填する半導体装置の製造
方法において、上記回路基板に上記ソルダーペーストに
より上記半導体素子が接続され且つ外部端子を接続する
ための上記ソルダーペーストが供給された後に、上記ソ
ルダーペーストから発生するフラックスを洗浄により除
去し、その後上記ソルダーペースト上により微量のソル
ダーペーストまたはフラックスを追加して上記外部端子
を接続することを特徴とする。
【０００６】請求項２に係る発明では、半導体素子と外
部端子とを隔てる隔壁を設け、上記半導体素子を保護す
るゲル状充填材と端子を保護するゲル状充填材とを異な
らせそれぞれ充填したことを特徴とする。
部端子とを隔てる隔壁を設け、上記半導体素子を保護す
るゲル状充填材と端子を保護するゲル状充填材とを異な
らせそれぞれ充填したことを特徴とする。
【０００７】請求項３に係る発明では、外部端子は本体
ケースに固定された状態でソルダーペーストにより回路
基板に接続されることを特徴とする。
ケースに固定された状態でソルダーペーストにより回路
基板に接続されることを特徴とする。
【０００８】請求項４に係る発明では、本体ケース内
に、半導体素子と外部端子をそれぞれソルダーペースト
によりその表面に接続した回路基板を有する半導体装置
において、上記半導体素子と上記外部端子とを隔てる隔
壁を上記回路基板上に設け、上記半導体素子を保護する
ゲル状充填材と端子を保護するゲル状充填材とを異なら
せそれぞれ充填したことを特徴とする。
に、半導体素子と外部端子をそれぞれソルダーペースト
によりその表面に接続した回路基板を有する半導体装置
において、上記半導体素子と上記外部端子とを隔てる隔
壁を上記回路基板上に設け、上記半導体素子を保護する
ゲル状充填材と端子を保護するゲル状充填材とを異なら
せそれぞれ充填したことを特徴とする。
【０００９】
【発明の実施の形態】以下図面を参照して各実施の形態
を説明するが、同一の符号をもって示される構成は同一
または相当する構成を表すものである。 実施の形態１ 図１乃至図８は本例に係る半導体装置の製造工程を表す
断面図である。図において１１は回路基板であり、板厚
約２ｍｍのアルミ板の表面を絶縁処理した後に導体回路
を形成してある。また回路基板１１の表面には、メタル
マスク（厚さ１５０μｍ）とスキージによりソルダーペ
ースト１２、１３が所定箇所（半導体素子１４や外部端
子を接続すべき箇所）に印刷供給される（図１）。ソル
ダーペースト１２は半導体素子１４を回路基板１１に接
続し、ソルダーペースト１３は外部端子１５を回路基板
１１に接続する。なお、ソルダーペーストには例えば日
本ゲンマ社製のクリームはんだ（６３ＧＬ−１１０ＧＫ
−Ｌ）を利用できる。
を説明するが、同一の符号をもって示される構成は同一
または相当する構成を表すものである。 実施の形態１ 図１乃至図８は本例に係る半導体装置の製造工程を表す
断面図である。図において１１は回路基板であり、板厚
約２ｍｍのアルミ板の表面を絶縁処理した後に導体回路
を形成してある。また回路基板１１の表面には、メタル
マスク（厚さ１５０μｍ）とスキージによりソルダーペ
ースト１２、１３が所定箇所（半導体素子１４や外部端
子を接続すべき箇所）に印刷供給される（図１）。ソル
ダーペースト１２は半導体素子１４を回路基板１１に接
続し、ソルダーペースト１３は外部端子１５を回路基板
１１に接続する。なお、ソルダーペーストには例えば日
本ゲンマ社製のクリームはんだ（６３ＧＬ−１１０ＧＫ
−Ｌ）を利用できる。
【００１０】半導体素子１４の回路基板１１への接続
は、半導体素子１４を回路基板１１上の所定箇所に載置
し、例えばリフロー炉を用いて加熱し、ソルダーペース
ト１２が溶融凝固することにより行われる。図２はリフ
ロー炉により半導体素子１４を回路基板１１に接続させ
た状態を示している。この状態では、外部端子１５を回
路基板１１に接続するためのソルダーペースト１３が予
備的に回路基板１１上に第１次供給されることとなる。
この図２の状態においてはソルダーペースト１２、１３
表面にはソルダーペースト１２、１３に含まれるフラッ
クスが現れているため、本例では、図２の状態で回路基
板１４ごと洗浄液（例えばイソピロプルアルコール等）
に浸し、超音波等の手段を用いてソルダーペースト１
２、１３表面のフラックスを洗い落とす洗浄工程を行
う。この洗浄工程の後に必要回路をワイヤボンディング
のワイヤ１６により接続する。なお、ワイヤ１６は図に
おいては接続部分について省略してある。
は、半導体素子１４を回路基板１１上の所定箇所に載置
し、例えばリフロー炉を用いて加熱し、ソルダーペース
ト１２が溶融凝固することにより行われる。図２はリフ
ロー炉により半導体素子１４を回路基板１１に接続させ
た状態を示している。この状態では、外部端子１５を回
路基板１１に接続するためのソルダーペースト１３が予
備的に回路基板１１上に第１次供給されることとなる。
この図２の状態においてはソルダーペースト１２、１３
表面にはソルダーペースト１２、１３に含まれるフラッ
クスが現れているため、本例では、図２の状態で回路基
板１４ごと洗浄液（例えばイソピロプルアルコール等）
に浸し、超音波等の手段を用いてソルダーペースト１
２、１３表面のフラックスを洗い落とす洗浄工程を行
う。この洗浄工程の後に必要回路をワイヤボンディング
のワイヤ１６により接続する。なお、ワイヤ１６は図に
おいては接続部分について省略してある。
【００１１】この後、ソルダーペースト１３上には、ソ
ルダーペースト１７をより微量（例えば５ｍｇ程度）だ
け追加することによりソルダーペースト１７の第２次供
給がディスペンサ１８により行われる（図３）。この場
合ソルダーペースト１７は、第１次供給されたソルダー
ペースト１３の量に比較して１０％以下でよく、要する
にフラックス不足により外部端子１５の接続不良が発生
しない程度の量とすればよく、本例ではこれをより微量
であるという。但しソルダーペースト１７の量が少なす
ぎると外部端子１５の接続が充分でなくなり、外部端子
１５の接続不良が発生し易いため、ソルダーペースト１
７の適量はソルダーペースト１３の量を勘案して適宜設
定することが望ましい。また、ソルダーペースト１７の
量が多くなるとシリコンゲルと化学反応して品質不良を
起こし易くなるため、より少ない量であることがよい。
そして、半田ごて１９により第２次供給したソルダーペ
ースト１７と第１次供給したソルダーペースト１３の両
者を同時に溶融させ、外部端子１５を回路基板１１に接
続する（図４）。この場合、ホットプレート等の加熱手
段を用いて外部端子１５の接続を行えば半導体装置の自
動製造化が容易となる。
ルダーペースト１７をより微量（例えば５ｍｇ程度）だ
け追加することによりソルダーペースト１７の第２次供
給がディスペンサ１８により行われる（図３）。この場
合ソルダーペースト１７は、第１次供給されたソルダー
ペースト１３の量に比較して１０％以下でよく、要する
にフラックス不足により外部端子１５の接続不良が発生
しない程度の量とすればよく、本例ではこれをより微量
であるという。但しソルダーペースト１７の量が少なす
ぎると外部端子１５の接続が充分でなくなり、外部端子
１５の接続不良が発生し易いため、ソルダーペースト１
７の適量はソルダーペースト１３の量を勘案して適宜設
定することが望ましい。また、ソルダーペースト１７の
量が多くなるとシリコンゲルと化学反応して品質不良を
起こし易くなるため、より少ない量であることがよい。
そして、半田ごて１９により第２次供給したソルダーペ
ースト１７と第１次供給したソルダーペースト１３の両
者を同時に溶融させ、外部端子１５を回路基板１１に接
続する（図４）。この場合、ホットプレート等の加熱手
段を用いて外部端子１５の接続を行えば半導体装置の自
動製造化が容易となる。
【００１２】図５は回路基板１１に半導体素子１４、外
部端子１５、ワイヤ１６を接続した状態を示す断面図で
あるが、ソルダーペースト１３、１７は一体に溶融凝固
した状態を示している。図６は図５の半導体装置に本体
ケース２０を取付けた状態を示し、回路基板１１は本体
ケース２０に例えばシリコン系の接着剤により接続され
ている。そして図７に示すように、本体ケース２０内の
ワイヤ１６、回路基板１１、外部端子１６等をゴミ、水
分、外力から保護するため、本体ケース２０内をゲル状
充填材例えばシリコンゲル２１を充填器２２により充填
する。この場合シリコンゲル２１はワイヤ１６が全て隠
れる程度の量を充填することとなる。さらにシリコンゲ
ル２１の上面にゲル状充填材例えばエポキシ樹脂２３を
充填器２４により本体ケース２０内に充填する（図
８）。
部端子１５、ワイヤ１６を接続した状態を示す断面図で
あるが、ソルダーペースト１３、１７は一体に溶融凝固
した状態を示している。図６は図５の半導体装置に本体
ケース２０を取付けた状態を示し、回路基板１１は本体
ケース２０に例えばシリコン系の接着剤により接続され
ている。そして図７に示すように、本体ケース２０内の
ワイヤ１６、回路基板１１、外部端子１６等をゴミ、水
分、外力から保護するため、本体ケース２０内をゲル状
充填材例えばシリコンゲル２１を充填器２２により充填
する。この場合シリコンゲル２１はワイヤ１６が全て隠
れる程度の量を充填することとなる。さらにシリコンゲ
ル２１の上面にゲル状充填材例えばエポキシ樹脂２３を
充填器２４により本体ケース２０内に充填する（図
８）。
【００１３】以上のような製造工程により製造された半
導体装置では、回路基板１１にソルダーペースト１２、
１３が供給されソルダーペースト１２により半導体素子
１４が回路基板１１に接続された後にこの状態でソルダ
ーペースト１２、１３から発生するフラックスを洗浄に
より除去し、その後ソルダーペースト１３上により微量
のソルダーペースト１７またはフラックスを追加して外
部端子１５を接続するため、半導体装置全体では追加さ
れる微量のソルダーペースト１７に含まれるフラックス
または追加されたフラックスのみが残留し、それ以外は
洗浄により除去されており、ゲル状充填材（例えばシリ
コンゲル２１）と化学反応する量が従来のものよりも大
幅に減少し、その分、品質不良の発生も大幅に減少させ
ることができる。なお、ソルダーペースト１７の代替と
して微量のフラックスを用いても同様の効果が得られる
ことが実験により確認できた。
導体装置では、回路基板１１にソルダーペースト１２、
１３が供給されソルダーペースト１２により半導体素子
１４が回路基板１１に接続された後にこの状態でソルダ
ーペースト１２、１３から発生するフラックスを洗浄に
より除去し、その後ソルダーペースト１３上により微量
のソルダーペースト１７またはフラックスを追加して外
部端子１５を接続するため、半導体装置全体では追加さ
れる微量のソルダーペースト１７に含まれるフラックス
または追加されたフラックスのみが残留し、それ以外は
洗浄により除去されており、ゲル状充填材（例えばシリ
コンゲル２１）と化学反応する量が従来のものよりも大
幅に減少し、その分、品質不良の発生も大幅に減少させ
ることができる。なお、ソルダーペースト１７の代替と
して微量のフラックスを用いても同様の効果が得られる
ことが実験により確認できた。
【００１４】よって本例の半導体装置の製造方法及び半
導体装置によれば、扱う電流容量が大きい場合であって
も、品質低下を防止しつつ半田付け作業工程を行うこと
ができるものである。
導体装置によれば、扱う電流容量が大きい場合であって
も、品質低下を防止しつつ半田付け作業工程を行うこと
ができるものである。
【００１５】実施の形態２ 図９、図１０は本例の製造方法を示す半導体装置の断面
図であり、本例では、ゲル状充填材の充填態様を異なら
せた製造方法を説明する。なお実施の形態１のものと同
一の符号で示される構成については同一であるため説明
は省略する。図９は図６の半導体装置に隔壁３０を設け
たものであり、その他の構成は図６のものと同一であ
る。よってソルダーペースト１２、１３は洗浄工程によ
りフラックスを除去され、ソルダーペースト１３には追
加のソルダーペースト１７が溶解している。
図であり、本例では、ゲル状充填材の充填態様を異なら
せた製造方法を説明する。なお実施の形態１のものと同
一の符号で示される構成については同一であるため説明
は省略する。図９は図６の半導体装置に隔壁３０を設け
たものであり、その他の構成は図６のものと同一であ
る。よってソルダーペースト１２、１３は洗浄工程によ
りフラックスを除去され、ソルダーペースト１３には追
加のソルダーペースト１７が溶解している。
【００１６】隔壁３０の材質は本体ケース２０と同様に
絶縁性のある樹脂等により構成され、半導体素子１４と
外部端子１５とを隔てるように構成し、回路基板１４に
例えばシリコン系の接着剤等により形成されるが、本体
ケース２０と一体的な構成としてもよい。また、隔壁３
０は本例では特に半導体素子１４を囲い、内部空間３１
と外部空間３２を構成するようにしてあるが、各空間に
充填されるゲル状充填材の充填時の粘性が低い場合に半
導体素子１４を囲うことが好ましく、粘性が高い場合に
は必ずしも半導体素子１４を完全に囲う必要はない。ま
た、隔壁３０を回路基板１１に設ける時機は洗浄工程の
前でも後でもよいが、洗浄後である方が望ましい。
絶縁性のある樹脂等により構成され、半導体素子１４と
外部端子１５とを隔てるように構成し、回路基板１４に
例えばシリコン系の接着剤等により形成されるが、本体
ケース２０と一体的な構成としてもよい。また、隔壁３
０は本例では特に半導体素子１４を囲い、内部空間３１
と外部空間３２を構成するようにしてあるが、各空間に
充填されるゲル状充填材の充填時の粘性が低い場合に半
導体素子１４を囲うことが好ましく、粘性が高い場合に
は必ずしも半導体素子１４を完全に囲う必要はない。ま
た、隔壁３０を回路基板１１に設ける時機は洗浄工程の
前でも後でもよいが、洗浄後である方が望ましい。
【００１７】図１０は内部空間３１と外部空間３２にそ
れぞれゲル状充填材であるシリコンゲル２１とエポキシ
樹脂２３を充填した状態を示している。内部空間３１に
シリコンゲル２１を充填し、外部空間３２にエポキシ樹
脂を充填するのは、シリコンゲル２１の方が硬度が低
く、ワイヤ１６の接続状態を保護するのに適しており、
また、エポキシ樹脂２３はシリコンゲル２１に比較して
硬度が高く、外部端子１５の接続状態を保護するのに適
しているためである。また、両ゲル状充填材の充填時機
は同時でも時間差を持って行ってもよい。
れぞれゲル状充填材であるシリコンゲル２１とエポキシ
樹脂２３を充填した状態を示している。内部空間３１に
シリコンゲル２１を充填し、外部空間３２にエポキシ樹
脂を充填するのは、シリコンゲル２１の方が硬度が低
く、ワイヤ１６の接続状態を保護するのに適しており、
また、エポキシ樹脂２３はシリコンゲル２１に比較して
硬度が高く、外部端子１５の接続状態を保護するのに適
しているためである。また、両ゲル状充填材の充填時機
は同時でも時間差を持って行ってもよい。
【００１８】本例によれば、シリコンゲル２１は内部空
間３１にのみ充填されるため、化学反応を生じる可能性
は内部空間３１においてのみであるが、ソルダーペース
ト１２、１３のフラックスは洗浄工程により一旦除去さ
れているため、内部空間３１内での化学反応による半導
体素子１４の接続不良は回避され、また追加されたソル
ダーペースト１７が存する外部空間３２内にはフラック
スと化学反応を生じないエポキシ樹脂２３が充填されて
いるため、外部端子１５の該化学反応による接続不良は
回避される。よって本例によれば、扱う電流容量が大き
い場合であっても、品質低下を防止しつつ半田付け作業
工程を行うことができる。また、本例による半導体装置
では、外部端子１５の保護するゲル状充填材と半導体素
子１４、ワイヤ１６を保護するゲル状充填材を異なら
せ、それぞれの被保護対象に適合した充填材を充填する
ものであるから、従来上下２層に構成していた充填材に
比較して、硬度の低い充填材の使用量を削減できる。
間３１にのみ充填されるため、化学反応を生じる可能性
は内部空間３１においてのみであるが、ソルダーペース
ト１２、１３のフラックスは洗浄工程により一旦除去さ
れているため、内部空間３１内での化学反応による半導
体素子１４の接続不良は回避され、また追加されたソル
ダーペースト１７が存する外部空間３２内にはフラック
スと化学反応を生じないエポキシ樹脂２３が充填されて
いるため、外部端子１５の該化学反応による接続不良は
回避される。よって本例によれば、扱う電流容量が大き
い場合であっても、品質低下を防止しつつ半田付け作業
工程を行うことができる。また、本例による半導体装置
では、外部端子１５の保護するゲル状充填材と半導体素
子１４、ワイヤ１６を保護するゲル状充填材を異なら
せ、それぞれの被保護対象に適合した充填材を充填する
ものであるから、従来上下２層に構成していた充填材に
比較して、硬度の低い充填材の使用量を削減できる。
【００１９】なお、エポキシ樹脂２３をシリコンゲル２
１の充填後に充填するようにすればエポキシ樹脂２３が
外部空間３２から隔壁３０を越えて内部空間３１にオー
バーフローする場合があっても、先に充填されたシリコ
ンゲル２１上を覆うに止まるため好ましい。また、隔壁
３０の高さを本体ケース２０よりも低くして後に充填さ
れるエポキシ樹脂２３が外部空間３２及び内部空間３１
の両方を覆うようにしてもよい。
１の充填後に充填するようにすればエポキシ樹脂２３が
外部空間３２から隔壁３０を越えて内部空間３１にオー
バーフローする場合があっても、先に充填されたシリコ
ンゲル２１上を覆うに止まるため好ましい。また、隔壁
３０の高さを本体ケース２０よりも低くして後に充填さ
れるエポキシ樹脂２３が外部空間３２及び内部空間３１
の両方を覆うようにしてもよい。
【００２０】実施の形態３ 図１１のものは本例に係る半導体装置を示す断面図であ
り、半導体装置を自動工程により製造する場合に適する
製造方法を説明するものである。図１１において図９の
ものと相違する点は外部端子１５ａが本体ケース２０ａ
に固定され、この固定のために外部端子１５ａがかぎ型
を呈する点である。よって図１１に示される半導体装置
は洗浄工程を経たものである。本体ケース２０ａは、外
部空間３２側に外部端子１５ａを保持する保持部（図示
せず）を備え、本体ケース２０ａと外部端子１５ａが互
いにずれないように両者は比較的強く固定されている。
り、半導体装置を自動工程により製造する場合に適する
製造方法を説明するものである。図１１において図９の
ものと相違する点は外部端子１５ａが本体ケース２０ａ
に固定され、この固定のために外部端子１５ａがかぎ型
を呈する点である。よって図１１に示される半導体装置
は洗浄工程を経たものである。本体ケース２０ａは、外
部空間３２側に外部端子１５ａを保持する保持部（図示
せず）を備え、本体ケース２０ａと外部端子１５ａが互
いにずれないように両者は比較的強く固定されている。
【００２１】本例の半導体装置を製造する場合には、実
施の形態１または２と同様に、回路基板１１にソルダー
ペースト１２、１３が施され半導体素子１４を接続した
後に洗浄工程を行い、この後外部端子１５ａを接続する
が、外部端子１５ａは回路基板１１に対して所定の位置
に接続されるように、本体ケース２０ａに位置決めされ
て固定されている。従って本体ケース２０ａと回路基板
１１とを接続することにより回路基板１１に対する外部
端子１５ａの位置が決定される。そして、回路基板１１
に対する外部端子１５ａの位置が決定された後に、ホッ
トプレート３３の加熱によりソルダーペースト１３及び
ソルダーペースト１７を溶解し、最終的な外部端子１５
ａの接続作業がなされる。
施の形態１または２と同様に、回路基板１１にソルダー
ペースト１２、１３が施され半導体素子１４を接続した
後に洗浄工程を行い、この後外部端子１５ａを接続する
が、外部端子１５ａは回路基板１１に対して所定の位置
に接続されるように、本体ケース２０ａに位置決めされ
て固定されている。従って本体ケース２０ａと回路基板
１１とを接続することにより回路基板１１に対する外部
端子１５ａの位置が決定される。そして、回路基板１１
に対する外部端子１５ａの位置が決定された後に、ホッ
トプレート３３の加熱によりソルダーペースト１３及び
ソルダーペースト１７を溶解し、最終的な外部端子１５
ａの接続作業がなされる。
【００２２】なお、本体ケース２０ａのうち、回路基板
１１との接触部分３４に熱軟化性の樹脂接着材が塗布さ
れておれば、外部端子１５ａの回路基板１１への接続
と、回路基板１１と本体ケース１５ａとの接続作業が１
回の加熱工程により完了させることが可能となり、製造
の自動化において有利である。
１１との接触部分３４に熱軟化性の樹脂接着材が塗布さ
れておれば、外部端子１５ａの回路基板１１への接続
と、回路基板１１と本体ケース１５ａとの接続作業が１
回の加熱工程により完了させることが可能となり、製造
の自動化において有利である。
【００２３】本例では、一旦凝固したソルダーペースト
１３を再度溶解した上で外部端子１５ａを接続するもの
であるため、一般に再度溶解するときに外部端子１５ａ
の接続を正確な高さに行うことは困難であるが、本例で
は本体ケース２０ａが外部端子１５ａを正確な高さに保
持するため、外部端子１５ａと本体ケース２０ａを回路
基板１１へ接続する作業が正確に自動化により実現でき
る。なお、外部端子１５ａと本体ケース２０ａを回路基
板１１へ接続した後に図１０と同様に内部空間３１にゲ
ル状充填材（シリコンゲル２１）を、外部区間３２に他
のゲル状充填材（エポキシ樹脂２３）を充填すればよ
い。
１３を再度溶解した上で外部端子１５ａを接続するもの
であるため、一般に再度溶解するときに外部端子１５ａ
の接続を正確な高さに行うことは困難であるが、本例で
は本体ケース２０ａが外部端子１５ａを正確な高さに保
持するため、外部端子１５ａと本体ケース２０ａを回路
基板１１へ接続する作業が正確に自動化により実現でき
る。なお、外部端子１５ａと本体ケース２０ａを回路基
板１１へ接続した後に図１０と同様に内部空間３１にゲ
ル状充填材（シリコンゲル２１）を、外部区間３２に他
のゲル状充填材（エポキシ樹脂２３）を充填すればよ
い。
【００２４】
【発明の効果】請求項１に係る発明では、回路基板にソ
ルダーペーストを供給した後にこれを洗浄してフラック
スを除去し、その後微量のソルダーペーストまたはフラ
ックスを追加して外部端子を接続するため、半導体装置
全体では追加される微量のソルダーペーストに含まれる
フラックスまたは追加される微量のフラックスのみが残
留し、それ以外は洗浄により除去されるため、ゲル状充
填材と化学反応する量が従来のものよりも大幅に減少
し、その分、品質不良の発生も大幅に減少させることが
でき、扱う電流容量が大きい場合であっても、品質低下
を防止しつつ半田付け作業工程を行うことができるもの
である。
ルダーペーストを供給した後にこれを洗浄してフラック
スを除去し、その後微量のソルダーペーストまたはフラ
ックスを追加して外部端子を接続するため、半導体装置
全体では追加される微量のソルダーペーストに含まれる
フラックスまたは追加される微量のフラックスのみが残
留し、それ以外は洗浄により除去されるため、ゲル状充
填材と化学反応する量が従来のものよりも大幅に減少
し、その分、品質不良の発生も大幅に減少させることが
でき、扱う電流容量が大きい場合であっても、品質低下
を防止しつつ半田付け作業工程を行うことができるもの
である。
【００２５】請求項２に係る発明では、半導体素子と外
部端子とを隔てる隔壁を設け、半導体素子を保護するゲ
ル状充填材と端子を保護するゲル状充填材とを異ならせ
それぞれ充填するため、半導体素子と外部端子のそれぞ
れの保護に適合した充填材を充填でき、外部端子を接続
するために追加のソルダーペーストまたはフラックスが
使用されても、フラックスと化学反応しないエポキシ樹
脂等のゲル状充填材を使用でき、品質低下を防止しつつ
半田付け作業工程を行うことができるものである。
部端子とを隔てる隔壁を設け、半導体素子を保護するゲ
ル状充填材と端子を保護するゲル状充填材とを異ならせ
それぞれ充填するため、半導体素子と外部端子のそれぞ
れの保護に適合した充填材を充填でき、外部端子を接続
するために追加のソルダーペーストまたはフラックスが
使用されても、フラックスと化学反応しないエポキシ樹
脂等のゲル状充填材を使用でき、品質低下を防止しつつ
半田付け作業工程を行うことができるものである。
【００２６】請求項３に係る発明では、外部端子は本体
ケースに固定された状態でソルダーペーストにより回路
基板に接続されるため、一旦凝固したソルダーペースト
を再度溶解した上で外部端子を接続する際に、外部端子
の接続を正確な高さを保持して行うことができ、半導体
装置の自動製造を行う場合に外部端子の接続が容易に行
える効果を有する。
ケースに固定された状態でソルダーペーストにより回路
基板に接続されるため、一旦凝固したソルダーペースト
を再度溶解した上で外部端子を接続する際に、外部端子
の接続を正確な高さを保持して行うことができ、半導体
装置の自動製造を行う場合に外部端子の接続が容易に行
える効果を有する。
【００２７】請求項４に係る発明では、半導体素子と外
部端子とを隔てる隔壁を設け、半導体素子を保護するゲ
ル状充填材と端子を保護するゲル状充填材とを異ならせ
それぞれ充填しているため、半導体素子と外部端子のそ
れぞれの保護に適合した充填材を充填でき、外部端子を
接続するために追加のソルダーペーストまたはフラック
スが使用されても、フラックスと化学反応しないエポキ
シ樹脂等のゲル状充填材を使用でき、品質低下の少ない
半導体装置を実現できる効果を有する。
部端子とを隔てる隔壁を設け、半導体素子を保護するゲ
ル状充填材と端子を保護するゲル状充填材とを異ならせ
それぞれ充填しているため、半導体素子と外部端子のそ
れぞれの保護に適合した充填材を充填でき、外部端子を
接続するために追加のソルダーペーストまたはフラック
スが使用されても、フラックスと化学反応しないエポキ
シ樹脂等のゲル状充填材を使用でき、品質低下の少ない
半導体装置を実現できる効果を有する。
【図１】 この発明の実施の形態１に係る断面図であ
る。
る。
【図２】 この発明の実施の形態１に係る断面図であ
る。
る。
【図３】 この発明の実施の形態１に係る断面図であ
る。
る。
【図４】 この発明の実施の形態１に係る断面図であ
る。
る。
【図５】 この発明の実施の形態１に係る断面図であ
る。
る。
【図６】 この発明の実施の形態１に係る断面図であ
る。
る。
【図７】 この発明の実施の形態１に係る断面図であ
る。
る。
【図８】 この発明の実施の形態１に係る断面図であ
る。
る。
【図９】 この発明の実施の形態２に係る断面図であ
る。
る。
【図１０】 この発明の実施の形態２に係る断面図であ
る。
る。
【図１１】 この発明の実施の形態３に係る断面図であ
る。
る。
【図１２】 従来の半導体装置を表す平面図である。
１１は回路基板、１２、１３、１７はソルダーペース
ト、１４は半導体素子、１５、１５ａは外部端子、２
０、２０ａは本体ケース、２１はシリコンゲル、２３は
エポキシ樹脂、３０は隔壁。
ト、１４は半導体素子、１５、１５ａは外部端子、２
０、２０ａは本体ケース、２１はシリコンゲル、２３は
エポキシ樹脂、３０は隔壁。
Claims (4)
- 【請求項１】 本体ケース内の回路基板に半導体素子と
外部端子をソルダーペーストにより接続し、その後ゲル
状充填材を上記本体ケース内に充填する半導体装置の製
造方法において、上記回路基板に上記ソルダーペースト
により上記半導体素子が接続され且つ外部端子を接続す
るための上記ソルダーペーストが供給された後に、上記
ソルダーペーストから発生するフラックスを洗浄により
除去し、その後上記ソルダーペースト上により微量のソ
ルダーペーストまたはフラックスを追加して上記外部端
子を接続することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体素子と外部端子とを隔てる隔壁を
設け、上記半導体素子を保護するゲル状充填材と端子を
保護するゲル状充填材とを異ならせそれぞれ充填したこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 外部端子は本体ケースに固定された状態
でソルダーペーストにより回路基板に接続されることを
特徴とする請求項１または２記載の半導体装置の製造方
法。 - 【請求項４】 本体ケース内に、半導体素子と外部端子
をそれぞれソルダーペーストによりその表面に接続した
回路基板を有する半導体装置において、上記半導体素子
と上記外部端子とを隔てる隔壁を上記回路基板上に設
け、上記半導体素子を保護するゲル状充填材と端子を保
護するゲル状充填材とを異ならせそれぞれ充填したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8141669A JPH09326551A (ja) | 1996-06-04 | 1996-06-04 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8141669A JPH09326551A (ja) | 1996-06-04 | 1996-06-04 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326551A true JPH09326551A (ja) | 1997-12-16 |
Family
ID=15297441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8141669A Pending JPH09326551A (ja) | 1996-06-04 | 1996-06-04 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004502539A (ja) * | 2000-07-11 | 2004-01-29 | マイデータ オートメーション アクチボラグ | 粘性媒体を基板に塗布する方法、装置および使用 |
| KR100842718B1 (ko) * | 2006-10-30 | 2008-07-01 | 한국단자공업 주식회사 | 단자 하우징 |
-
1996
- 1996-06-04 JP JP8141669A patent/JPH09326551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004502539A (ja) * | 2000-07-11 | 2004-01-29 | マイデータ オートメーション アクチボラグ | 粘性媒体を基板に塗布する方法、装置および使用 |
| KR100842718B1 (ko) * | 2006-10-30 | 2008-07-01 | 한국단자공업 주식회사 | 단자 하우징 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US5939779A (en) | Bottom lead semiconductor chip stack package | |
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| US5844305A (en) | Lead frame for semiconductor devices | |
| JPH10200038A (ja) | ボトムリード半導体パッケージ及びその製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| US5917246A (en) | Semiconductor package with pocket for sealing material | |
| JPH09326551A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11243172A (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JPH09181215A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JPH0992769A (ja) | 半導体装置 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6171652A (ja) | 半導体装置 | |
| JP2000188298A (ja) | 電子部品の封止方法 | |
| JPH085550Y2 (ja) | 半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPH1084177A (ja) | 回路基板およびその製造方法 | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH04154133A (ja) | ボンディングワイヤの短絡防止方法 |