JPH0944459A - ネットワーク装置 - Google Patents
ネットワーク装置Info
- Publication number
- JPH0944459A JPH0944459A JP19223395A JP19223395A JPH0944459A JP H0944459 A JPH0944459 A JP H0944459A JP 19223395 A JP19223395 A JP 19223395A JP 19223395 A JP19223395 A JP 19223395A JP H0944459 A JPH0944459 A JP H0944459A
- Authority
- JP
- Japan
- Prior art keywords
- request
- main memory
- requests
- network device
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 24
- 230000006835 compression Effects 0.000 abstract description 19
- 238000007906 compression Methods 0.000 abstract description 19
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 主記憶装置へのアクセス回数をネットワーク
装置において削減する。 【解決手段】 各演算装置１〜４からのリクエストを受
け付けると、アドレス一致検出回路１０〜１５は各演算
装置からのリクエストが主記憶装置６〜９の同一アドレ
スに対するリクエストであるかを判別する。同一主記憶
アドレスへのリクエストが複数存在するならば、リクエ
スト制御部１６は該リクエストを１つのリクエストに圧
縮してリクエスト圧縮バッファ１８に登録する。主記憶
アクセス後、主記憶装置からのリクエストリプライ情報
によってリクエスト圧縮バッファ１８を読み出し、圧縮
リクエスト展開制御部２２は読み出されたリクエスト圧
縮情報を展開して各演算装置に対してリプライデータを
送出する。
装置において削減する。 【解決手段】 各演算装置１〜４からのリクエストを受
け付けると、アドレス一致検出回路１０〜１５は各演算
装置からのリクエストが主記憶装置６〜９の同一アドレ
スに対するリクエストであるかを判別する。同一主記憶
アドレスへのリクエストが複数存在するならば、リクエ
スト制御部１６は該リクエストを１つのリクエストに圧
縮してリクエスト圧縮バッファ１８に登録する。主記憶
アクセス後、主記憶装置からのリクエストリプライ情報
によってリクエスト圧縮バッファ１８を読み出し、圧縮
リクエスト展開制御部２２は読み出されたリクエスト圧
縮情報を展開して各演算装置に対してリプライデータを
送出する。
Description
【０００１】
【発明の属する技術分野】本発明は複数の演算装置と複
数の主記憶装置を結合して並列処理を可能化するネット
ワーク装置に関する。
数の主記憶装置を結合して並列処理を可能化するネット
ワーク装置に関する。
【０００２】
【従来の技術】従来のこの種のネットワーク装置は、演
算装置から主記憶装置への読み出し命令を受け付ける
と、それが同一の主記憶アドレスに対するものであって
も一命令ごとに主記憶装置の読み出しを行っている。
算装置から主記憶装置への読み出し命令を受け付ける
と、それが同一の主記憶アドレスに対するものであって
も一命令ごとに主記憶装置の読み出しを行っている。
【０００３】例えば図２に示す従来の一構成例について
説明すると、４つの演算装置１〜４からネットワーク装
置５０が４つの主記憶装置６〜９へのアクセス命令を受
け付けると、アクセス先の主記憶装置のポート対応に存
在する競合調停回路によって同一主記憶装置へアクセス
する命令の優先付けが行なわれ、優先順位の高い命令か
ら１命令づつ主記憶装置へのアクセスが行なわれる。
説明すると、４つの演算装置１〜４からネットワーク装
置５０が４つの主記憶装置６〜９へのアクセス命令を受
け付けると、アクセス先の主記憶装置のポート対応に存
在する競合調停回路によって同一主記憶装置へアクセス
する命令の優先付けが行なわれ、優先順位の高い命令か
ら１命令づつ主記憶装置へのアクセスが行なわれる。
【０００４】主記憶置装置へのアクセス後、ネットワー
ク装置に戻された命令は戻り先の演算装置のポート対応
の競合調停回路によって優先付けが行なわれ、優先順位
の高い命令から１命令づつ演算装置に出力される。
ク装置に戻された命令は戻り先の演算装置のポート対応
の競合調停回路によって優先付けが行なわれ、優先順位
の高い命令から１命令づつ演算装置に出力される。
【０００５】この時、同一主記憶アドレスに対するロー
ドリクエストが複数存在した場合であっても１命令ごと
に主記憶にアクセスすることになる。図２では、主記憶
装置７へのアクセスの調停と、演算装置３への戻り調停
の様子が示されている。
ドリクエストが複数存在した場合であっても１命令ごと
に主記憶にアクセスすることになる。図２では、主記憶
装置７へのアクセスの調停と、演算装置３への戻り調停
の様子が示されている。
【０００６】
【発明が解決しようとする課題】この従来のネットワー
ク装置では、競合調停回路に各演算装置からの主記憶ア
クセス命令が登録されるまでのタイミングに同一主記憶
アドレスにアクセスする読み出し命令が存在するかどう
かをチェックする手段を有していないため、ネットワー
ク装置で受け付けた全ての主記憶読み出し命令の処理を
行なっているので、主記憶装置の同一アドレスへの読み
出し命令が存在する場合には、冗長な処理を行なうこと
になるという問題点がある。
ク装置では、競合調停回路に各演算装置からの主記憶ア
クセス命令が登録されるまでのタイミングに同一主記憶
アドレスにアクセスする読み出し命令が存在するかどう
かをチェックする手段を有していないため、ネットワー
ク装置で受け付けた全ての主記憶読み出し命令の処理を
行なっているので、主記憶装置の同一アドレスへの読み
出し命令が存在する場合には、冗長な処理を行なうこと
になるという問題点がある。
【０００７】
【課題を解決するための手段】本発明の装置は、複数の
演算装置と複数の主記憶装置を接続するネットワーク装
置において、複数の演算装置から同一主記憶アドレスへ
のリクエストが競合したならば該リクエストを１つのリ
クエストに圧縮する機能と、該リクエストに対する主記
憶装置からのリプライリクエストを前記圧縮対象の複数
演算装置に向けて展開して送出する機能とを有すること
を特徴とする。
演算装置と複数の主記憶装置を接続するネットワーク装
置において、複数の演算装置から同一主記憶アドレスへ
のリクエストが競合したならば該リクエストを１つのリ
クエストに圧縮する機能と、該リクエストに対する主記
憶装置からのリプライリクエストを前記圧縮対象の複数
演算装置に向けて展開して送出する機能とを有すること
を特徴とする。
【０００８】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例のネットワーク装
置５の構成を４つの演算装置１〜４及び主記憶装置６〜
９とともに示している。
置５の構成を４つの演算装置１〜４及び主記憶装置６〜
９とともに示している。
【００１０】演算装置１〜４からネットワーク装置５に
送出されたリクエストは、ネットワーク装置５に受け付
けられた後、複数に分割された主記憶ポート単位のどの
ポートに対して出力するリクエストであるかがリクエス
トに付随する主記憶アドレス情報から定まる。この場
合、任意の分割された主記憶のポートに対して複数の演
算装置からのリクエストが同時に存在すると、競合調停
回路１９によって最も優先順の高いリクエストが選択さ
れて主記憶装置に出力される。
送出されたリクエストは、ネットワーク装置５に受け付
けられた後、複数に分割された主記憶ポート単位のどの
ポートに対して出力するリクエストであるかがリクエス
トに付随する主記憶アドレス情報から定まる。この場
合、任意の分割された主記憶のポートに対して複数の演
算装置からのリクエストが同時に存在すると、競合調停
回路１９によって最も優先順の高いリクエストが選択さ
れて主記憶装置に出力される。
【００１１】リクエストが競合調停に参加するタイミン
グにおいて、複数の演算装置からのリクエストが主記憶
装置の同一アドレスに対するロードリクエストであるか
否か、また同一アドレスに対するリクエストがある場合
にはその数が６つのアドレス一致検出回路１０〜１５に
よって先ず判別される。主記憶装置の同一アドレスへの
ロードリクエストが存在したならば、リクエスト制御部
１６はリクエストの圧縮を行ない１命令として主記憶装
置にアクセスするように制御する。
グにおいて、複数の演算装置からのリクエストが主記憶
装置の同一アドレスに対するロードリクエストであるか
否か、また同一アドレスに対するリクエストがある場合
にはその数が６つのアドレス一致検出回路１０〜１５に
よって先ず判別される。主記憶装置の同一アドレスへの
ロードリクエストが存在したならば、リクエスト制御部
１６はリクエストの圧縮を行ない１命令として主記憶装
置にアクセスするように制御する。
【００１２】そのためには、アドレス一致検出回路１０
〜１５で検出したリクエスト圧縮情報をリクエスト圧縮
バッファ１８に登録し、また主記憶装置に対しては、リ
クエスト情報ＲＱとともにリクエスト圧縮バッファ１８
の登録アドレス情報ＷＡを圧縮リクエスト登録レジスタ
１７及び競合調停回路１９を介して出力する。なお、当
然ではあるが、アドレス一致検出回路１０〜１５の全て
で一致が検出されなかったときに競合調停回路１９は調
停を行い、またリクエスト制御部１６では圧縮が行なわ
れない。一方、アドレス一致検出回路１０〜１５のいず
れかで一致が検出されると競合調停回路１９は調停を行
なわず、リクエスト制御部６は圧縮を行なうことにな
る。
〜１５で検出したリクエスト圧縮情報をリクエスト圧縮
バッファ１８に登録し、また主記憶装置に対しては、リ
クエスト情報ＲＱとともにリクエスト圧縮バッファ１８
の登録アドレス情報ＷＡを圧縮リクエスト登録レジスタ
１７及び競合調停回路１９を介して出力する。なお、当
然ではあるが、アドレス一致検出回路１０〜１５の全て
で一致が検出されなかったときに競合調停回路１９は調
停を行い、またリクエスト制御部１６では圧縮が行なわ
れない。一方、アドレス一致検出回路１０〜１５のいず
れかで一致が検出されると競合調停回路１９は調停を行
なわず、リクエスト制御部６は圧縮を行なうことにな
る。
【００１３】圧縮されたリクエストは主記憶装置６〜９
をアクセスした後リプライデータとともにネットワーク
装置５のリクエスト圧縮レジスタ読出しレジスタ２０及
びリプライリクエストデータ保持レジスタ２１に戻され
る。ネットワーク装置５では、リプライリクエスト情報
に含まれるリクエスト圧縮バッファ１８への登録アドレ
ス情報（リクエスト圧縮レジスタ読出しレジスタ２０に
入力している）によってリクエスト圧縮バッファ１８の
読み出しを行なう。リクエスト圧縮バッファ１８には、
リプライ先の演算装置に対するリプライ有効情報（アド
レス一致検出回路１０〜１５の出力）が登録されている
ので、この情報を基にリプライリクエストのリプライ先
演算装置の展開処理を圧縮リクエスト展開処理部２２が
行なう。
をアクセスした後リプライデータとともにネットワーク
装置５のリクエスト圧縮レジスタ読出しレジスタ２０及
びリプライリクエストデータ保持レジスタ２１に戻され
る。ネットワーク装置５では、リプライリクエスト情報
に含まれるリクエスト圧縮バッファ１８への登録アドレ
ス情報（リクエスト圧縮レジスタ読出しレジスタ２０に
入力している）によってリクエスト圧縮バッファ１８の
読み出しを行なう。リクエスト圧縮バッファ１８には、
リプライ先の演算装置に対するリプライ有効情報（アド
レス一致検出回路１０〜１５の出力）が登録されている
ので、この情報を基にリプライリクエストのリプライ先
演算装置の展開処理を圧縮リクエスト展開処理部２２が
行なう。
【００１４】展開されたリクエストは、リプライ先演算
装置対応に存在するリプライ競合調停回路２３に入力さ
れ他の主記憶のポート部からのリプライリクエストとの
競合調停の後に、リプライデータクロスバー部２４を経
由して演算装置に出力される。展開されたリクエストが
全てネットワーク装置５から演算装置に出力されるま
で、リプライリクエストデータ保持レジスタ２１はホー
ルドされるように制御する。
装置対応に存在するリプライ競合調停回路２３に入力さ
れ他の主記憶のポート部からのリプライリクエストとの
競合調停の後に、リプライデータクロスバー部２４を経
由して演算装置に出力される。展開されたリクエストが
全てネットワーク装置５から演算装置に出力されるま
で、リプライリクエストデータ保持レジスタ２１はホー
ルドされるように制御する。
【００１５】なお、以上の説明は主記憶置装置からのデ
ータの読出し命令の場合について行なったが、主記憶装
置へのデータの書込みについても同様に考えることがで
きる。
ータの読出し命令の場合について行なったが、主記憶装
置へのデータの書込みについても同様に考えることがで
きる。
【００１６】
【発明の効果】以上説明したように、本発明は、演算装
置から受け付けた同一主記憶アドレスに対するリクエス
トを１つのリクエストに圧縮しておき、主記憶装置から
リプライリクエストを受けると圧縮リクエストを展開す
る手段を設けることにより、主記憶アクセス回数を削減
でき、又、ネットワーク装置から主記憶装置へアクセス
する命令数も圧縮することで削減されることから競合の
発生も削減するという効果も得られる。
置から受け付けた同一主記憶アドレスに対するリクエス
トを１つのリクエストに圧縮しておき、主記憶装置から
リプライリクエストを受けると圧縮リクエストを展開す
る手段を設けることにより、主記憶アクセス回数を削減
でき、又、ネットワーク装置から主記憶装置へアクセス
する命令数も圧縮することで削減されることから競合の
発生も削減するという効果も得られる。
【図１】本発明の一実施例の構成を示す図である。
【図２】従来例の構成を示す図である。
１〜４ 演算装置 ５ ネットワーク装置 ６〜９ 主記憶装置 １０〜１５ アドレス一致検出回路 １６ リクエスト制御部 １７ 圧縮リクエスト登録レジスタ １８ リクエスト圧縮バッファ １９ 競合調停回路 ２０ リクエスト圧縮レジスタ読出レジスタ ２１ リプライリクエストデータ保持レジスタ ２２ 圧縮リクエスト展開処理部 ２３ リプライ競合調停回路 ２４ リプライデータクロスバー部
Claims (2)
- 【請求項１】 複数の演算装置と複数の主記憶装置を接
続するネットワーク装置において、 複数の演算装置から同一主記憶アドレスへのリクエスト
が競合したならば該リクエストを１つのリクエストに圧
縮する機能と、該リクエストに対する主記憶装置からの
リプライリクエストを前記圧縮対象の複数演算装置に向
けて展開して送出する機能とを有することを特徴とする
ネットワーク装置。 - 【請求項２】 前記リクエストが主記憶装置からのデー
タ読出し命令または主記憶装置へのデータ書込み命令で
あることを特徴とする請求項１記載のネットワーク装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19223395A JPH0944459A (ja) | 1995-07-27 | 1995-07-27 | ネットワーク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19223395A JPH0944459A (ja) | 1995-07-27 | 1995-07-27 | ネットワーク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944459A true JPH0944459A (ja) | 1997-02-14 |
Family
ID=16287876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19223395A Pending JPH0944459A (ja) | 1995-07-27 | 1995-07-27 | ネットワーク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0944459A (ja) |
-
1995
- 1995-07-27 JP JP19223395A patent/JPH0944459A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412303A (en) | Array processor architecture | |
| US4365292A (en) | Array processor architecture connection network | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| JPH0944459A (ja) | ネットワーク装置 | |
| EP0700005B1 (en) | Vector data bypass mechanism for vector computer | |
| JP3005456B2 (ja) | ベクトル処理装置 | |
| US20040034748A1 (en) | Memory device containing arbiter performing arbitration for bus access right | |
| JP2587586B2 (ja) | データ転送方法 | |
| JP2534321B2 (ja) | デ―タ転送制御方法及び装置 | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JP2878160B2 (ja) | 競合調停装置 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JP2606824Y2 (ja) | マルチポートメモリ装置 | |
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JPS61177556A (ja) | メモリ切替回路 | |
| JPH03282948A (ja) | タグキャッシュ制御回路 | |
| JPS6074074A (ja) | 優先順位制御方式 | |
| JPH04281521A (ja) | 並列ソート装置 | |
| JPS59106024A (ja) | Ｄｍａ制御装置 | |
| JPH01189748A (ja) | 入出力制御処理装置 | |
| JPS6126104B2 (ja) | ||
| JPH1132043A (ja) | フレームリレー交換機の試験方式 | |
| JPH0247739A (ja) | 主記憶装置の制御方式 | |
| JPH10333981A (ja) | リードバッファドライトスルー方式のバスインタフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |