JPH0954766A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0954766A JPH0954766A JP7209515A JP20951595A JPH0954766A JP H0954766 A JPH0954766 A JP H0954766A JP 7209515 A JP7209515 A JP 7209515A JP 20951595 A JP20951595 A JP 20951595A JP H0954766 A JPH0954766 A JP H0954766A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- instruction code
- microcomputer
- output means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータテストモード及びＲＯ
Ｍテストモードを簡単に短時間で行うこと。 【解決手段】 動作テストモードにおいて、ＣＰＵの動
作の１サイクル内でプログラムカウンタのカウント値を
テスト装置に出力し、ＩＣテスタからＣＰＵに所定の命
令コードを入力し、ＣＰＵが入力された命令コードを実
行した結果の信号をＩＣテスタに出力し、プログラムカ
ウンタのカウント値に対応する、ＲＯＭに格納されてい
る命令コードをＩＣテスタに出力するように構成した動
作テストモードを有するマイクロコンピュータである。
Ｍテストモードを簡単に短時間で行うこと。 【解決手段】 動作テストモードにおいて、ＣＰＵの動
作の１サイクル内でプログラムカウンタのカウント値を
テスト装置に出力し、ＩＣテスタからＣＰＵに所定の命
令コードを入力し、ＣＰＵが入力された命令コードを実
行した結果の信号をＩＣテスタに出力し、プログラムカ
ウンタのカウント値に対応する、ＲＯＭに格納されてい
る命令コードをＩＣテスタに出力するように構成した動
作テストモードを有するマイクロコンピュータである。
Description
【０００１】
【発明の属する技術分野】この発明は外部からＩＣテス
タ等でマイクロコンピュータの動作をテストするための
動作テスト機能を有するマイクロコンピュータに関す
る。
タ等でマイクロコンピュータの動作をテストするための
動作テスト機能を有するマイクロコンピュータに関す
る。
【０００２】
【従来の技術】図４は従来のテスト機能付きのマイクロ
コンピュータの構成を示すブロック図である。１００は
従来のテスト機能付きマイクロコンピュータ、１０１は
命令コードに従って演算処理、データの入出力制御を行
うＣＰＵ、１０２はＣＰＵ１０１の命令コード等を格納
するＲＯＭ、１０３は０，１，２・・・とカウントし、
カウント結果をＲＯＭアドレスとしてＲＯＭ１０２に出
力するプログラムカウンタ、１０４はＣＰＵで行った演
算処理結果をマイクロコンピュータ１００の外部に出力
するとともにマイクロコンピュータ１００の内部に信号
を取り込むための入出力ポート、１０５はマイクロコン
ピュータ１００のクロックを発生するクロック発生回
路、１０６はマイクロコンピュータ１００のテスト時に
テスト用の制御信号を発生させるテスト制御信号発生回
路である。また、１１１、１１２、１１３、１１４、１
１５はＣＰＵ１０１、ＲＯＭ１０２、プログラムカウン
タ１０３、入出力ポート１０４との間のバスラインをオ
ン・オフするＮチャネルのトランジスタである。なお、
ＣＰＵ１０１、ＲＯＭ１０２、プログラムカウンタ１０
３、入出力ポート１０４間を結ぶバスラインは、１本の
線で代表させており、Ｎチャネルのトランジスタ１１
１、１１２、１１３、１１４、１１５のそれぞれのゲー
トには信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５が供給されて
いる。これらの信号が「Ｈ」になるとトランジスタがオ
ンしてバスラインの各々の信号線をオンし、これらの信
号が「Ｌ」になるとトランジスタはオフしてバスライン
の各々の信号線をオフする。
コンピュータの構成を示すブロック図である。１００は
従来のテスト機能付きマイクロコンピュータ、１０１は
命令コードに従って演算処理、データの入出力制御を行
うＣＰＵ、１０２はＣＰＵ１０１の命令コード等を格納
するＲＯＭ、１０３は０，１，２・・・とカウントし、
カウント結果をＲＯＭアドレスとしてＲＯＭ１０２に出
力するプログラムカウンタ、１０４はＣＰＵで行った演
算処理結果をマイクロコンピュータ１００の外部に出力
するとともにマイクロコンピュータ１００の内部に信号
を取り込むための入出力ポート、１０５はマイクロコン
ピュータ１００のクロックを発生するクロック発生回
路、１０６はマイクロコンピュータ１００のテスト時に
テスト用の制御信号を発生させるテスト制御信号発生回
路である。また、１１１、１１２、１１３、１１４、１
１５はＣＰＵ１０１、ＲＯＭ１０２、プログラムカウン
タ１０３、入出力ポート１０４との間のバスラインをオ
ン・オフするＮチャネルのトランジスタである。なお、
ＣＰＵ１０１、ＲＯＭ１０２、プログラムカウンタ１０
３、入出力ポート１０４間を結ぶバスラインは、１本の
線で代表させており、Ｎチャネルのトランジスタ１１
１、１１２、１１３、１１４、１１５のそれぞれのゲー
トには信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５が供給されて
いる。これらの信号が「Ｈ」になるとトランジスタがオ
ンしてバスラインの各々の信号線をオンし、これらの信
号が「Ｌ」になるとトランジスタはオフしてバスライン
の各々の信号線をオフする。
【０００３】さらに、端子Ｘinと端子Ｘout との間には
水晶振動子等が接続されるようになっている。また、図
中、Ｓa はＲＯＭアドレス、Ｓb は外部から送られてく
る命令コード、Ｓc はＣＰＵ１０１から出力されるデー
タ、Ｓd はＲＯＭ１０２から出力される命令コードを示
している。
水晶振動子等が接続されるようになっている。また、図
中、Ｓa はＲＯＭアドレス、Ｓb は外部から送られてく
る命令コード、Ｓc はＣＰＵ１０１から出力されるデー
タ、Ｓd はＲＯＭ１０２から出力される命令コードを示
している。
【０００４】次に動作について説明する。図４に示すマ
イクロコンピュータ１００は通常動作モード、マイクロ
コンピュータ動作テストモード、ＲＯＭテストモードの
３つのモードを有している。ＣＮＶＳＳ端子に「Ｌ」レ
ベル固定の信号、「Ｈ」レベル固定の信号、方形波のい
ずれかを入力することによって３つのモードのうち１つ
のモードを選択する。
イクロコンピュータ１００は通常動作モード、マイクロ
コンピュータ動作テストモード、ＲＯＭテストモードの
３つのモードを有している。ＣＮＶＳＳ端子に「Ｌ」レ
ベル固定の信号、「Ｈ」レベル固定の信号、方形波のい
ずれかを入力することによって３つのモードのうち１つ
のモードを選択する。
【０００５】まず、通常動作モードについて説明する。
マイクロコンピュータ１００を通常動作モードにする場
合には、ＣＮＶＳＳ端子に「Ｌ」レベル固定の信号を入
力する。このようにするとテスト制御信号発生回路１０
６は制御信号Ｓ１、Ｓ２、Ｓ５を「Ｌ」に固定し、制御
信号Ｓ３、Ｓ４を「Ｈ」に固定する。そして、マイクロ
コンピュータ１００は通常動作を実行する。
マイクロコンピュータ１００を通常動作モードにする場
合には、ＣＮＶＳＳ端子に「Ｌ」レベル固定の信号を入
力する。このようにするとテスト制御信号発生回路１０
６は制御信号Ｓ１、Ｓ２、Ｓ５を「Ｌ」に固定し、制御
信号Ｓ３、Ｓ４を「Ｈ」に固定する。そして、マイクロ
コンピュータ１００は通常動作を実行する。
【０００６】次に、マイクロコンピュータ動作テストモ
ードについて説明する。マイクロコンピュータ１００を
ＣＰＵ動作テストモードにするにはＣＮＶＳＳ端子に
「Ｈ」レベル固定の信号を入力する。図５はＣＮＶＳＳ
端子に「Ｈ」レベル固定の信号が入力された場合にテス
ト制御信号発生回路１０６が出力する制御信号を示すタ
イミングチャートである。
ードについて説明する。マイクロコンピュータ１００を
ＣＰＵ動作テストモードにするにはＣＮＶＳＳ端子に
「Ｈ」レベル固定の信号を入力する。図５はＣＮＶＳＳ
端子に「Ｈ」レベル固定の信号が入力された場合にテス
ト制御信号発生回路１０６が出力する制御信号を示すタ
イミングチャートである。
【０００７】さらに、マイクロコンピュータテストモー
ドではプログラムカウンタ動作テスト、ＣＰＵ動作テス
ト、入出力ポートテストを行っている。
ドではプログラムカウンタ動作テスト、ＣＰＵ動作テス
ト、入出力ポートテストを行っている。
【０００８】まず、プログラムカウンタ動作テストで
は、プログラムカウンタ１０３が出力したＲＯＭアドレ
スＳa は制御信号Ｓ１が「Ｈ」の期間に入出力ポート１
０４に転送される。そして外部からＩＣテスタ２００で
入出力ポート１０４からの出力を読み正誤のチェックが
行われる。
は、プログラムカウンタ１０３が出力したＲＯＭアドレ
スＳa は制御信号Ｓ１が「Ｈ」の期間に入出力ポート１
０４に転送される。そして外部からＩＣテスタ２００で
入出力ポート１０４からの出力を読み正誤のチェックが
行われる。
【０００９】次に、ＣＰＵ動作テスト及び入出力ポート
テストでは、制御信号Ｓ４は「Ｌ」となっておりトラン
ジスタ１１４はオフされているのでマイクロコンピュー
タ１００内部のＲＯＭ１０２はＣＰＵ１０１から遮断さ
れている。そして、外部のＩＣテスタ２００から入力さ
れる命令コードを制御信号Ｓ２が「Ｈ」の期間に入出力
ポート１０４からマイクロコンピュータ１００の内部に
入力し、マイクロコンピュータ１００のＣＰＵ１０１に
演算処理を行わせる。ＣＰＵ１０１が演算結果を出力す
ると入出力ポート１０４には制御信号Ｓ３が「Ｈ」の期
間、演算結果が出力される。その出力をＩＣテスタ２０
０が読み込み、正誤のチェックを行っている。
テストでは、制御信号Ｓ４は「Ｌ」となっておりトラン
ジスタ１１４はオフされているのでマイクロコンピュー
タ１００内部のＲＯＭ１０２はＣＰＵ１０１から遮断さ
れている。そして、外部のＩＣテスタ２００から入力さ
れる命令コードを制御信号Ｓ２が「Ｈ」の期間に入出力
ポート１０４からマイクロコンピュータ１００の内部に
入力し、マイクロコンピュータ１００のＣＰＵ１０１に
演算処理を行わせる。ＣＰＵ１０１が演算結果を出力す
ると入出力ポート１０４には制御信号Ｓ３が「Ｈ」の期
間、演算結果が出力される。その出力をＩＣテスタ２０
０が読み込み、正誤のチェックを行っている。
【００１０】次に、ＲＯＭテストモードについて説明す
る。マイクロコンピュータ１００をＣＰＵ動作テストモ
ードにするにはＣＮＶＳＳ端子に方形波の信号を入力す
る。図６はＣＮＶＳＳ端子に方形波が入力された場合に
テスト制御信号発生回路１０６が出力する制御信号を示
すタイミングチャートである。
る。マイクロコンピュータ１００をＣＰＵ動作テストモ
ードにするにはＣＮＶＳＳ端子に方形波の信号を入力す
る。図６はＣＮＶＳＳ端子に方形波が入力された場合に
テスト制御信号発生回路１０６が出力する制御信号を示
すタイミングチャートである。
【００１１】ＲＯＭテストモードでは、トランジスタ１
１４、１１５がオンしており、それ以外のトランジスタ
はすべてオフしている。プログラムカウンタ１０３がＲ
ＯＭアドレス０を出力すると０番地に格納されている命
令コードがＲＯＭ１０２から出力される。その際、トラ
ンジスタ１１４、１１５がオンしているので０番地に格
納されている命令コードは入出力ポート１０４に出力さ
れる。その出力をＩＣテスタ２００で読み込むことによ
ってＲＯＭ１０２の内容の正誤のチェックを行ってい
る。プログラムカウンタ１０３がＲＯＭアドレス１，
２，．．．ｎを出力する場合も同様にそれぞれのアドレ
スに格納されている命令コードがＲＯＭ１０２から出力
され、入出力ポート１０４に転送される。
１４、１１５がオンしており、それ以外のトランジスタ
はすべてオフしている。プログラムカウンタ１０３がＲ
ＯＭアドレス０を出力すると０番地に格納されている命
令コードがＲＯＭ１０２から出力される。その際、トラ
ンジスタ１１４、１１５がオンしているので０番地に格
納されている命令コードは入出力ポート１０４に出力さ
れる。その出力をＩＣテスタ２００で読み込むことによ
ってＲＯＭ１０２の内容の正誤のチェックを行ってい
る。プログラムカウンタ１０３がＲＯＭアドレス１，
２，．．．ｎを出力する場合も同様にそれぞれのアドレ
スに格納されている命令コードがＲＯＭ１０２から出力
され、入出力ポート１０４に転送される。
【００１２】
【発明が解決しようとする課題】従来の動作テスト機能
付のマイクロコンピュータは以上のように構成されてい
るのでマイクロコンピュータテストモードとＲＯＭテス
トモードとを別々に行う必要があり、煩雑で時間がかか
るという課題があった。
付のマイクロコンピュータは以上のように構成されてい
るのでマイクロコンピュータテストモードとＲＯＭテス
トモードとを別々に行う必要があり、煩雑で時間がかか
るという課題があった。
【００１３】この発明はこのような課題を解決するため
になされたもので、マイクロコンピュータテストモード
及びＲＯＭテストモードを簡単に短時間で行うことがで
きるマイクロコンピュータを提供することを目的とす
る。
になされたもので、マイクロコンピュータテストモード
及びＲＯＭテストモードを簡単に短時間で行うことがで
きるマイクロコンピュータを提供することを目的とす
る。
【００１４】
【課題を解決するための手段】請求項１記載の発明に係
るマイクロコンピュータは、動作テストモードにおいて
プログラムカウンタのカウント値をテスト装置に出力す
る第１の出力手段と、テスト装置から中央処理回路に所
定の命令コードを入力する入力手段と、動作テストモー
ドにおいて中央処理回路が入力された命令コードを実行
した結果の信号をテスト装置に出力する第２の出力手段
と、動作テストモードにおいてプログラムカウンタのカ
ウント値に対応するメモリに格納されている命令コード
をテスト装置に出力する第３の出力手段とを具備するも
のである。
るマイクロコンピュータは、動作テストモードにおいて
プログラムカウンタのカウント値をテスト装置に出力す
る第１の出力手段と、テスト装置から中央処理回路に所
定の命令コードを入力する入力手段と、動作テストモー
ドにおいて中央処理回路が入力された命令コードを実行
した結果の信号をテスト装置に出力する第２の出力手段
と、動作テストモードにおいてプログラムカウンタのカ
ウント値に対応するメモリに格納されている命令コード
をテスト装置に出力する第３の出力手段とを具備するも
のである。
【００１５】請求項２記載の発明に係るマイクロコンピ
ュータは、第１の出力手段によるカウント値の出力、入
力手段による所定の命令コードの入力、第２の出力手段
による結果の信号の出力、及び第３の出力手段による命
令コードの出力を、中央処理回路の動作の１サイクル毎
に行うように構成したものである。
ュータは、第１の出力手段によるカウント値の出力、入
力手段による所定の命令コードの入力、第２の出力手段
による結果の信号の出力、及び第３の出力手段による命
令コードの出力を、中央処理回路の動作の１サイクル毎
に行うように構成したものである。
【００１６】請求項３記載の発明に係るマイクロコンピ
ュータは、第１の出力手段、入力手段、及び第２の出力
手段は共通の入出力ポートを具備し、第３の出力手段は
出力ポートを具備するものである。
ュータは、第１の出力手段、入力手段、及び第２の出力
手段は共通の入出力ポートを具備し、第３の出力手段は
出力ポートを具備するものである。
【００１７】請求項４記載の発明に係るマイクロコンピ
ュータは、第１の出力手段、入力手段、第２の出力手
段、及び第３の出力手段は共通の入出力ポートを具備す
るものである。
ュータは、第１の出力手段、入力手段、第２の出力手
段、及び第３の出力手段は共通の入出力ポートを具備す
るものである。
【００１８】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるテ
スト機能付きのマイクロコンピュータの構成を示すブロ
ック図である。３００はテスト機能付きマイクロコンピ
ュータ、３０１は命令コードに従って演算処理、データ
の入出力制御を行うＣＰＵ（中央処理回路）、３０２は
ＣＰＵ３０１の命令コード等を格納するＲＯＭ（メモ
リ）、３０３は０，１，２・・・とカウントし、カウン
ト結果をＲＯＭアドレスとしてＲＯＭ３０２に出力する
プログラムカウンタ、３０４a はＣＰＵ３０１で行った
演算処理結果およびプログラムカウンタ値をマイクロコ
ンピュータ３００の外部に出力するとともにマイクロコ
ンピュータ３００の内部に外部から信号を取り込むため
の入出力ポート（第１の出力手段、入力手段、第２の出
力手段）、３０４b はＲＯＭ３０２の命令コードを出力
するための出力ポート（第３の出力手段）、３０５はマ
イクロコンピュータ１００のクロックを発生するクロッ
ク発生回路、３０６はマイクロコンピュータ１００のテ
スト時にテスト用制御信号を発生させるテスト制御信号
発生回路（第１の出力手段、入力手段、第２の出力手
段、第３の出力手段）である。また、３１１、３１２、
３１３、３１４、３１５はＣＰＵ３０１、ＲＯＭ３０
２、プログラムカウンタ３０３、入出力ポート３０４a
、出力ポート３０４b との間を結ぶバスライン（デー
タバスまたはアドレスバス）をオン・オフするＮチャネ
ルのトランジスタである。なお、ＣＰＵ３０１、ＲＯＭ
３０２、プログラムカウンタ３０３、入出力ポート３０
４の間を結ぶバスラインは、１本の線で代表させてお
り、Ｎチャネルトランジスタ３１１、３１２、３１３、
３１４、３１５のそれぞれのゲートには信号Ｓ１、Ｓ
２、Ｓ３、Ｓ４、Ｓ５が供給されている。これらの信号
が「Ｈ」になるとそれぞれのトランジスタはオンしてバ
スラインの各々の信号線をオンし、これらの信号が
「Ｌ」になるとオフしてバスラインの各々の信号線をオ
フする。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるテ
スト機能付きのマイクロコンピュータの構成を示すブロ
ック図である。３００はテスト機能付きマイクロコンピ
ュータ、３０１は命令コードに従って演算処理、データ
の入出力制御を行うＣＰＵ（中央処理回路）、３０２は
ＣＰＵ３０１の命令コード等を格納するＲＯＭ（メモ
リ）、３０３は０，１，２・・・とカウントし、カウン
ト結果をＲＯＭアドレスとしてＲＯＭ３０２に出力する
プログラムカウンタ、３０４a はＣＰＵ３０１で行った
演算処理結果およびプログラムカウンタ値をマイクロコ
ンピュータ３００の外部に出力するとともにマイクロコ
ンピュータ３００の内部に外部から信号を取り込むため
の入出力ポート（第１の出力手段、入力手段、第２の出
力手段）、３０４b はＲＯＭ３０２の命令コードを出力
するための出力ポート（第３の出力手段）、３０５はマ
イクロコンピュータ１００のクロックを発生するクロッ
ク発生回路、３０６はマイクロコンピュータ１００のテ
スト時にテスト用制御信号を発生させるテスト制御信号
発生回路（第１の出力手段、入力手段、第２の出力手
段、第３の出力手段）である。また、３１１、３１２、
３１３、３１４、３１５はＣＰＵ３０１、ＲＯＭ３０
２、プログラムカウンタ３０３、入出力ポート３０４a
、出力ポート３０４b との間を結ぶバスライン（デー
タバスまたはアドレスバス）をオン・オフするＮチャネ
ルのトランジスタである。なお、ＣＰＵ３０１、ＲＯＭ
３０２、プログラムカウンタ３０３、入出力ポート３０
４の間を結ぶバスラインは、１本の線で代表させてお
り、Ｎチャネルトランジスタ３１１、３１２、３１３、
３１４、３１５のそれぞれのゲートには信号Ｓ１、Ｓ
２、Ｓ３、Ｓ４、Ｓ５が供給されている。これらの信号
が「Ｈ」になるとそれぞれのトランジスタはオンしてバ
スラインの各々の信号線をオンし、これらの信号が
「Ｌ」になるとオフしてバスラインの各々の信号線をオ
フする。
【００１９】さらに、端子Ｘinと端子Ｘout との間には
水晶振動子等が接続されるようになっている。また、図
中、Ｓa はＲＯＭアドレス、Ｓb は外部から送られてく
る命令コード、Ｓc はＣＰＵ３０１から出力される処理
結果を示すデータ、Ｓd はＲＯＭ３０２から出力される
命令コードを示している。
水晶振動子等が接続されるようになっている。また、図
中、Ｓa はＲＯＭアドレス、Ｓb は外部から送られてく
る命令コード、Ｓc はＣＰＵ３０１から出力される処理
結果を示すデータ、Ｓd はＲＯＭ３０２から出力される
命令コードを示している。
【００２０】次に動作について説明する。図１に示すマ
イクロコンピュータ３００は通常動作モード、テストモ
ードの２つのモードを有している。２つのモードのうち
どのモードを選択するかはＣＮＶＳＳ端子に「Ｌ」レベ
ルの信号、「Ｈ」レベルの信号のうちどちらを入力する
かによって決定する。
イクロコンピュータ３００は通常動作モード、テストモ
ードの２つのモードを有している。２つのモードのうち
どのモードを選択するかはＣＮＶＳＳ端子に「Ｌ」レベ
ルの信号、「Ｈ」レベルの信号のうちどちらを入力する
かによって決定する。
【００２１】まず、通常動作モードについて説明する。
マイクロコンピュータ３００を通常動作モードにする場
合には、ＣＮＶＳＳ端子に「Ｌ」レベルの信号を入力す
る。このようにするとテスト制御信号発生回路３０６は
制御信号Ｓ１、Ｓ２、Ｓ５を「Ｌ」に固定し、制御信号
Ｓ３、Ｓ４を「Ｈ」に固定する。このため、トランジス
タ３１１、３１２、３１５はオフになり、トランジスタ
３１３、３１５はオンになってマイクロコンピュータ３
００は通常動作を実行する。
マイクロコンピュータ３００を通常動作モードにする場
合には、ＣＮＶＳＳ端子に「Ｌ」レベルの信号を入力す
る。このようにするとテスト制御信号発生回路３０６は
制御信号Ｓ１、Ｓ２、Ｓ５を「Ｌ」に固定し、制御信号
Ｓ３、Ｓ４を「Ｈ」に固定する。このため、トランジス
タ３１１、３１２、３１５はオフになり、トランジスタ
３１３、３１５はオンになってマイクロコンピュータ３
００は通常動作を実行する。
【００２２】次に、テストモードについて説明する。マ
イクロコンピュータ３００をテストモードにするにはＣ
ＮＶＳＳ端子に「Ｈ」レベルの信号を入力する。図２は
ＣＮＶＳＳ端子に「Ｈ」レベルの信号が入力された場合
にテスト制御信号発生回路３０６が出力する制御信号を
示すタイミングチャートである。
イクロコンピュータ３００をテストモードにするにはＣ
ＮＶＳＳ端子に「Ｈ」レベルの信号を入力する。図２は
ＣＮＶＳＳ端子に「Ｈ」レベルの信号が入力された場合
にテスト制御信号発生回路３０６が出力する制御信号を
示すタイミングチャートである。
【００２３】このテストモードでは、まず、プログラム
カウンタ３０３が出力したＲＯＭアドレスＳa は制御信
号Ｓ１が「Ｈ」の期間にトランジスタ３１１がオンにな
って入出力ポート３０４a に転送される。そして外部か
らＩＣテスタ（テスト装置）２０１で入出力ポート３０
４a からの出力を読み正誤のチェックが行われる。
カウンタ３０３が出力したＲＯＭアドレスＳa は制御信
号Ｓ１が「Ｈ」の期間にトランジスタ３１１がオンにな
って入出力ポート３０４a に転送される。そして外部か
らＩＣテスタ（テスト装置）２０１で入出力ポート３０
４a からの出力を読み正誤のチェックが行われる。
【００２４】制御信号Ｓ４は「Ｌ」となっているのでト
ランジスタ３１４はオフであり、マイクロコンピュータ
３００内部のＲＯＭ３０２はＣＰＵ３０１から遮断され
ている。そして、外部のＩＣテスタ２０１から入力され
る命令コードＳb を制御信号Ｓ２が「Ｈ」の期間に入出
力ポート３０４a からマイクロコンピュータ３００の内
部に入力し、マイクロコンピュータ３００のＣＰＵ３０
１に演算処理を行わせる。ＣＰＵ３０１が演算結果Ｓc
を出力すると入出力ポート３０４a には制御信号Ｓ３が
「Ｈ」の期間、トランジスタ３１３を介して演算結果が
出力される。その出力をＩＣテスタ２０１が読み込み、
正誤のチェックを行っている。
ランジスタ３１４はオフであり、マイクロコンピュータ
３００内部のＲＯＭ３０２はＣＰＵ３０１から遮断され
ている。そして、外部のＩＣテスタ２０１から入力され
る命令コードＳb を制御信号Ｓ２が「Ｈ」の期間に入出
力ポート３０４a からマイクロコンピュータ３００の内
部に入力し、マイクロコンピュータ３００のＣＰＵ３０
１に演算処理を行わせる。ＣＰＵ３０１が演算結果Ｓc
を出力すると入出力ポート３０４a には制御信号Ｓ３が
「Ｈ」の期間、トランジスタ３１３を介して演算結果が
出力される。その出力をＩＣテスタ２０１が読み込み、
正誤のチェックを行っている。
【００２５】次に、制御信号Ｓ５がオンの期間にトラン
ジスタ３１５がオンとなり、そのときプログラムカウン
タ３０３で指定されたＲＯＭ３０２のＲＯＭアドレスＳ
a の命令コードＳd をトランジスタ３１５を介して出力
ポート３０４b に出力する。そして外部からＩＣテスタ
２０１で出力ポート３０４b の信号を読み出すことによ
ってＲＯＭ３０２の内容の正誤のチェックを行う。
ジスタ３１５がオンとなり、そのときプログラムカウン
タ３０３で指定されたＲＯＭ３０２のＲＯＭアドレスＳ
a の命令コードＳd をトランジスタ３１５を介して出力
ポート３０４b に出力する。そして外部からＩＣテスタ
２０１で出力ポート３０４b の信号を読み出すことによ
ってＲＯＭ３０２の内容の正誤のチェックを行う。
【００２６】すなわち、この実施の形態では１サイクル
内でプログラムカウンタ３０３、ＣＰＵ３０１、入出力
ポート３０４a の動作、ＲＯＭ３０２に格納されている
命令コードのチェックが引き続いて行われる。
内でプログラムカウンタ３０３、ＣＰＵ３０１、入出力
ポート３０４a の動作、ＲＯＭ３０２に格納されている
命令コードのチェックが引き続いて行われる。
【００２７】以上、説明したようにこの実施の形態では
ＣＰＵ、ポートの動作テストとともにＲＯＭに格納され
ている命令コードの正誤のチェックを行うことができ、
マイクロコンピュータのテストを簡単に短時間に行うこ
とができる。
ＣＰＵ、ポートの動作テストとともにＲＯＭに格納され
ている命令コードの正誤のチェックを行うことができ、
マイクロコンピュータのテストを簡単に短時間に行うこ
とができる。
【００２８】実施の形態２．図３はこの発明の実施の形
態２によるテスト機能付きのマイクロコンピュータの構
成を示すブロック図である。図１と同一部分には同一符
号を付し、重複する説明は省略する。図３において、３
００a はマイクロコンピュータ、３０４c は入出力ポー
ト（第１の出力手段、入力手段、第２の出力手段、第３
の出力手段）、２０２はＩＣテスタである。実施の形態
１では２つのポートを設けて、一方のポートにＲＯＭア
ドレス出力、外部からの命令コード入力およびＣＰＵの
処理結果の出力の機能を持たせ、もう一方のポートにＲ
ＯＭ３０２に格納されている命令コードの出力の機能を
持たせていた。この実施の形態では１つの入出力ポート
３０４c にトランジスタ３１１、３１３、３１５の出力
信号を出力させ、入出力ポート３０４c からの信号をト
ランジスタ３１２を介して入力するように構成してい
る。このため、入出力ポート３０４c はＲＯＭアドレス
Ｓa の出力、外部からの命令コードＳb の入力、ＣＰＵ
３０１の処理結果Ｓc の出力、ＲＯＭ３０２に格納され
ている命令コードＳd の出力の機能を持たせている。
態２によるテスト機能付きのマイクロコンピュータの構
成を示すブロック図である。図１と同一部分には同一符
号を付し、重複する説明は省略する。図３において、３
００a はマイクロコンピュータ、３０４c は入出力ポー
ト（第１の出力手段、入力手段、第２の出力手段、第３
の出力手段）、２０２はＩＣテスタである。実施の形態
１では２つのポートを設けて、一方のポートにＲＯＭア
ドレス出力、外部からの命令コード入力およびＣＰＵの
処理結果の出力の機能を持たせ、もう一方のポートにＲ
ＯＭ３０２に格納されている命令コードの出力の機能を
持たせていた。この実施の形態では１つの入出力ポート
３０４c にトランジスタ３１１、３１３、３１５の出力
信号を出力させ、入出力ポート３０４c からの信号をト
ランジスタ３１２を介して入力するように構成してい
る。このため、入出力ポート３０４c はＲＯＭアドレス
Ｓa の出力、外部からの命令コードＳb の入力、ＣＰＵ
３０１の処理結果Ｓc の出力、ＲＯＭ３０２に格納され
ている命令コードＳd の出力の機能を持たせている。
【００２９】次に動作について説明する。まず、実施の
形態１と同様に制御信号Ｓ１の「Ｈ」の期間にプログラ
ムカウンタ３０３の動作テストを実行し、制御信号Ｓ２
の「Ｈ」の期間に外部のＩＣテスタ２０１からＣＰＵ３
０１の命令コードをマイクロコンピュータ３００a 内部
に入力し、制御信号Ｓ３の「Ｈ」の期間にＣＰＵ３０
１、入出力ポート３０４c の動作テストを実行してい
る。さらに制御信号Ｓ５の「Ｈ」の期間でそのときプロ
グラムカウンタ３０３で指定されたＲＯＭアドレスＳa
の命令コードＳd を入出力ポート３０４c にトランジス
タ３１５を介して転送する。入出力ポート３０４c で
は、ＩＣテスタ２０２にＣＰＵ３０１の処理結果信号Ｓ
c とＲＯＭ３０２から出力される命令コードＳd が時分
割的に出力されてＩＣテスタ２０２によって読み出され
る。
形態１と同様に制御信号Ｓ１の「Ｈ」の期間にプログラ
ムカウンタ３０３の動作テストを実行し、制御信号Ｓ２
の「Ｈ」の期間に外部のＩＣテスタ２０１からＣＰＵ３
０１の命令コードをマイクロコンピュータ３００a 内部
に入力し、制御信号Ｓ３の「Ｈ」の期間にＣＰＵ３０
１、入出力ポート３０４c の動作テストを実行してい
る。さらに制御信号Ｓ５の「Ｈ」の期間でそのときプロ
グラムカウンタ３０３で指定されたＲＯＭアドレスＳa
の命令コードＳd を入出力ポート３０４c にトランジス
タ３１５を介して転送する。入出力ポート３０４c で
は、ＩＣテスタ２０２にＣＰＵ３０１の処理結果信号Ｓ
c とＲＯＭ３０２から出力される命令コードＳd が時分
割的に出力されてＩＣテスタ２０２によって読み出され
る。
【００３０】従って、この実施の形態によれば、１つの
入出力ポートで実施の形態１のようにＣＰＵ、ポートの
動作テストの実行とＲＯＭに格納されている命令コード
の正誤のチェックとを行うことができ、マイクロコンピ
ュータのテストを簡単に短時間に行うことができる。
入出力ポートで実施の形態１のようにＣＰＵ、ポートの
動作テストの実行とＲＯＭに格納されている命令コード
の正誤のチェックとを行うことができ、マイクロコンピ
ュータのテストを簡単に短時間に行うことができる。
【００３１】
【発明の効果】以上のように、請求項１の発明によれ
ば、動作テストモードにおいて、プログラムカウンタの
カウント値をテスト装置に出力し、テスト装置から中央
処理回路に所定の命令コードを入力し、中央処理回路が
入力された命令コードを実行した結果の信号をテスト装
置に出力し、プログラムカウンタのカウント値に対応す
るメモリに格納されている命令コードをテスト装置に出
力するように構成したので、中央処理回路の動作及びメ
モリに格納されている命令コードのチェックを簡単に短
時間で行うことができる効果がある。
ば、動作テストモードにおいて、プログラムカウンタの
カウント値をテスト装置に出力し、テスト装置から中央
処理回路に所定の命令コードを入力し、中央処理回路が
入力された命令コードを実行した結果の信号をテスト装
置に出力し、プログラムカウンタのカウント値に対応す
るメモリに格納されている命令コードをテスト装置に出
力するように構成したので、中央処理回路の動作及びメ
モリに格納されている命令コードのチェックを簡単に短
時間で行うことができる効果がある。
【００３２】請求項２の発明によれば、第１の出力手段
によるカウント値の出力、入力手段による所定の命令コ
ードの入力、第２の出力手段による結果の信号の出力、
及び第３の出力手段による命令コードの出力を、中央処
理回路の動作の１サイクル毎に行うように構成したの
で、中央処理回路の動作及びメモリに格納されている命
令コードのチェックを簡単に短時間で行うことができる
効果がある。
によるカウント値の出力、入力手段による所定の命令コ
ードの入力、第２の出力手段による結果の信号の出力、
及び第３の出力手段による命令コードの出力を、中央処
理回路の動作の１サイクル毎に行うように構成したの
で、中央処理回路の動作及びメモリに格納されている命
令コードのチェックを簡単に短時間で行うことができる
効果がある。
【００３３】請求項３の発明によれば、第１の出力手段
によるカウント値の出力、入力手段による所定の命令コ
ードの入力、及び第２の出力手段による結果の信号の出
力を入出力ポートを介して行い、第３の出力手段による
命令コードの出力を出力ポートを介して行うように構成
したので、中央処理回路の動作及びメモリに格納されて
いる命令コードのチェックを簡単に短時間で行うことが
できる効果がある。
によるカウント値の出力、入力手段による所定の命令コ
ードの入力、及び第２の出力手段による結果の信号の出
力を入出力ポートを介して行い、第３の出力手段による
命令コードの出力を出力ポートを介して行うように構成
したので、中央処理回路の動作及びメモリに格納されて
いる命令コードのチェックを簡単に短時間で行うことが
できる効果がある。
【００３４】請求項４の発明によれば、第１の出力手段
によるカウント値の出力、入力手段による所定の命令コ
ードの入力、第２の出力手段による結果の信号の出力、
第３の出力手段による命令コードの出力は入出力ポート
を介して時分割的に行うように構成したので、特別な出
力ポートを設けること無く中央処理回路の動作及びメモ
リに格納されている命令コードのチェックを簡単に短時
間で行うことができる効果がある。
によるカウント値の出力、入力手段による所定の命令コ
ードの入力、第２の出力手段による結果の信号の出力、
第３の出力手段による命令コードの出力は入出力ポート
を介して時分割的に行うように構成したので、特別な出
力ポートを設けること無く中央処理回路の動作及びメモ
リに格納されている命令コードのチェックを簡単に短時
間で行うことができる効果がある。
【図１】 この発明の実施の形態１による動作テスト機
能付きのマイクロコンピュータの構成を示すブロック図
である。
能付きのマイクロコンピュータの構成を示すブロック図
である。
【図２】 図１に示す動作テスト機能付きのマイクロコ
ンピュータのテストモードにおける制御信号を示すタイ
ミングチャートである。
ンピュータのテストモードにおける制御信号を示すタイ
ミングチャートである。
【図３】 この発明の実施の形態２による動作テスト機
能付きのマイクロコンピュータの構成を示すブロック図
である。
能付きのマイクロコンピュータの構成を示すブロック図
である。
【図４】 従来の動作テスト機能付きのマイクロコンピ
ュータの構成を示すブロック図である。
ュータの構成を示すブロック図である。
【図５】 従来の動作テスト機能付きのマイクロコンピ
ュータのマイクロコンピュータ動作テストモードにおけ
る制御信号を示すタイミングチャートである。
ュータのマイクロコンピュータ動作テストモードにおけ
る制御信号を示すタイミングチャートである。
【図６】 従来の動作テスト機能付きのマイクロコンピ
ュータのＲＯＭテストモードにおける制御信号を示すタ
イミングチャートである。
ュータのＲＯＭテストモードにおける制御信号を示すタ
イミングチャートである。
２０１、２０２ ＩＣテスタ（テスト装置）、３０１
ＣＰＵ（中央処理回路）、３０２ ＲＯＭ（メモリ）、
３０３ プログラムカウンタ、３０４a 入出力ポート
（第１の出力手段、入力手段、第２の出力手段）、３０
４b 出力ポート（第３の出力手段）、３０４c 入出
力ポート（第１の出力手段、入力手段、第２の出力手
段、第３の出力手段）、３０６ テスト制御信号発生回
路（第１の出力手段、入力手段、第２の出力手段、第３
の出力手段）、３１１ トランジスタ（第１の出力手
段）、３１２ トランジスタ（入力手段）、３１３ ト
ランジスタ（第２の出力手段）、３１５ トランジスタ
（第３の出力手段）。
ＣＰＵ（中央処理回路）、３０２ ＲＯＭ（メモリ）、
３０３ プログラムカウンタ、３０４a 入出力ポート
（第１の出力手段、入力手段、第２の出力手段）、３０
４b 出力ポート（第３の出力手段）、３０４c 入出
力ポート（第１の出力手段、入力手段、第２の出力手
段、第３の出力手段）、３０６ テスト制御信号発生回
路（第１の出力手段、入力手段、第２の出力手段、第３
の出力手段）、３１１ トランジスタ（第１の出力手
段）、３１２ トランジスタ（入力手段）、３１３ ト
ランジスタ（第２の出力手段）、３１５ トランジスタ
（第３の出力手段）。
Claims (4)
- 【請求項１】 外部からテスト装置によって内部動作の
チェックが可能な動作テストモードを有するマイクロコ
ンピュータにおいて、入力される命令コードに従って所
定の動作を実行する中央処理回路と、前記中央処理回路
に入力するための命令コードが格納されているメモリ
と、前記中央処理回路の１サイクル毎に前記メモリの格
納アドレスを発生するプログラムカウンタと、前記動作
テストモードにおいて前記プログラムカウンタのカウン
ト値を前記テスト装置に出力する第１の出力手段と、前
記動作テストモードにおいて前記テスト装置から前記中
央処理回路に所定の命令コードを入力する入力手段と、
前記動作テストモードにおいて前記中央処理回路が入力
された前記命令コードを実行した結果の信号を前記テス
ト装置に出力する第２の出力手段と、前記動作テストモ
ードにおいて前記プログラムカウンタの前記カウント値
に対応する、前記メモリに格納されている命令コードを
前記テスト装置に出力する第３の出力手段とを具備する
ことを特徴とするマイクロコンピュータ。 - 【請求項２】 前記第１の出力手段による前記カウント
値の出力、前記入力手段による前記所定の命令コードの
入力、前記第２の出力手段による前記結果の信号の出
力、及び、前記第３の出力手段による前記命令コードの
出力は、前記中央処理回路の動作の１サイクル毎に行わ
れることを特徴とする請求項１記載のマイクロコンピュ
ータ。 - 【請求項３】 前記第１の出力手段、前記入力手段、及
び前記第２の出力手段は共通の入出力ポートを有し、前
記第３の出力手段は出力ポートを有し、前記第１の出力
手段による前記カウント値の出力、前記入力手段による
前記所定の命令コードの入力、及び前記第２の出力手段
による前記結果の信号の出力を前記入出力ポートを介し
て行い、前記第３の出力手段による前記命令コードの出
力を前記出力ポートを介して行うことを特徴とする請求
項１または請求項２に記載のマイクロコンピュータ。 - 【請求項４】 前記第１の出力手段、前記入力手段、前
記第２の出力手段、及び前記第３の出力手段は共通の入
出力ポートを有し、前記第１の出力手段による前記カウ
ント値の出力、前記入力手段による前記所定の命令コー
ドの入力、前記第２の出力手段による前記結果の信号の
出力、及び前記第３の出力手段による前記命令コードの
出力を前記入出力ポートを介して時分割的に行うことを
特徴とする請求項１または請求項２に記載のマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7209515A JPH0954766A (ja) | 1995-08-17 | 1995-08-17 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7209515A JPH0954766A (ja) | 1995-08-17 | 1995-08-17 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954766A true JPH0954766A (ja) | 1997-02-25 |
Family
ID=16574078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7209515A Pending JPH0954766A (ja) | 1995-08-17 | 1995-08-17 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112007001641T5 (de) | 2006-09-15 | 2009-05-28 | Mitsubishi Electric Corp. | Austestsystem |
-
1995
- 1995-08-17 JP JP7209515A patent/JPH0954766A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112007001641T5 (de) | 2006-09-15 | 2009-05-28 | Mitsubishi Electric Corp. | Austestsystem |
| US8103474B2 (en) | 2006-09-15 | 2012-01-24 | Mitsubishi Electric Corporation | Debug system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
| EP0267613B1 (en) | Micro processor capable of being connected with coprocessor | |
| JP2581018B2 (ja) | データ処理装置 | |
| US4636945A (en) | Microprocessor | |
| JPH0954766A (ja) | マイクロコンピュータ | |
| JPH0330917Y2 (ja) | ||
| KR100289831B1 (ko) | 롬 데이터 확인용 회로 | |
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| KR100318315B1 (ko) | 원칩마이크로컴퓨터 | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| JP2924392B2 (ja) | マイクロコンピュータシステム | |
| JPH0520773B2 (ja) | ||
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH01147732A (ja) | 情報処理装置 | |
| JPS62293348A (ja) | マイクロコンピユ−タ | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| JPS63629A (ja) | デ−タ処理方式 | |
| JPH0226252B2 (ja) | ||
| KR20000027054A (ko) | 마이크로 컨트롤러 및 그의 진단 검사 방법 | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPH01154248A (ja) | 論理集積回路 | |
| JPS6075945A (ja) | トリガタイミング機能を備えたプログラム制御式デ−タ処理装置 | |
| JPS619733A (ja) | テスト装置 | |
| JPH05100901A (ja) | マイクロコンピユータ |