JPH0955405A - フレキシブル基板及びその実装方法 - Google Patents
フレキシブル基板及びその実装方法Info
- Publication number
- JPH0955405A JPH0955405A JP7204536A JP20453695A JPH0955405A JP H0955405 A JPH0955405 A JP H0955405A JP 7204536 A JP7204536 A JP 7204536A JP 20453695 A JP20453695 A JP 20453695A JP H0955405 A JPH0955405 A JP H0955405A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- flexible substrate
- inner leads
- semiconductor
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】フレキシブル基板を用いた実装技術（ＴＡＢ）
において、フレキシブル基板の細密化、半導体装置の高
密度化、生産性の向上を目的とする。 【構成】半導体素子６より突出するインナーリード４は
半導体素子６の能動面側からと半導体素子６の端部方向
側（半導体素子エッジ側）から交互に配列される。この
ようにインナーリード４を半導体素子の能動面側からと
半導体素子の端部方向から交互に引き回すことにより、
半導体素子の例えばＡｕ、Ｃｕ、はんだからなる凸状電
極７のピッチと比較し、フレキシブル基板１に設けられ
るインナーリード４は倍のピッチであっても半導体素子
６に設けられている凸状電極７と同等のピッチを得られ
ることになり、容易に細密化を実現することができる。 【効果】インナーリードと半導体素子端部のショートの
防止が図れる。
において、フレキシブル基板の細密化、半導体装置の高
密度化、生産性の向上を目的とする。 【構成】半導体素子６より突出するインナーリード４は
半導体素子６の能動面側からと半導体素子６の端部方向
側（半導体素子エッジ側）から交互に配列される。この
ようにインナーリード４を半導体素子の能動面側からと
半導体素子の端部方向から交互に引き回すことにより、
半導体素子の例えばＡｕ、Ｃｕ、はんだからなる凸状電
極７のピッチと比較し、フレキシブル基板１に設けられ
るインナーリード４は倍のピッチであっても半導体素子
６に設けられている凸状電極７と同等のピッチを得られ
ることになり、容易に細密化を実現することができる。 【効果】インナーリードと半導体素子端部のショートの
防止が図れる。
Description
【０００１】
【産業上の利用分野】本発明は、フレキシブル基板を用
いた半導体装置に係わり、特にフレキシブル基板の構
造、及びフレキシブル基板と半導体素子との実装方法に
関するものである。
いた半導体装置に係わり、特にフレキシブル基板の構
造、及びフレキシブル基板と半導体素子との実装方法に
関するものである。
【０００２】
【従来の技術】半導体装置は、一般にリードフレームに
設けたダイパッドに半導体素子を取り付け、半導体チッ
プの外部電極とリードフレームの端子とをそれぞれワイ
ヤで接続し、これをエポキシ樹脂等の熱硬化樹脂でパッ
ケージした後、各端子を切断し製造している。
設けたダイパッドに半導体素子を取り付け、半導体チッ
プの外部電極とリードフレームの端子とをそれぞれワイ
ヤで接続し、これをエポキシ樹脂等の熱硬化樹脂でパッ
ケージした後、各端子を切断し製造している。
【０００３】しかし最近では電子機器の小型化、薄型化
に伴い、これに使用する半導体装置も高密度実装を行う
為、リードを微細化した、薄くかつ小型の半導体装置の
出現が望まれている。このような要求に答えるべく、フ
レキシブル基板のデバイスホールに半導体装置を配設し
半導体素子の電極とフレキシブル基板に設けたリードの
インナーリードとを直接接続し、これに液状樹脂（例え
ば、エポキシ樹脂）からなる封止剤を印刷あるいはポッ
ティング、トランスファしてパッケージした方式の半導
体装置が使用されるようになった。
に伴い、これに使用する半導体装置も高密度実装を行う
為、リードを微細化した、薄くかつ小型の半導体装置の
出現が望まれている。このような要求に答えるべく、フ
レキシブル基板のデバイスホールに半導体装置を配設し
半導体素子の電極とフレキシブル基板に設けたリードの
インナーリードとを直接接続し、これに液状樹脂（例え
ば、エポキシ樹脂）からなる封止剤を印刷あるいはポッ
ティング、トランスファしてパッケージした方式の半導
体装置が使用されるようになった。
【０００４】図３は、フレキシブル基板を用いた従来の
半導体装置を説明する為の平面図、図４は図３のＡ−Ａ
@ 線断面図、図５は同半導体装置の製造例を示す断面図
である。図３において、１は長さ方向に等間隔に、後述
半導体素子６の表面積より大きい面積のデバイスホール
２が設けられた厚さ２５〜１５０μｍ程度のフレキシブ
ル基板である。３はフレキシブル基板１に設けられた銅
等の導電率の高い厚さ１８〜３５μｍ、幅１５〜１００
μｍ程度の金属箔からなる多数のリードで、その一部は
デバイスホール２内に突出して自由端となっており、イ
ンナーリード４を形成している。５はフレキシブル基板
１を搬送する為のスプロケット穴である。６は半導体素
子、７は半導体素子６に設けられた金の凸状電極であ
る。図５は、上記のようなフレキシブル基板１に半導体
素子を取り付ける装置の一例を示す断面図で、半導体素
子台８上に搭載された半導体素子６は、所定の位置に位
置決めされる。フレキシブル基板１は、デバイスホール
２が半導体素子６上に達した位置で停止し、半導体素子
６に設けた多数の凸状電極７と、各リード３のインナー
リード４の先端とをそれぞれ整合（アライメント）させ
る。ついで４００度〜６００度程度に加熱されたボンデ
ィングツール１１を下降させ各リード３を、所定の角度
にフォーミングして各インナーリード４の先端をそれぞ
れ半導体素子６の各凸状電極７に加熱、加圧させ、接続
する。次に、フレキシブル基板１を移動し、リールへ巻
取った後、スキージ印刷、ポッティング、トランスファ
等により半導体素子６及びインナーリード４、リード３
の一部を液状の封止用樹脂で封止した後リード３を切断
して、半導体装置を製造する。
半導体装置を説明する為の平面図、図４は図３のＡ−Ａ
@ 線断面図、図５は同半導体装置の製造例を示す断面図
である。図３において、１は長さ方向に等間隔に、後述
半導体素子６の表面積より大きい面積のデバイスホール
２が設けられた厚さ２５〜１５０μｍ程度のフレキシブ
ル基板である。３はフレキシブル基板１に設けられた銅
等の導電率の高い厚さ１８〜３５μｍ、幅１５〜１００
μｍ程度の金属箔からなる多数のリードで、その一部は
デバイスホール２内に突出して自由端となっており、イ
ンナーリード４を形成している。５はフレキシブル基板
１を搬送する為のスプロケット穴である。６は半導体素
子、７は半導体素子６に設けられた金の凸状電極であ
る。図５は、上記のようなフレキシブル基板１に半導体
素子を取り付ける装置の一例を示す断面図で、半導体素
子台８上に搭載された半導体素子６は、所定の位置に位
置決めされる。フレキシブル基板１は、デバイスホール
２が半導体素子６上に達した位置で停止し、半導体素子
６に設けた多数の凸状電極７と、各リード３のインナー
リード４の先端とをそれぞれ整合（アライメント）させ
る。ついで４００度〜６００度程度に加熱されたボンデ
ィングツール１１を下降させ各リード３を、所定の角度
にフォーミングして各インナーリード４の先端をそれぞ
れ半導体素子６の各凸状電極７に加熱、加圧させ、接続
する。次に、フレキシブル基板１を移動し、リールへ巻
取った後、スキージ印刷、ポッティング、トランスファ
等により半導体素子６及びインナーリード４、リード３
の一部を液状の封止用樹脂で封止した後リード３を切断
して、半導体装置を製造する。
【０００５】
【発明が解決しようとする課題】近年では半導体装置の
更なる軽薄短小化が要求されており、フレキシブル基板
を用いた実装技術（ＴＡＢ）において、これを実現する
には半導体素子自体の縮小化、細密化とフレキシブル基
板の細密化が必要不可欠である。しかし、乾式エッチン
グ（ドライエッチング）を用いている半導体素子は縮小
化、細密化が急速に進んでいるが、フレキシブル基板は
湿式エッチング（ウエットエッチング）を用いているこ
とと、フレキシブル基板のインナーリードは、デバイス
ホールより自由端となる事から製造が難しく、半導体素
子と比較し細密化が困難である。
更なる軽薄短小化が要求されており、フレキシブル基板
を用いた実装技術（ＴＡＢ）において、これを実現する
には半導体素子自体の縮小化、細密化とフレキシブル基
板の細密化が必要不可欠である。しかし、乾式エッチン
グ（ドライエッチング）を用いている半導体素子は縮小
化、細密化が急速に進んでいるが、フレキシブル基板は
湿式エッチング（ウエットエッチング）を用いているこ
とと、フレキシブル基板のインナーリードは、デバイス
ホールより自由端となる事から製造が難しく、半導体素
子と比較し細密化が困難である。
【０００６】本発明はこのような問題点を解決するもの
で、その目的とするところは、フレキシブル基板の細密
化、半導体装置の高密度化を提供するところにある。
で、その目的とするところは、フレキシブル基板の細密
化、半導体装置の高密度化を提供するところにある。
【０００７】
【課題を解決するための手段】本発明のフレキシブル基
板は、インナーリードが、半導体素子の能動面側からと
半導体素子の端部から交互に配列される事を特徴とす
る。
板は、インナーリードが、半導体素子の能動面側からと
半導体素子の端部から交互に配列される事を特徴とす
る。
【０００８】
【作用】本発明の上記の構成によれば、フレキシブル基
板のインナーリードは、半導体素子の能動面側からと半
導体装置の端部から交互に配列させるため、半導体素子
の倍のピッチでフレキシブル基板を形成しても半導体素
子のピッチと同等であり、フレキシブル基板の細密化を
可能とする作用がある。
板のインナーリードは、半導体素子の能動面側からと半
導体装置の端部から交互に配列させるため、半導体素子
の倍のピッチでフレキシブル基板を形成しても半導体素
子のピッチと同等であり、フレキシブル基板の細密化を
可能とする作用がある。
【０００９】
【実施例】以下、実施例により本発明の詳細を示す。
【００１０】図１は、本発明の一実施例を示すフレキシ
ブル基板の平面図である。図１において１は例えばポリ
イミドからなるフレキシブル基板、２はフレキシブル基
板に設けられたデバイスホール、３はフレキシブル基板
に設けられたＣｕなどの導電性の良好な金属に、錫また
はＮｉ／Ａｕ等をメッキしたリード、４は、幅１５〜１
００μｍのデバイスホール２より自由端となり突出した
インナーリード、６は半導体素子である。この時、半導
体素子６より突出するインナーリード４は半導体素子６
の能動面側からと半導体素子６の端部方向側（半導体素
子エッジ側）から交互に配列される。このようにインナ
ーリード４を半導体素子の能動面側からと、半導体素子
の端部方向から交互に引き回すことにより、半導体素子
の例えばＡｕ、Ｃｕ、はんだからなる凸状電極７のピッ
チと比較し、フレキシブル基板１に設けられるインナー
リード４は倍のピッチであっても半導体素子６に設けら
れている凸状電極７と同等のピッチを得られることにな
り、容易に細密化を実現することができる。この時、イ
ンナーリード４の全てが半導体素子６の能動面側からと
半導体素子６の端部方向から突出する必要は無く、細密
化を必要とするピッチ部分、または、フレキシブル基板
の配線引き回しの制約上、必要とする部分のみ実施して
もよい。また、この時、デバイスホール２の大きさを半
導体素子６の形状よりも小さくすれば、半導体素子６の
端部（エッジ）とインナーリード４の接触を防ぐことが
可能である。
ブル基板の平面図である。図１において１は例えばポリ
イミドからなるフレキシブル基板、２はフレキシブル基
板に設けられたデバイスホール、３はフレキシブル基板
に設けられたＣｕなどの導電性の良好な金属に、錫また
はＮｉ／Ａｕ等をメッキしたリード、４は、幅１５〜１
００μｍのデバイスホール２より自由端となり突出した
インナーリード、６は半導体素子である。この時、半導
体素子６より突出するインナーリード４は半導体素子６
の能動面側からと半導体素子６の端部方向側（半導体素
子エッジ側）から交互に配列される。このようにインナ
ーリード４を半導体素子の能動面側からと、半導体素子
の端部方向から交互に引き回すことにより、半導体素子
の例えばＡｕ、Ｃｕ、はんだからなる凸状電極７のピッ
チと比較し、フレキシブル基板１に設けられるインナー
リード４は倍のピッチであっても半導体素子６に設けら
れている凸状電極７と同等のピッチを得られることにな
り、容易に細密化を実現することができる。この時、イ
ンナーリード４の全てが半導体素子６の能動面側からと
半導体素子６の端部方向から突出する必要は無く、細密
化を必要とするピッチ部分、または、フレキシブル基板
の配線引き回しの制約上、必要とする部分のみ実施して
もよい。また、この時、デバイスホール２の大きさを半
導体素子６の形状よりも小さくすれば、半導体素子６の
端部（エッジ）とインナーリード４の接触を防ぐことが
可能である。
【００１１】図２は本発明の一実施例を示すフレキシブ
ル基板と半導体素子を実装する際のフレキシブル基板、
半導体素子、ボンディングツールの断面図である。本発
明のフレキシブル基板を半導体素子と実装する際、通常
シングルポイントＴＡＢ方式と呼ばれる、アライメント
されたインナーリード４と凸状電極７を一箇所ずつ接合
（ボンディング）する実装手段が挙げられる。しかしシ
ングルポイントＴＡＢは接合する箇所に比例し時間を要
するため、例えば半導体素子６に２００箇所の凸状電極
７と２００本のインナーリード４が形成されている場
合、一箇所０．１秒の接合時間が必要として、半導体素
子一つを実装するために０．１秒×２００＝２０秒もの
時間を必要とし生産性が悪い。本発明はこのような問題
を解決するため、一括接合（ギャングボンディング）に
よって接合を行う。インナーリード４に例えばＳｎメッ
キ層を設け、半導体素子６に設けた多数の例えばＡｕメ
ッキで形成されている凸状電極７と、各リード３のイン
ナリード４の先端とをそれぞれ整合させ、ついで、加熱
されたボンディングツール１１を下降させて各リード３
を加熱、加圧し、各インナリード４の先端をそれぞれ半
導体素子６の各凸状電極７に加圧、加圧させて接続した
場合に、超硬、焼結ダイヤ、ボロンナイトライド、気相
成長ダイヤ等の硬い材質からからなるボンディングツー
ル１１はフレキシブル基板１に設けられたデバイスホー
ル２よりも狭く（小さく）形成する。例えばデバイスホ
ールＸの幅が３００μｍ、凸状電極７の幅が１００μｍ
とすると、ボンディングツールＹの幅はデバイスホール
幅Ｘよりも小さく、凸状電極７の幅と同等または大きく
する。よって前述条件の場合なら１００〜１５０μｍ程
度の幅が適当である。この時の接合条件は、、凸状電極
７の硬度、インナーリード４の数、インナーリード４の
材質、インナーリード４にメッキされている材質等によ
り決定する必要があるが、おおよその目安としてボンデ
ィングツール温度：４００〜６００℃、荷重：２０〜１
００ｇ／リード、ボンディングタイム：０．５〜３．０
秒、必要があれば半導体素子台温度８（下部加熱）：５
０〜３００℃程度の条件を用いる。この時、ボンディン
グタイムは、一括接合のため、インナーリード４の数、
凸状電極７の数に関係なく一括接合することが可能であ
り生産性が高い。
ル基板と半導体素子を実装する際のフレキシブル基板、
半導体素子、ボンディングツールの断面図である。本発
明のフレキシブル基板を半導体素子と実装する際、通常
シングルポイントＴＡＢ方式と呼ばれる、アライメント
されたインナーリード４と凸状電極７を一箇所ずつ接合
（ボンディング）する実装手段が挙げられる。しかしシ
ングルポイントＴＡＢは接合する箇所に比例し時間を要
するため、例えば半導体素子６に２００箇所の凸状電極
７と２００本のインナーリード４が形成されている場
合、一箇所０．１秒の接合時間が必要として、半導体素
子一つを実装するために０．１秒×２００＝２０秒もの
時間を必要とし生産性が悪い。本発明はこのような問題
を解決するため、一括接合（ギャングボンディング）に
よって接合を行う。インナーリード４に例えばＳｎメッ
キ層を設け、半導体素子６に設けた多数の例えばＡｕメ
ッキで形成されている凸状電極７と、各リード３のイン
ナリード４の先端とをそれぞれ整合させ、ついで、加熱
されたボンディングツール１１を下降させて各リード３
を加熱、加圧し、各インナリード４の先端をそれぞれ半
導体素子６の各凸状電極７に加圧、加圧させて接続した
場合に、超硬、焼結ダイヤ、ボロンナイトライド、気相
成長ダイヤ等の硬い材質からからなるボンディングツー
ル１１はフレキシブル基板１に設けられたデバイスホー
ル２よりも狭く（小さく）形成する。例えばデバイスホ
ールＸの幅が３００μｍ、凸状電極７の幅が１００μｍ
とすると、ボンディングツールＹの幅はデバイスホール
幅Ｘよりも小さく、凸状電極７の幅と同等または大きく
する。よって前述条件の場合なら１００〜１５０μｍ程
度の幅が適当である。この時の接合条件は、、凸状電極
７の硬度、インナーリード４の数、インナーリード４の
材質、インナーリード４にメッキされている材質等によ
り決定する必要があるが、おおよその目安としてボンデ
ィングツール温度：４００〜６００℃、荷重：２０〜１
００ｇ／リード、ボンディングタイム：０．５〜３．０
秒、必要があれば半導体素子台温度８（下部加熱）：５
０〜３００℃程度の条件を用いる。この時、ボンディン
グタイムは、一括接合のため、インナーリード４の数、
凸状電極７の数に関係なく一括接合することが可能であ
り生産性が高い。
【００１２】
【発明の効果】本発明は以上説明したように、フレキシ
ブル基板に設けられるインナーリードを半導体素子能動
面からと半導体素子端部から交互に引き回す事によりフ
レキシブル基板の細密化を図り、かつデバイスホールを
半導体素子の外形より小さくすることにより、インナー
リードと半導体素子とのエッジタッチ（エッジショー
ト）を防止する効果を有する。また、フレキシブル基板
と半導体素子を実装する際、凹状の幅狭ボンディングツ
ールを用いることにより一括接合を可能とし、製造の効
率化（サイクルタイムアップ）を図る効果も有する。
ブル基板に設けられるインナーリードを半導体素子能動
面からと半導体素子端部から交互に引き回す事によりフ
レキシブル基板の細密化を図り、かつデバイスホールを
半導体素子の外形より小さくすることにより、インナー
リードと半導体素子とのエッジタッチ（エッジショー
ト）を防止する効果を有する。また、フレキシブル基板
と半導体素子を実装する際、凹状の幅狭ボンディングツ
ールを用いることにより一括接合を可能とし、製造の効
率化（サイクルタイムアップ）を図る効果も有する。
【図１】本発明の一実施例を示すフレキシブル基板平面
図。
図。
【図２】本発明の一実施例を示すフレキシブル基板、半
導体素子、ボンディングツールの実装断面図。
導体素子、ボンディングツールの実装断面図。
【図３】従来技術を示すフレキシブル基板と半導体素子
との実装構造の平面図。
との実装構造の平面図。
【図４】図４のＡ−Ａ線断面図。
【図５】従来技術を示す半導体装置を説明するための断
面図。
面図。
１ フレキシブル基板 ２ デバイスホール ３ リード ４ インナーリード ５ スプロケットホール ６ 半導体素子 ７ 凸状電極 ８ 半導体素子台 ９ 位置決めガイド １０ テープレール １１ ボンディングツール
Claims (3)
- 【請求項１】フレキシブル基板に半導体素子を配設し、
前記半導体素子に設けられた多数の電極に、前記フレキ
シブル基板に設けられたインナーリードの先端を接続
し、しかる後に前記半導体素子及びリードの一部を樹脂
等で封止した半導体装置において、前記フレキシブル基
板に設けられる前記インナーリードは、半導体素子の能
動面側からと半導体素子の端部から交互に配列される事
を特徴とするフレキシブル基板。 - 【請求項２】フレキシブル基板に半導体素子を配設し、
半導体素子に設けた多数の電極に、前記フレキシブル基
板に設けられたインナーリードの先端を加熱、加圧等に
よりそれぞれ接続し、しかる後に前記半導体素子及びリ
ードの一部を樹脂等で封止した半導体装置において、前
記フレキシブル基板に設けられるインナーリードは、半
導体素子の能動面側からと半導体素子の端部から交互に
配列され、かつフレキシブル基板に設けられる孔（デバ
イスホール）を半導体素子の形状よりも小さくする事を
特徴としたフレキシブル基板。 - 【請求項３】フレキシブル基板に半導体素子を配設し、
半導体素子に設けた多数の電極に、前記フレキシブル基
板に設けられたインナーリードの先端を接続し、しかる
後に前記半導体素子及びリードの一部を樹脂等で封止し
た半導体装置において、請求項１、または請求項２記載
のフレキシブル基板を接合する際、一括接合（ギャング
ボンディング）する事を特徴とするフレキシブル基板の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7204536A JPH0955405A (ja) | 1995-08-10 | 1995-08-10 | フレキシブル基板及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7204536A JPH0955405A (ja) | 1995-08-10 | 1995-08-10 | フレキシブル基板及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955405A true JPH0955405A (ja) | 1997-02-25 |
Family
ID=16492166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7204536A Pending JPH0955405A (ja) | 1995-08-10 | 1995-08-10 | フレキシブル基板及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210962A (ja) * | 2007-02-26 | 2008-09-11 | Fujitsu Ltd | フレキシブル基板、光学部品、光送信器および光受信器 |
-
1995
- 1995-08-10 JP JP7204536A patent/JPH0955405A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210962A (ja) * | 2007-02-26 | 2008-09-11 | Fujitsu Ltd | フレキシブル基板、光学部品、光送信器および光受信器 |
| US8283565B2 (en) | 2007-02-26 | 2012-10-09 | Fujitsu Limited | Flexible substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420664B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| JPH06302653A (ja) | 半導体装置 | |
| US20040006869A1 (en) | Method of manufacturing sheet material and method of manufacturing circuit device using the same | |
| JPS61274333A (ja) | 半導体装置 | |
| JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPWO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
| JPH0955405A (ja) | フレキシブル基板及びその実装方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP2003078098A (ja) | 複合リードフレーム及びその製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
| JPS62279663A (ja) | 半導体装置 | |
| JPH0621144A (ja) | 半導体装置 | |
| JP2002289642A (ja) | 半導体装置及びその製造方法、ボンディングツール、回路基板並びに電子機器 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2004207301A (ja) | 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 |