JPH0983357A - Ｐｌｌ回路およびディジタル信号再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル信号再生装置の再生クロック生成
回路として使用されるＰＬＬ回路であって、ノイズに強
く、また、特性を安定なものとする。 【解決手段】 位相比較器３の比較出力を平衡（差動）
信号の形式で出力し、ループフィルタ４に供給し、ルー
プフィルタ４の出力信号を平衡信号の形式でＶＣＯ５の
制御電圧入力端子に供給する。制御電圧に含まれるノイ
ズの同相成分がキャンセルできる。また、ループフィル
タのコンデンサの充電、放電の電流が同一の導電形式の
トランジスタを介して流れ、素子の特性の相違によりＰ
ＬＬ回路の特性が劣化することを防止できる

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＰＬＬ回路およ
びＰＬＬ回路を再生クロック生成回路に使用したディジ
タル信号再生装置に関する。

【０００２】

【従来の技術】磁気テープ、光ディスク等にディジタル
信号を記録し、これからディジタル信号を再生する場
合、再生信号と同期した再生クロックを生成するために
ＰＬＬ回路が使用される。ＰＬＬ回路は、ＶＣＯ（電圧
制御型発振器）、位相比較器、ループフィルタにより構
成される。図４は、ＰＬＬ回路の位相比較器およびルー
プフィルタの一例の構成を示す。図４において、４１、
４２は、差動接続された一対のＮＰＮ型トランジスタを
示し、互いのエミッタ共通接続点に定電流源ＣＳが接続
される。これらのトランジスタ４１、４２のベースから
導出された端子４３ａ、４３ｂには、クロック信号（Ｖ
ＣＯの出力、またはＶＣＯの出力を分周した出力）が供
給される。

【０００３】トランジスタ４１、４２のエミッタ共通接
続点とエミッタが接続されたトランジスタ４４が設けら
れ、そのベースから導出された端子４５に入力信号（参
照信号）が供給される。トランジスタ４１のコレクタお
よびトランジスタ４２のコレクタには、カレントミラー
回路を構成するＰＮＰ型トランジスタ４６および４７が
接続され、トランジスタ４７のコレクタおよびトランジ
スタ４２のコレクタ接続点から位相比較出力が取り出さ
れる。すなわち、トランジスタ４１、４２のコレクタに
は、入力端子４３ａ、４３ｂに供給される信号と、入力
端子４５に供給される信号の積出力の電流が流れる。ト
ランジスタ４２、４７のコレクタ接続点から取り出され
た位相比較出力がローパスフィルタの構成のループフィ
ルタ４８を介して出力端子４９に取り出される。この出
力端子４９からの制御電圧がＶＣＯの制御電圧として使
用される。

【０００４】

【発明が解決しようとする課題】上述した従来のＰＬＬ
回路は、ディジタル機器の小型化、高性能化に伴い、低
電圧電源で動作し、高周波のクロック出力が可能なＰＬ
Ｌ回路としては、次のような問題を有している。第１に
低電圧電源で動作し、高い周波数の出力を生成するため
に、ＶＣＯの制御電圧に対する周波数変化の感度を高く
する必要がある。その場合に、制御電圧にノイズが混入
した場合の影響が大きくなる。

【０００５】第２の問題として、トランジスタの導電形
式の相違のために、充電と放電とで過渡特性に差が生
じ、ＰＬＬ回路の特性が悪化する。上述した図４の構成
では、参照信号がローレベルでトランジスタ４４がオフ
している期間において、クロック信号が端子４３ａがハ
イレベル、端子４３ｂがローレベルの時に、トランジス
タ４１を介して電流が流れ、ループフィルタ４８のコン
デンサがＰＮＰ型トランジスタ４７を介して充電され
る。一方、４３ａがローレベル、端子４３ｂがハイレベ
ルの時に、トランジスタ４２を介して電流が流れ、コン
デンサが放電される。従って、充電電流は、ＰＮＰ型ト
ランジスタ４７から供給され、放電電流がＮＰＮ型トラ
ンジスタ４２を介して流れることになる。一般的に、Ｐ
ＮＰ型トランジスタは、ＮＰＮ型トランジスタに比して
高周波特性が劣る。このような充電特性、放電特性の相
違は、中心周波数の上下のキャプチャーレンジがアンバ
ランスを生じさせる問題がある。

【０００６】従って、この発明の目的は、ノイズに強
く、感度の高いＶＣＯを用いることができ、また、充
電、放電の特性の差を除去し、良好な特性のＰＬＬ回路
を提供することにある。

【０００７】この発明の他の目的は、低電圧電源で動作
し、特性の良好なＰＬＬ回路を再生クロックの生成回路
として有するディジタル信号再生回路を提供することに
ある。

【０００８】

【課題を解決するための手段】請求項１に記載の発明
は、ＶＣＯと、ＶＣＯの出力信号と入力信号とを位相比
較する位相比較器と、位相比較器の出力端子とＶＣＯの
制御信号入力端子との間に挿入されるループフィルタと
からなるＰＬＬ回路において、位相比較器の出力信号と
ループフィルタの出力信号とが平衡信号の形式とされて
いることを特徴とするＰＬＬ回路である。

【０００９】請求項２に記載の発明は、記録媒体からの
再生信号が供給され、再生信号と同期した再生クロック
を生成するＰＬＬ回路を有するディジタル信号再生装置
において、ＰＬＬ回路は、ＶＣＯと、ＶＣＯの出力信号
と入力信号とを位相比較する位相比較器と、位相比較器
の出力端子とＶＣＯの制御信号入力端子との間に挿入さ
れるループフィルタとからなり、位相比較器の出力信号
とループフィルタの出力信号とが平衡信号の形式とされ
ていることを特徴とするディジタル信号再生装置であ
る。

【００１０】平衡信号（差動）の形式とされているの
で、ノイズの同相成分がキャンセルされ、ＶＣＯに対す
るノイズの影響を軽減することができる。従って、ＶＣ
Ｏとして高感度のものを使用できる。また、トランジス
タの導電形式の相違により、充電特性と放電特性とが異
なることを防止でき、ＰＬＬ回路の特性の劣化を防止す
ることができる。

【００１１】

【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図１において、破線が囲ん
で示すＩＣ１内には、入力信号処理回路２、位相比較器
３、ＶＣＯ５、クロック出力バッファ６が構成される。
入力端子ｔ１から入力信号、例えば磁気テープからの再
生ディジタル信号が供給され、入力信号処理回路２にお
いて、入力信号の立ち上がりエッジおよび立ち下がりエ
ッジを抽出するための波形整形等の処理がなされ、位相
比較器３に供給される。

【００１２】ＶＣＯ５の出力信号がクロック出力バッフ
ァ６を介して出力端子ｔ２に取り出されると共に、位相
比較器３に供給される。位相比較器３は、ＶＣＯ５の出
力と入力信号処理回路２を介された入力信号との位相を
比較し、比較出力を端子ｔ３およびｔ４に発生する。こ
の比較出力がＩＣ１の外付け部品で構成されたループフ
ィルタ４を介してＶＣＯ５の制御電圧入力端子ｔ５、ｔ
６に供給される。

【００１３】この一実施例では、上述したＰＬＬ回路を
構成する回路ブロック間で入力／出力される信号が平衡
（差動）形式とされる。少なくとも、この発明では、位
相比較器３の出力端子から、とループフィルタ４を介し
てＶＣＯ５の制御電圧入力端子に至る間が平衡信号の形
式とされていることが必要である。

【００１４】図２は、この発明の一実施例における位相
比較器３およびループフィルタ４の部分の回路構成の一
例である。位相比較器３は、基本的にトランジスタ１
１、１２、１３からなる掛け算回路によって構成され、
コレクタ電位を下げる方向に電流が流れる。トランジス
タ１１、１２のエミッタ共通接続点に定電流源ＣＳ３が
接続される。トランジスタ１１、１２のベースには、端
子１４ａ、１４ｂから平衡入力としてＶＣＯ５の出力信
号が供給される。エミッタ共通接続点に対して、トラン
ジスタ１３のエミッタがさらに接続され、トランジスタ
１３のベースには、端子１５から入力信号が供給され
る。図１では、入力信号処理回路２から位相比較器３に
対して供給される入力信号が平衡信号の形式とされてい
るが、図２の例では、不平衡信号の形式とされている。

【００１５】トランジスタ１１のコレクタがＰＮＰ型ト
ランジスタ１４のコレクタ・エミッタ間と、抵抗Ｒ１と
を介して電源ライン接続され、トランジスタ１２のコレ
クタがＰＮＰ型トランジスタ１５のコレクタ・エミッタ
間と、抵抗Ｒ２とを介して電源ライン接続される。ま
た、このトランジスタ１１、１２のコレクタがトランジ
スタ２０、２１のエミッタにそれぞれ接続される。トラ
ンジスタ２０、２１のベースが共通に直流電圧源Ｖ２に
接続される。トランジスタ２０、２１のコレクタ、トラ
ンジスタ１３のコレクタが電源ラインに接続される。

【００１６】さらに、トランジスタ１１および１２のコ
レクタ間に、コンデンサおよび抵抗で構成されたループ
フィルタ４が接続される。ループフィルタ４は、抵抗と
並列に抵抗およびコンデンサの直列回路が接続されたも
のである。コンデンサと並列の抵抗は、ループの直流ゲ
インを規定する。また、トランジスタ１１のコレクタと
そのベースが接続されたトランジスタ１６、並びにトラ
ンジスタ１２のコレクタとそのベースが接続されたトラ
ンジスタ１７が設けられる。これらトランジスタ１６、
１７のコレクタが電源ラインに接続される。トランジス
タ１６、１７のエミッタが共通接続され、エミッタ共通
接続点とそのエミッタが接続されたトランジスタ１８が
設けられる。エミッタ共通接続点には、定電流源ＣＳ４
が接続される。

【００１７】トランジスタ１８のベースには、直流電圧
源Ｖ１が接続され、そのコレクタがダイオード接続のＰ
ＮＰ型トランジスタ１９および抵抗Ｒ３を介して電源ラ
インに接続される。トランジスタ１９のベースが前述の
トランジスタ１４、１５のベースと共通に接続され、カ
レントミラー回路が構成されている。

【００１８】上述した図２に示すこの発明の一実施例に
おける位相比較器の構成は、図３に示すように、ループ
フィルタ４が接続されたトランジスタ１１、１２のコレ
クタに対して直流検出器３３が接続され、また、直流ス
トッパ３４が接続されたものである。トランジスタ１
１、１２のコレクタと電源ラインとの間に電流源ＣＳ
１、ＣＳ２を接続することによって、平衡信号の位相比
較出力をループフィルタ４に対して供給できるが、直流
電位が定まらない。

【００１９】そこで、トランジスタ１６、１７、１８に
より直流検出器３３が構成され、トランジスタ１１、１
２のコレクタ電位が一定以上にならないように制御され
る。最初の状態として、トランジスタ１８のベース電位
がトランジスタ１６、１７のベース電位より高い場合を
考える。この状態では、トランジスタ１８がオンし、そ
のコレクタにＩ１の電流が流れる。トランジスタ１９、
１４、１５により構成されるカレントミラーによって、
トランジスタ１４、１５からトランジスタ１１、１２に
向かって電流を流し込む。トランジスタ１１、１２、１
３で構成される位相検出回路は、電流を吸い込むが、ト
ランジスタ１４、１５の流し込む電流の方が大きくなる
ように電流の設定を行う。その結果、トランジスタ１
１、１２のコレクタ電位が位相差情報を保ったまま上昇
していく。

【００２０】そして、トランジスタ１１、１２の何れか
の電位がトランジスタ１８のベース電位よりも高くなる
と、トランジスタ１８がオフする。従って、トランジス
タ１９、１４、１５からなるカレントミラー回路の電流
もなくなり、トランジスタ１１、１２のコレクタ電位が
それ以上には上昇しない。従って、トランジスタ１１、
１２の電位は、その何れかがトランジスタ１８のベース
電位と等しいところに止まっているように制御される。

【００２１】また、電源オン時などの状態の定まらない
時に、トランジスタ１１、１２のコレクタ電位が下がり
過ぎて、回路の動作が遅くなることを防止するために、
トランジスタ２０、２１からなる電圧ストッパ３４が設
けられている。コレクタ電位がＶ２−Ｖ_BE（Ｖ_BE：トラ
ンジスタのコレクタ・ベース間電圧）以下になると、ト
ランジスタ２０、２１がオンし、この電圧より低くなら
ないように、電圧をクリップする。

【００２２】なお、図２に示す回路例は、一例であっ
て、これ以外の構成の位相検出器を使用しても良い。

【００２３】上述したこの発明によるＰＬＬ回路は、デ
ィジタル信号再生回路例えばディジタルＶＣＲ（ビデオ
カセットレコーダ）における再生クロック生成回路とし
て使用される。この場合では、位相比較器３に対して、
入力信号として再生ディジタル信号が供給される。そし
て、ＰＬＬ回路からの再生クロックに基づいて再生信号
処理のタイミングを規定する信号が形成される。

【００２４】

【発明の効果】この発明によれば、位相比較出力中のノ
イズの同相成分は、平衡信号の形式とされているため
に、取り除かれ、ノイズに強い構成とでき、高感度のＶ
ＣＯを用いることができ、低電源電圧に適したＰＬＬ回
路を構成できる。

【００２５】また、この発明は、ループフィルタのコン
デンサを充電する時と、これを放電する時とで、電流が
同一導電形式（ＮＰＮ型）のトランジスタを通り、素子
の特性の違いによってＰＬＬ回路の特性が悪影響を受け
ることを防止することができる。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図である。

【図２】この発明の一実施例における位相比較器および
ループフィルタの一例の接続図である。

【図３】この発明の一実施例における位相比較器および
ループフィルタの一例の簡略化した接続図である。

【図４】従来のＰＬＬ回路の位相比較器およびループフ
ィルタの接続図である。

【符号の説明】

３ 位相比較器 ４ ループフィルタ ５ ＶＣＯ １１、１２、１３ 位相比較器を構成するトランジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＶＣＯと、上記ＶＣＯの出力信号と入力
   信号とを位相比較する位相比較器と、上記位相比較器の
   出力端子と上記ＶＣＯの制御信号入力端子との間に挿入
   されるループフィルタとからなるＰＬＬ回路において、 上記位相比較器の出力信号と上記ループフィルタの出力
   信号とが平衡信号の形式とされていることを特徴とする
   ＰＬＬ回路。
2. 【請求項２】 記録媒体からの再生信号が供給され、上
   記再生信号と同期した再生クロックを生成するＰＬＬ回
   路を有するディジタル信号再生装置において、 上記ＰＬＬ回路は、ＶＣＯと、上記ＶＣＯの出力信号と
   入力信号とを位相比較する位相比較器と、上記位相比較
   器の出力端子と上記ＶＣＯの制御信号入力端子との間に
   挿入されるループフィルタとからなり、上記位相比較器
   の出力信号と上記ループフィルタの出力信号とが平衡信
   号の形式とされていることを特徴とするディジタル信号
   再生装置。
3. 【請求項３】 請求項１または請求項２において、 上記位相比較器は、平衡出力信号を上記ループフィルタ
   に対して出力すると共に、出力直流電位を所定の範囲に
   制限するようになされたことを特徴とする装置。