JPH0992772A - リード・オン・チップ半導体パッケージおよびその製造方法 - Google Patents
リード・オン・チップ半導体パッケージおよびその製造方法Info
- Publication number
- JPH0992772A JPH0992772A JP7279103A JP27910395A JPH0992772A JP H0992772 A JPH0992772 A JP H0992772A JP 7279103 A JP7279103 A JP 7279103A JP 27910395 A JP27910395 A JP 27910395A JP H0992772 A JPH0992772 A JP H0992772A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- semiconductor
- lead fingers
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの周辺エッジでの機械的せん断
応力を除去するための、切欠きリード・フィンガを有す
るリード・オン・チップ半導体リードフレーム・パッケ
ージを提供する。 【解決手段】 ほぼ平坦な片持ち梁リード・フィンガ６
０の対向列を、チップの活性面に熱的接触で両面接着テ
ープ５５により取り付ける。リードフレームは、チップ
の活性面上の個別パスを延びて、大きな表面領域を覆
い、熱放散を助ける。リード・フィンガとチップとの間
のすべてのワイヤボンド接続は、チップの中央に延びる
中央接続領域で行われる。各片持ち梁リード・フィンガ
は、損傷を受けやすいチップ周辺エッジの直上に配置さ
れた切欠き部６６を有し、熱的および機械的せん断応力
を軽減する。
応力を除去するための、切欠きリード・フィンガを有す
るリード・オン・チップ半導体リードフレーム・パッケ
ージを提供する。 【解決手段】 ほぼ平坦な片持ち梁リード・フィンガ６
０の対向列を、チップの活性面に熱的接触で両面接着テ
ープ５５により取り付ける。リードフレームは、チップ
の活性面上の個別パスを延びて、大きな表面領域を覆
い、熱放散を助ける。リード・フィンガとチップとの間
のすべてのワイヤボンド接続は、チップの中央に延びる
中央接続領域で行われる。各片持ち梁リード・フィンガ
は、損傷を受けやすいチップ周辺エッジの直上に配置さ
れた切欠き部６６を有し、熱的および機械的せん断応力
を軽減する。
Description
【０００１】
【発明の属する技術分野】この発明は、一般には、半導
体デバイスのためのリード・オン・チップ（ＬＯＣ）パ
ッケージング（Ａワイヤ・パッケージングとしても知ら
れている）、特に、チップ・エッジでの機械的応力を軽
減する切欠きリード・フィンガ構造を有するプレーナ・
リードフレームに関するものである。
体デバイスのためのリード・オン・チップ（ＬＯＣ）パ
ッケージング（Ａワイヤ・パッケージングとしても知ら
れている）、特に、チップ・エッジでの機械的応力を軽
減する切欠きリード・フィンガ構造を有するプレーナ・
リードフレームに関するものである。
【０００２】
【従来の技術】最近の半導体チップのサイズおよび特性
は、単一チップ構造内に集積回路およびそのリードを含
むことが物理的に実際的でないサイズおよび特性であ
る。したがって、最近のチップは、リードなしで製造し
た後、チップに外側リードを設けるリードフレーム・パ
ッケージ構造に実装される。初期の頃の半導体リードフ
レームは、チップの活性面上の入力／出力ポートに直接
にボンディングされるリード・コンタクトを用いてい
た。米国特許第４，２１０，９２６号および第４，２０
９，３５５号明細書は、このような直接にボンディング
される半導体リードフレームの例を開示している。図１
（Ａ），（Ｂ）に示されるように、チップ１２は、リー
ドフレーム１０に設けられ、複数のリード・フィンガ１
４によって取り囲まれている。リード・フィンガ１４の
先端部での隆起コンタクト１６は、チップ１２の周辺エ
ッジでのボンディング・パッドに直接にソルダ・ボンデ
ィングされる。このようにパッケージされたチップは、
時々スパイダと呼ばれる。というのは、リード・フィン
ガがチップ本体の周囲から出るスパイダ（クモ）の足に
似ているからである。コンタクト１６は、先端近くのリ
ード・フィンガ１４を部分的にエッチングし、導電材料
のバンプを残すことによって形成される。リード・フィ
ンガは、圧力を加え、矢印１８で示すようにチップ活性
面に押圧することによって、チップに直接にボンディン
グされる。隆起コンタクト１６は、ボンディング圧力が
加えられるときに、フィンガ全体がチップ面にぶつから
ないようにする。米国特許第４，９２４，２９２号明細
書は、エッチングされたバンプの代りに、フィンガが先
端の近くで曲って、フィンガの長さ部分がチップ表面か
らアーチ状に延びることを除いて、同様のダイレクト・
ボンディングを開示している。
は、単一チップ構造内に集積回路およびそのリードを含
むことが物理的に実際的でないサイズおよび特性であ
る。したがって、最近のチップは、リードなしで製造し
た後、チップに外側リードを設けるリードフレーム・パ
ッケージ構造に実装される。初期の頃の半導体リードフ
レームは、チップの活性面上の入力／出力ポートに直接
にボンディングされるリード・コンタクトを用いてい
た。米国特許第４，２１０，９２６号および第４，２０
９，３５５号明細書は、このような直接にボンディング
される半導体リードフレームの例を開示している。図１
（Ａ），（Ｂ）に示されるように、チップ１２は、リー
ドフレーム１０に設けられ、複数のリード・フィンガ１
４によって取り囲まれている。リード・フィンガ１４の
先端部での隆起コンタクト１６は、チップ１２の周辺エ
ッジでのボンディング・パッドに直接にソルダ・ボンデ
ィングされる。このようにパッケージされたチップは、
時々スパイダと呼ばれる。というのは、リード・フィン
ガがチップ本体の周囲から出るスパイダ（クモ）の足に
似ているからである。コンタクト１６は、先端近くのリ
ード・フィンガ１４を部分的にエッチングし、導電材料
のバンプを残すことによって形成される。リード・フィ
ンガは、圧力を加え、矢印１８で示すようにチップ活性
面に押圧することによって、チップに直接にボンディン
グされる。隆起コンタクト１６は、ボンディング圧力が
加えられるときに、フィンガ全体がチップ面にぶつから
ないようにする。米国特許第４，９２４，２９２号明細
書は、エッチングされたバンプの代りに、フィンガが先
端の近くで曲って、フィンガの長さ部分がチップ表面か
らアーチ状に延びることを除いて、同様のダイレクト・
ボンディングを開示している。
【０００３】半導体チップは、段々と密に集積化される
ようになってきているので、チップを外部へ接続するの
に必要とされる電気的リードの数は、チップのサイズに
比べて非常に多いので、直接に接続されるリードは実際
的でない。さらに、最近の半導体リード・パッケージ
は、大規模集積チップが、正常動作中に発生する熱を放
散させるように構成されなければならない。これらの問
題を扱うために、いくつかのリード・フィンガ・パッケ
ージング技術が、開発されてきた。たとえば、図２は、
チップ３２の周囲に間隔をおいて配置されたリード・フ
ィンガ３０を有するリード・フィンガ・パッケージを示
している。フィンガがチップに直接に接触するのではな
く、各フィンガが、チップにワイヤ・ボンディングされ
ている。このことは、以前はダイレクト・ボンディング
により可能であったよりも多くのリードをチップに接続
することを可能にする。ワイヤボンド３４は、リード・
コンタクト３８を、チップ３２の周辺のチップ・コンタ
クト３６に電気的に接続する。残念なことに、ワイヤボ
ンドは、本来的に、高インピーダンスを有している。こ
の高インピーダンスは、ワイヤボンドの長さが増大する
と、不所望の電気特性および信号遅延を与える。さら
に、チップに対し熱放散はほとんど与えられず、周辺に
設けられたコンタクトが、多くの異物侵入点を与える。
ようになってきているので、チップを外部へ接続するの
に必要とされる電気的リードの数は、チップのサイズに
比べて非常に多いので、直接に接続されるリードは実際
的でない。さらに、最近の半導体リード・パッケージ
は、大規模集積チップが、正常動作中に発生する熱を放
散させるように構成されなければならない。これらの問
題を扱うために、いくつかのリード・フィンガ・パッケ
ージング技術が、開発されてきた。たとえば、図２は、
チップ３２の周囲に間隔をおいて配置されたリード・フ
ィンガ３０を有するリード・フィンガ・パッケージを示
している。フィンガがチップに直接に接触するのではな
く、各フィンガが、チップにワイヤ・ボンディングされ
ている。このことは、以前はダイレクト・ボンディング
により可能であったよりも多くのリードをチップに接続
することを可能にする。ワイヤボンド３４は、リード・
コンタクト３８を、チップ３２の周辺のチップ・コンタ
クト３６に電気的に接続する。残念なことに、ワイヤボ
ンドは、本来的に、高インピーダンスを有している。こ
の高インピーダンスは、ワイヤボンドの長さが増大する
と、不所望の電気特性および信号遅延を与える。さら
に、チップに対し熱放散はほとんど与えられず、周辺に
設けられたコンタクトが、多くの異物侵入点を与える。
【０００４】米国特許第４，８６４，２４５号明細書
は、前述した問題を排除するように構成されたリード・
オン・チップ（ＬＯＣ）半導体パッケージを開示してい
る。図３に示されるように、すべての電気的なチップ接
続は、チップ活性面４２の中央を一直線に延びるバイア
４０を通る。フラット・リード・フィンガ４４は、絶縁
接着片４５で、チップの両側に固定される。リード・フ
ィンガの列は、互いに平行に延び、かつチップの活性面
上に直接にアーチ状に延び、接着片４５の中央から少し
離れて終了する。すべての接続は、チップの中央で行わ
れるので、ほぼ一様な長さの短いワイヤボンド４６を用
いることができる。センタライン接続を有するこの種の
ＬＯＣパッケージは、従来技術の周辺接続に関連した信
号遅延およびタイミング変動をかなり軽減し、パッケー
ジの電気的特性を改善する。さらに、リード・フィンガ
は、接着片４５でチップから熱を運び去るので、ある程
度熱放散を助ける。
は、前述した問題を排除するように構成されたリード・
オン・チップ（ＬＯＣ）半導体パッケージを開示してい
る。図３に示されるように、すべての電気的なチップ接
続は、チップ活性面４２の中央を一直線に延びるバイア
４０を通る。フラット・リード・フィンガ４４は、絶縁
接着片４５で、チップの両側に固定される。リード・フ
ィンガの列は、互いに平行に延び、かつチップの活性面
上に直接にアーチ状に延び、接着片４５の中央から少し
離れて終了する。すべての接続は、チップの中央で行わ
れるので、ほぼ一様な長さの短いワイヤボンド４６を用
いることができる。センタライン接続を有するこの種の
ＬＯＣパッケージは、従来技術の周辺接続に関連した信
号遅延およびタイミング変動をかなり軽減し、パッケー
ジの電気的特性を改善する。さらに、リード・フィンガ
は、接着片４５でチップから熱を運び去るので、ある程
度熱放散を助ける。
【０００５】チップ／リード・フィンガ界面での熱的せ
ん断応力を最少にするためには、リード・フィンガは、
シリコンの熱膨張率に近い低熱膨張率を有する材料、た
とえば銅あるいはニッケル鉄合金のような材料で通常は
作られる。しかし、熱膨張率が正確に一致しても、ＬＯ
Ｃパッケージには高い応力が依然として存在する。リー
ド・フィンガとチップ面との間の表面領域カバレジが大
きくなればなるほど、応力は大きくなる。熱膨張の小さ
な変動でさえも、チップ・エッジに集まる傾向があり、
チップ活性面に対してクラッキングまたは他の損傷を生
じさせ、これはチップ早期故障またはチップの誤動作に
つながる。
ん断応力を最少にするためには、リード・フィンガは、
シリコンの熱膨張率に近い低熱膨張率を有する材料、た
とえば銅あるいはニッケル鉄合金のような材料で通常は
作られる。しかし、熱膨張率が正確に一致しても、ＬＯ
Ｃパッケージには高い応力が依然として存在する。リー
ド・フィンガとチップ面との間の表面領域カバレジが大
きくなればなるほど、応力は大きくなる。熱膨張の小さ
な変動でさえも、チップ・エッジに集まる傾向があり、
チップ活性面に対してクラッキングまたは他の損傷を生
じさせ、これはチップ早期故障またはチップの誤動作に
つながる。
【０００６】熱的せん断応力を最小にするための１つの
方法は、フィンガがチップ・エッジに接触しないよう
に、チップ・エッジ上にフィンガを隆起させるか、また
はアーチ形状にすることであった。図３に示すように、
フィンガ４４は、接着片４５を通過した後、チップ４２
からアーチ状に延びている。この方法は、“ダウン・セ
ッティング（ｄｏｗｎｓｅｔｔｉｎｇ）”として技術上
知られており、たとえば、米国特許第５，０６８，７１
２号明細書に開示されている。ダウン・セッティングは
熱的せん断応力を軽減するが、リード・フィンガの面
を、ノン・プレーナ（非平面的）にし，弱体化し，積層
不可にする。このことは、特に製造プロセス中には、重
大な問題である。たとえば、ノン・プレーナ・リード・
フィンガは、製造トラックまたは自動組立ラインに従う
には適していない。さらに、ノン・プレーナ・ダウンセ
ット・リード・フィンガは、積層できない。というの
は、底部付近のリード・フィンガは、上方のリード・フ
ィンガの重みで破壊するからである。さらに、リード・
フィンガは、チップ面の小さな表面にのみ接触するの
で、ダウン・セット・リード・フィンガの熱放散は、最
小となる。
方法は、フィンガがチップ・エッジに接触しないよう
に、チップ・エッジ上にフィンガを隆起させるか、また
はアーチ形状にすることであった。図３に示すように、
フィンガ４４は、接着片４５を通過した後、チップ４２
からアーチ状に延びている。この方法は、“ダウン・セ
ッティング（ｄｏｗｎｓｅｔｔｉｎｇ）”として技術上
知られており、たとえば、米国特許第５，０６８，７１
２号明細書に開示されている。ダウン・セッティングは
熱的せん断応力を軽減するが、リード・フィンガの面
を、ノン・プレーナ（非平面的）にし，弱体化し，積層
不可にする。このことは、特に製造プロセス中には、重
大な問題である。たとえば、ノン・プレーナ・リード・
フィンガは、製造トラックまたは自動組立ラインに従う
には適していない。さらに、ノン・プレーナ・ダウンセ
ット・リード・フィンガは、積層できない。というの
は、底部付近のリード・フィンガは、上方のリード・フ
ィンガの重みで破壊するからである。さらに、リード・
フィンガは、チップ面の小さな表面にのみ接触するの
で、ダウン・セット・リード・フィンガの熱放散は、最
小となる。
【０００７】
【発明が解決しようとする課題】この発明の目的は、切
欠きリード・フィンガを有する耐久性のあるリード・オ
ン・チップ（ＬＯＣ）リード・フィンガを提供して、チ
ップ・エッジでの機械的せん断応力を軽減することにあ
る。
欠きリード・フィンガを有する耐久性のあるリード・オ
ン・チップ（ＬＯＣ）リード・フィンガを提供して、チ
ップ・エッジでの機械的せん断応力を軽減することにあ
る。
【０００８】この発明の他の目的は、センタライン・ワ
イヤボンド接続、およびチップ面へ接着剤により接続さ
れたリード・フィンガを有するＬＯＣリード・フィンガ
を提供して熱放散を助けることにある。
イヤボンド接続、およびチップ面へ接着剤により接続さ
れたリード・フィンガを有するＬＯＣリード・フィンガ
を提供して熱放散を助けることにある。
【０００９】この発明のさらに他の目的は、フラット・
リード・フィンガを有するプレーナ・リード・フィンガ
を提供して、製造プロセスを容易にすることにある。
リード・フィンガを有するプレーナ・リード・フィンガ
を提供して、製造プロセスを容易にすることにある。
【００１０】
【課題を解決するための手段】この発明によれば、半導
体チップ用のプレーナ・リード・フィンガ・パッケージ
は、フラット・リード・フィンガの対向列を有してい
る。リード・フィンガは、チップの活性面の大きな表面
領域上に延在し、一端でチップの周辺エッジを通り越し
て片持ち梁状に支持されている。リード・フィンガは、
両面接着テープによって、チップの活性面に、機械的お
よび熱的接触で取り付けられる。リード・フィンガとチ
ップとの間の電気的接続は、チップの中央に延びる中央
接続領域でワイヤボンド接続によって行われる。チップ
により発生された熱は、リード・フィンガによってチッ
プから効果的に導かれて、リード・フィンガ・パッケー
ジから放散される。各リード・フィンガは、チップ・エ
ッジの直上に配置された切欠き部を有している。切欠き
部は、チップと接着テープとリード・フィンガとの間の
熱膨張率の差が、損傷を受けやすいチップ・エッジに応
力を加えるのを防止する。さらに、腐食は典型的にリー
ド通路に沿って進むので、切欠き部は増大した通路長を
与えて、チップ面上への腐食の侵入を防止する。
体チップ用のプレーナ・リード・フィンガ・パッケージ
は、フラット・リード・フィンガの対向列を有してい
る。リード・フィンガは、チップの活性面の大きな表面
領域上に延在し、一端でチップの周辺エッジを通り越し
て片持ち梁状に支持されている。リード・フィンガは、
両面接着テープによって、チップの活性面に、機械的お
よび熱的接触で取り付けられる。リード・フィンガとチ
ップとの間の電気的接続は、チップの中央に延びる中央
接続領域でワイヤボンド接続によって行われる。チップ
により発生された熱は、リード・フィンガによってチッ
プから効果的に導かれて、リード・フィンガ・パッケー
ジから放散される。各リード・フィンガは、チップ・エ
ッジの直上に配置された切欠き部を有している。切欠き
部は、チップと接着テープとリード・フィンガとの間の
熱膨張率の差が、損傷を受けやすいチップ・エッジに応
力を加えるのを防止する。さらに、腐食は典型的にリー
ド通路に沿って進むので、切欠き部は増大した通路長を
与えて、チップ面上への腐食の侵入を防止する。
【００１１】
【発明の実施の形態】図４は、この発明によるリード・
オン・チップ（ＬＯＣ）リード・フィンガ・パッケージ
を示す。半導体パッケージは、半導体チップ５２を収容
する外部ケースとして働くカプセル封止材５０を有して
いる。チップ５２は、両面接着層またはテープ５５によ
って覆われる活性面５４を有している。中央接続領域５
８は、チップ活性面の中央に延びている。接着層５５の
一部は除去されて、チップ・コンタクト・パッド（図示
せず）へのアクセスを与える。ワイヤボンド６３は、複
数のリード・フィンガ６０を、チップ・コンタクト・パ
ッド（図示せず）へ電気的に接続する。リード・フィン
ガ６０は、チップ５２の周辺エッジ上に片持ち梁状に支
持され、特定のチップ５２に対する表面領域の所定部分
を覆うように個別化された通路で両面接着層５５上を通
るように延びている。好適な実施例では、中央接続領域
５８は、チップ５２の１つの軸方向に延び、リード・フ
ィンガ６０は、中央接続領域５８に平行なチップ５２の
対向側部から、平行列で片持ち梁状に支持される。リー
ド・フィンガ６０は、両面接着層５５上で９０°の曲が
り６４を有する通路で延びており、中央接続領域５８に
垂直に終了する。両面接着層５５は、リード・フィンガ
６０を、チップ５４の活性面の大部分で機械的および熱
的に接触させて堅固に接着させる。製造中、両面接着層
５５は、リード・フィンガ６０を付けてからチップ面５
４に付けてもよく、あるいはチップ面に付けてからリー
ド・フィンガ６０を付けてもよい。リード・フィンガ６
０は、幅広部６２を有し、この幅広部６２は、パッケー
ジ５０から延び、チップ５２上で細い幅にテーパする。
リード・フィンガ６０のこのように個別化された通路配
置は、チップ活性面５４の大きな表面領域が、リード・
フィンガ６０と機械的または熱的に接触することを保証
する。このことは、腐食の危険性を軽減し、チップ面に
接触する異物の生成を減少させる。さらに、活性面上の
リード・フィンガ６０の広い表面領域カバレジが、チッ
プ５２により発生する熱のかなりの量を放散する効果的
な手段を与える。
オン・チップ（ＬＯＣ）リード・フィンガ・パッケージ
を示す。半導体パッケージは、半導体チップ５２を収容
する外部ケースとして働くカプセル封止材５０を有して
いる。チップ５２は、両面接着層またはテープ５５によ
って覆われる活性面５４を有している。中央接続領域５
８は、チップ活性面の中央に延びている。接着層５５の
一部は除去されて、チップ・コンタクト・パッド（図示
せず）へのアクセスを与える。ワイヤボンド６３は、複
数のリード・フィンガ６０を、チップ・コンタクト・パ
ッド（図示せず）へ電気的に接続する。リード・フィン
ガ６０は、チップ５２の周辺エッジ上に片持ち梁状に支
持され、特定のチップ５２に対する表面領域の所定部分
を覆うように個別化された通路で両面接着層５５上を通
るように延びている。好適な実施例では、中央接続領域
５８は、チップ５２の１つの軸方向に延び、リード・フ
ィンガ６０は、中央接続領域５８に平行なチップ５２の
対向側部から、平行列で片持ち梁状に支持される。リー
ド・フィンガ６０は、両面接着層５５上で９０°の曲が
り６４を有する通路で延びており、中央接続領域５８に
垂直に終了する。両面接着層５５は、リード・フィンガ
６０を、チップ５４の活性面の大部分で機械的および熱
的に接触させて堅固に接着させる。製造中、両面接着層
５５は、リード・フィンガ６０を付けてからチップ面５
４に付けてもよく、あるいはチップ面に付けてからリー
ド・フィンガ６０を付けてもよい。リード・フィンガ６
０は、幅広部６２を有し、この幅広部６２は、パッケー
ジ５０から延び、チップ５２上で細い幅にテーパする。
リード・フィンガ６０のこのように個別化された通路配
置は、チップ活性面５４の大きな表面領域が、リード・
フィンガ６０と機械的または熱的に接触することを保証
する。このことは、腐食の危険性を軽減し、チップ面に
接触する異物の生成を減少させる。さらに、活性面上の
リード・フィンガ６０の広い表面領域カバレジが、チッ
プ５２により発生する熱のかなりの量を放散する効果的
な手段を与える。
【００１２】当業者は、リード・フィンガ６０とチップ
５２との間の熱膨張率の非常に小さな差でも、大きな表
面領域カバレジの故に増大されてチップエッジに集中
し、許容できないせん断応力レベルを生じさせることが
わかるであろう。チップ・エッジでの応力を軽減するた
めには、リードフレームを圧印加工またはハーフ・エッ
チングして、チップ・エッジ上に切欠き６６を作製す
る。切欠きは、チップ・エッジでリードフレームにより
生成されるせん断応力を除去し、チップの寿命および信
頼性を増大させる。好適な実施例では、切欠きは正方形
で示されているが、たとえば長方形，半円形，三角形，
任意の形状のようないかなる形状とすることができる。
さらに、腐食は典型的にリード通路に沿って進むので、
切欠きは増大した通路長を与え、チップ面上での腐食性
侵入を防止する。
５２との間の熱膨張率の非常に小さな差でも、大きな表
面領域カバレジの故に増大されてチップエッジに集中
し、許容できないせん断応力レベルを生じさせることが
わかるであろう。チップ・エッジでの応力を軽減するた
めには、リードフレームを圧印加工またはハーフ・エッ
チングして、チップ・エッジ上に切欠き６６を作製す
る。切欠きは、チップ・エッジでリードフレームにより
生成されるせん断応力を除去し、チップの寿命および信
頼性を増大させる。好適な実施例では、切欠きは正方形
で示されているが、たとえば長方形，半円形，三角形，
任意の形状のようないかなる形状とすることができる。
さらに、腐食は典型的にリード通路に沿って進むので、
切欠きは増大した通路長を与え、チップ面上での腐食性
侵入を防止する。
【００１３】図５は、切欠きリード・フィンガを有する
半導体パッケージの断面図を示している。この半導体パ
ッケージは、リード・フィンガ６０が接着層５５上をチ
ップ活性面５４を経て直線状に延びるように示されてい
ることを除いて、図４に示されるパッケージと類似して
いる。リード・フィンガ６６の切欠き部は、チップ５２
のエッジ上に配置され、エッジでの機械的せん断応力お
よび腐食性侵入を軽減する。
半導体パッケージの断面図を示している。この半導体パ
ッケージは、リード・フィンガ６０が接着層５５上をチ
ップ活性面５４を経て直線状に延びるように示されてい
ることを除いて、図４に示されるパッケージと類似して
いる。リード・フィンガ６６の切欠き部は、チップ５２
のエッジ上に配置され、エッジでの機械的せん断応力お
よび腐食性侵入を軽減する。
【図１】（Ａ）は、従来技術のコンタクト・リードフレ
ームの平面図であり、（Ｂ）はそのＡ−Ａ′線断面図で
ある。
ームの平面図であり、（Ｂ）はそのＡ−Ａ′線断面図で
ある。
【図２】周辺接続を有する従来技術のリードフレームの
破断斜視図である。
破断斜視図である。
【図３】ダウンセット・リード・オン・チップ（ＬＯ
Ｃ）リードフレームを用いた従来技術の半導体パッケー
ジの破断斜視図である。
Ｃ）リードフレームを用いた従来技術の半導体パッケー
ジの破断斜視図である。
【図４】この発明による切欠きリード・フィンガを有す
るＬＯＣ半導体パッケージの破断斜視図である。
るＬＯＣ半導体パッケージの破断斜視図である。
【図５】この発明による切欠きリード・フィンガを有す
る半導体パッケージの断面図である。
る半導体パッケージの断面図である。
５０ 外部ケース ５２ 半導体チップ ５４ チップ活性面 ５５ 両面接着率 ５８ 中央接続領域 ６０ リード・フィンガ ６２ 幅広部 ６３ ワイヤボンド ６６ 切欠き
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハロルド・ウォード・コンルー アメリカ合衆国 バーモント州 エセック ス ジャンクション エセックス ハイラ ンズ 15 (72)発明者 フランシス・ユージンヌ・フローベル アメリカ合衆国 バーモント州 エセック ス ジャンクション タフト ストリート １ (72)発明者 アルバート・ジョン・グレゴリッチ，ジュ ニア アメリカ合衆国 バーモント州 サウス バーリントン バトラー ドライブ ９ (72)発明者 シェルドン・コール・リーリー アメリカ合衆国 バーモント州 バーリン トン クレッセント ロード 105 (72)発明者 ステファン・ジョージ・スター アメリカ合衆国 バーモント州 エセック ス ジャンクション フォスター ロード 53 (72)発明者 ロナルド・ロバート・アットレヒト アメリカ合衆国 バーモント州 エセック ス ジャンクション アイロキオス アヴ ェニュー 115 (72)発明者 エリック・ジェフリー・ホワイト アメリカ合衆国 バーモント州 エセック ス ジャンクション オールド ステージ ロード 223 (72)発明者 ジェンス・ギュンテル・ポール ドイツ 93170 ベルンマルドスワルド− アールバック シュパットベーク ４
Claims (8)
- 【請求項１】周辺エッジで終る活性面を有する半導体チ
ップと、 前記半導体チップの前記活性面の少なくとも一部を覆う
接着層と、 前記接着層と接触する前記半導体チップの前記活性面上
に平坦に延びる第１の部分と、前記周辺エッジを越えて
延びる第２の部分とを有し、前記周辺エッジの直上に配
置された切欠きを有する複数のリード・フィンガと、 前記半導体チップを収容するカプセルとを備え、 前記複数のリード・フィンガは、前記カプセルから突き
出ている、ことを特徴とするリード・オン・チップ半導
体パッケージ。 - 【請求項２】前記活性面上に延在する中央接続領域をさ
らに備え、前記リード・フィンガの前記第１の部分は、
前記中央接続領域の手前で終端し、 前記複数のリード・フィンガを、前記中央接続領域で前
記チップに電気的に接続するワイヤボンドをさらに備え
る、ことを特徴とする請求項１記載のリード・オン・チ
ップ半導体パッケージ。 - 【請求項３】前記接着層が、両面接着テープであること
を特徴とする請求項１記載のリード・オン・チップ半導
体パッケージ。 - 【請求項４】前記複数のリード・フィンガの前記第１の
部分が、互いに平行に前記接着層上に延びて前記活性面
の所定部分を覆っていることを特徴とする請求項１記載
のリード・オン・チップ半導体パッケージ。 - 【請求項５】前記複数のリード・フィンガの前記第１の
部分が、前記接着層上を、全体で９０°曲がって延びて
いることを特徴とする請求項４記載のリード・オン・チ
ップ半導体パッケージ。 - 【請求項６】前記複数のリード・フィンガの前記第１の
部分が、前記第２の部分の幅よりも狭い幅を有すること
を特徴とする請求項１記載のリード・オン・チップ半導
体パッケージ。 - 【請求項７】複数のリード・フィンガを有するプレーナ
・リード・オン・チップ半導体パッケージを製造する方
法において、 半導体チップの活性面に、前記半導体チップの周辺エッ
ジで終る接着層を設ける工程と、 前記複数のリード・フィンガの各々に、切欠きを形成す
る工程と、 前記複数のリード・フィンガの各々の前記切欠きを、前
記周辺エッジの直上に配置して、前記複数のリード・フ
ィンガを、前記接着層に取り付ける工程と、 前記チップ活性面の中央部の接続領域で、前記複数のリ
ード・フィンガを、前記半導体チップにワイヤ・ボンデ
ィングする工程と、 前記半導体チップと前記複数のリード・フィンガとを、
前記リード・フィンガの一部分が突き出るように保護ハ
ウジング内にカプセルを封止する工程と、を含むことを
特徴とする製造方法。 - 【請求項８】半導体チップの活性面の少なくとも一部を
覆う接着層と、 前記接着層上に平坦に延びる複数のリード・フィンガと
を備え、 前記複数のリード・フィンガのうちの少なくとも１つ
は、半導体チップの周辺エッジ上に一致するように配置
された切欠きを有する、ことを特徴とするリード・オン
・チップ半導体リードフレーム・パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US334478 | 1994-11-04 | ||
| US08/334,478 US5545921A (en) | 1994-11-04 | 1994-11-04 | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992772A true JPH0992772A (ja) | 1997-04-04 |
| JP2923236B2 JP2923236B2 (ja) | 1999-07-26 |
Family
ID=23307395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279103A Expired - Fee Related JP2923236B2 (ja) | 1994-11-04 | 1995-10-26 | リード・オン・チップ半導体パッケージおよびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5545921A (ja) |
| EP (1) | EP0710982B1 (ja) |
| JP (1) | JP2923236B2 (ja) |
| KR (1) | KR0174341B1 (ja) |
| AT (1) | ATE222402T1 (ja) |
| DE (1) | DE69527761T2 (ja) |
| TW (1) | TW303509B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3309686B2 (ja) * | 1995-03-17 | 2002-07-29 | セイコーエプソン株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| TW314650B (ja) * | 1995-06-21 | 1997-09-01 | Oki Electric Ind Co Ltd | |
| US5811875A (en) * | 1995-06-29 | 1998-09-22 | Samsung Electronics Co., Ltd. | Lead frames including extended tie-bars, and semiconductor chip packages using same |
| US6277225B1 (en) * | 1996-03-13 | 2001-08-21 | Micron Technology, Inc. | Stress reduction feature for LOC lead frame |
| JPH09283545A (ja) * | 1996-04-10 | 1997-10-31 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置及びその製造方法 |
| KR100216064B1 (ko) * | 1996-10-04 | 1999-08-16 | 윤종용 | 반도체 칩 패키지 |
| KR100227149B1 (ko) * | 1997-04-15 | 1999-10-15 | 김영환 | 반도체 패키지 |
| US5923081A (en) * | 1997-05-15 | 1999-07-13 | Micron Technology, Inc. | Compression layer on the leadframe to reduce stress defects |
| US6159764A (en) * | 1997-07-02 | 2000-12-12 | Micron Technology, Inc. | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages |
| JP2891692B1 (ja) | 1997-08-25 | 1999-05-17 | 株式会社日立製作所 | 半導体装置 |
| KR100401536B1 (ko) * | 1997-12-31 | 2004-01-24 | 주식회사 하이닉스반도체 | 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법 |
| US6256200B1 (en) * | 1999-05-27 | 2001-07-03 | Allen K. Lam | Symmetrical package for semiconductor die |
| US6512304B2 (en) | 2000-04-26 | 2003-01-28 | International Rectifier Corporation | Nickel-iron expansion contact for semiconductor die |
| US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| EP2688093B1 (en) | 2012-07-19 | 2018-07-18 | Technische Universität Ilmenau | Method of and apparatus for fluidic self-assembly of components on a substrate |
| WO2014020470A1 (en) * | 2012-07-30 | 2014-02-06 | Koninklijke Philips N.V. | Strengthened led package and method therefor |
| US10211172B2 (en) * | 2014-03-13 | 2019-02-19 | Maxim Integrated Products, Inc. | Wafer-based electronic component packaging |
| US9892860B2 (en) | 2014-11-24 | 2018-02-13 | Avx Corporation | Capacitor with coined lead frame |
| US10242935B2 (en) | 2017-08-31 | 2019-03-26 | Nxp Usa, Inc. | Packaged semiconductor device and method for forming |
| CN108010890A (zh) * | 2017-12-29 | 2018-05-08 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构和方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4210926A (en) * | 1977-12-07 | 1980-07-01 | Siemens Aktiengesellschaft | Intermediate member for mounting and contacting a semiconductor body |
| US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
| JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
| US4722060A (en) * | 1984-03-22 | 1988-01-26 | Thomson Components-Mostek Corporation | Integrated-circuit leadframe adapted for a simultaneous bonding operation |
| US4754912A (en) * | 1984-04-05 | 1988-07-05 | National Semiconductor Corporation | Controlled collapse thermocompression gang bonding |
| US4862245A (en) * | 1985-04-18 | 1989-08-29 | International Business Machines Corporation | Package semiconductor chip |
| US4810620A (en) * | 1985-06-26 | 1989-03-07 | National Semiconductor Corporation | Nickel plated tape |
| US4803540A (en) * | 1986-11-24 | 1989-02-07 | American Telephone And Telegraph Co., At&T Bell Labs | Semiconductor integrated circuit packages |
| US5184208A (en) * | 1987-06-30 | 1993-02-02 | Hitachi, Ltd. | Semiconductor device |
| US4924292A (en) * | 1988-04-12 | 1990-05-08 | Kaufman Lance R | Direct bond circuit assembly with crimped lead frame |
| KR0158868B1 (ko) * | 1988-09-20 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
| JPH0286155A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | リードフレーム |
| US4864245A (en) | 1988-11-22 | 1989-09-05 | Kasha Amplifiers | Modification unit for an amplifier |
| US5227661A (en) * | 1990-09-24 | 1993-07-13 | Texas Instruments Incorporated | Integrated circuit device having an aminopropyltriethoxysilane coating |
| US5177032A (en) * | 1990-10-24 | 1993-01-05 | Micron Technology, Inc. | Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape |
| US5229329A (en) * | 1991-02-28 | 1993-07-20 | Texas Instruments, Incorporated | Method of manufacturing insulated lead frame for integrated circuits |
| US5403785A (en) * | 1991-03-03 | 1995-04-04 | Matsushita Electric Works, Ltd. | Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby |
| JPH05109928A (ja) * | 1991-10-14 | 1993-04-30 | Mitsubishi Electric Corp | 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置 |
| JP2509422B2 (ja) * | 1991-10-30 | 1996-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JPH05136312A (ja) * | 1991-11-15 | 1993-06-01 | Sony Corp | 半導体装置 |
| JPH0621321A (ja) * | 1992-01-29 | 1994-01-28 | Texas Instr Inc <Ti> | 電気部品実装用支持体付きの集積回路装置 |
| US5457071A (en) * | 1993-09-03 | 1995-10-10 | International Business Machine Corp. | Stackable vertical thin package/plastic molded lead-on-chip memory cube |
-
1994
- 1994-11-04 US US08/334,478 patent/US5545921A/en not_active Expired - Lifetime
-
1995
- 1995-06-02 US US08/458,848 patent/US5576246A/en not_active Expired - Lifetime
- 1995-10-26 JP JP7279103A patent/JP2923236B2/ja not_active Expired - Fee Related
- 1995-11-02 EP EP95480162A patent/EP0710982B1/en not_active Expired - Lifetime
- 1995-11-02 AT AT95480162T patent/ATE222402T1/de not_active IP Right Cessation
- 1995-11-02 DE DE69527761T patent/DE69527761T2/de not_active Expired - Lifetime
- 1995-11-03 KR KR1019950039572A patent/KR0174341B1/ko not_active Expired - Fee Related
- 1995-11-29 TW TW084112699A patent/TW303509B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019688A (ko) | 1996-06-17 |
| KR0174341B1 (ko) | 1999-02-01 |
| EP0710982A3 (en) | 1996-05-15 |
| EP0710982A2 (en) | 1996-05-08 |
| EP0710982B1 (en) | 2002-08-14 |
| US5576246A (en) | 1996-11-19 |
| DE69527761D1 (de) | 2002-09-19 |
| TW303509B (ja) | 1997-04-21 |
| ATE222402T1 (de) | 2002-08-15 |
| DE69527761T2 (de) | 2003-04-03 |
| US5545921A (en) | 1996-08-13 |
| JP2923236B2 (ja) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2923236B2 (ja) | リード・オン・チップ半導体パッケージおよびその製造方法 | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| JPH06105721B2 (ja) | 半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| US5184208A (en) | Semiconductor device | |
| US5514905A (en) | Semiconductor device | |
| JP2000124235A (ja) | 樹脂封止半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JP3702152B2 (ja) | 半導体装置 | |
| JP3153809B2 (ja) | 半導体装置 | |
| JP3356566B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH0778910A (ja) | 半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP2001015669A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2004200532A (ja) | 半導体装置およびその製造方法 | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| KR0138301B1 (ko) | 리드 온 칩(loc) 구조의 패키지 | |
| JP3203209B2 (ja) | 半導体装置 | |
| JP2577879B2 (ja) | 半導体装置 | |
| JP3115432B2 (ja) | 半導体装置 | |
| JPH0250438A (ja) | 半導体記憶装置 | |
| JP4275109B2 (ja) | 半導体装置 | |
| JP2633514B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |