JPH099314A - 表示付き無線選択呼出受信機 - Google Patents
表示付き無線選択呼出受信機Info
- Publication number
- JPH099314A JPH099314A JP15315195A JP15315195A JPH099314A JP H099314 A JPH099314 A JP H099314A JP 15315195 A JP15315195 A JP 15315195A JP 15315195 A JP15315195 A JP 15315195A JP H099314 A JPH099314 A JP H099314A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- storage means
- mounting
- radio selective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】ページャで、客先別の機能要求に対し、無駄に
機器サイズを大きくすることなく、また製造上もＲＯ
Ｍ，ＲＡＭ取替以外の変更をすることなく対応させる。 【構成】ＲＯＭ，ＲＡＭを含んで１チップＩＣで構成す
るページャで、このＩＣに外付けされ、前記ＲＡＭとは
別のＲＡＭおよび前記ＲＯＭとは別のＲＯＭのいずれか
を同一実装エリアに選択的に実装可能なＲＡＭ用パッド
３ａ，３ｂＲＯＭ用パッド２ａ，２ｂを有するプリント
配線板を設ける。これらの追加ＲＡＭおよびＲＯＭのセ
ンター位置が一致するようにＲＡＭ用パッド３ａ，３
ｂ、ＲＯＭ用パッド２ａ，２ｂを配列する。
機器サイズを大きくすることなく、また製造上もＲＯ
Ｍ，ＲＡＭ取替以外の変更をすることなく対応させる。 【構成】ＲＯＭ，ＲＡＭを含んで１チップＩＣで構成す
るページャで、このＩＣに外付けされ、前記ＲＡＭとは
別のＲＡＭおよび前記ＲＯＭとは別のＲＯＭのいずれか
を同一実装エリアに選択的に実装可能なＲＡＭ用パッド
３ａ，３ｂＲＯＭ用パッド２ａ，２ｂを有するプリント
配線板を設ける。これらの追加ＲＡＭおよびＲＯＭのセ
ンター位置が一致するようにＲＡＭ用パッド３ａ，３
ｂ、ＲＯＭ用パッド２ａ，２ｂを配列する。
Description
【０００１】
【産業上の利用分野】本発明は無線選択呼出受信機（以
下、ページャと称す）に関し、特にメッセージデータ等
を格納する一時記憶手段（以下、ＲＡＭと称す）と、ペ
ージャを制御するためのプログラムを格納する読み出し
専用記憶手段（以下、ＲＯＭと称す）とを使用し多機能
に対応させることが可能な表示付きページャに関する。
下、ページャと称す）に関し、特にメッセージデータ等
を格納する一時記憶手段（以下、ＲＡＭと称す）と、ペ
ージャを制御するためのプログラムを格納する読み出し
専用記憶手段（以下、ＲＯＭと称す）とを使用し多機能
に対応させることが可能な表示付きページャに関する。
【０００２】
【従来の技術】最近では、集積回路（以下、ＩＣと称
す）の集積度が上がりページャの制御に必要なデコー
ダ、ＣＰＵ、ＲＯＭ、ＲＡＭが１つのＩＣ内にまとめら
れ、いわゆる特定用途向けＩＣ（Ａｐｐｌｉｃａｔｉｏ
ｎ Ｓｐｅｃｉｆｉｃ ＩＣ；ＡＳＩＣ）と呼ばれる１
チップ化が盛んになっている。しかしＩＣにも大きさ、
入出力端子の限界がありページャすべてが１チップ化に
なっている訳では無い。また、ページャには機能規模や
客先からの要求によって、小規模な機能のページャ、中
規模および大規模な機能のページャ等様様な仕様があ
る。これら機能規模の違いは存在するが、製造を簡単に
するためこれらすべてのページャの制御部分にには同じ
ＡＳＩＣが用いられることが多い。
す）の集積度が上がりページャの制御に必要なデコー
ダ、ＣＰＵ、ＲＯＭ、ＲＡＭが１つのＩＣ内にまとめら
れ、いわゆる特定用途向けＩＣ（Ａｐｐｌｉｃａｔｉｏ
ｎ Ｓｐｅｃｉｆｉｃ ＩＣ；ＡＳＩＣ）と呼ばれる１
チップ化が盛んになっている。しかしＩＣにも大きさ、
入出力端子の限界がありページャすべてが１チップ化に
なっている訳では無い。また、ページャには機能規模や
客先からの要求によって、小規模な機能のページャ、中
規模および大規模な機能のページャ等様様な仕様があ
る。これら機能規模の違いは存在するが、製造を簡単に
するためこれらすべてのページャの制御部分にには同じ
ＡＳＩＣが用いられることが多い。
【０００３】比較的小規模な機能のページャの場合、前
述のようなＩＣ１チップで実現可能であり、このＡＳＩ
ＣのなかのＲＯＭ，ＲＡＭを用いてページャを構成して
いる。限られたＩＣスペースのなかでＲＯＭ，ＲＡＭそ
れぞれの領域が与えられているため、例えば、ＲＯＭ容
量３２０キロビット，ＲＡＭ容量１６キロビットとそれ
程大きな容量は得られない。従って、プログラム領域が
少なく、メッセージメモリ容量も比較的少ないため機能
としては小規模のものとなる。
述のようなＩＣ１チップで実現可能であり、このＡＳＩ
ＣのなかのＲＯＭ，ＲＡＭを用いてページャを構成して
いる。限られたＩＣスペースのなかでＲＯＭ，ＲＡＭそ
れぞれの領域が与えられているため、例えば、ＲＯＭ容
量３２０キロビット，ＲＡＭ容量１６キロビットとそれ
程大きな容量は得られない。従って、プログラム領域が
少なく、メッセージメモリ容量も比較的少ないため機能
としては小規模のものとなる。
【０００４】一方、大規模な機能のページャの場合、Ａ
ＳＩＣに納められている前述した規模のＲＯＭ，ＲＡＭ
では物足りず外付けに、例えば、容量２メガビットのＲ
ＯＭ，容量６４キロビットのＲＡＭを設け、プログラム
領域およびメッセージメモリ容量を非常に大きくとれる
構成としている。
ＳＩＣに納められている前述した規模のＲＯＭ，ＲＡＭ
では物足りず外付けに、例えば、容量２メガビットのＲ
ＯＭ，容量６４キロビットのＲＡＭを設け、プログラム
領域およびメッセージメモリ容量を非常に大きくとれる
構成としている。
【０００５】また、中規模な機能のページャの場合、Ａ
ＳＩＣだけでは物足りずＲＯＭかＲＡＭのどちらかが更
に必要になる。どちらかを使用するかは客先の機能要求
により異なる。従って、この中規模なページャの場合、
部品実装するプリント配線板にＲＯＭ，ＲＡＭの実装エ
リア及び実装パターンを別々に設けていた。別々に実装
パターンを設けているのは部品の大きさがメモリ容量に
よって異なることと、ＲＯＭとＲＡＭとでは若干端子配
置が異なることにある。
ＳＩＣだけでは物足りずＲＯＭかＲＡＭのどちらかが更
に必要になる。どちらかを使用するかは客先の機能要求
により異なる。従って、この中規模なページャの場合、
部品実装するプリント配線板にＲＯＭ，ＲＡＭの実装エ
リア及び実装パターンを別々に設けていた。別々に実装
パターンを設けているのは部品の大きさがメモリ容量に
よって異なることと、ＲＯＭとＲＡＭとでは若干端子配
置が異なることにある。
【０００６】
【発明が解決しようとする課題】この従来の中規模ペー
ジャの場合、部品の大きさがメモリ容量によって異な
り、ＲＯＭとＲＡＭとでは若干端子配置が異なるため、
部品を実装するプリント配線板にＲＯＭ，ＲＡＭの実装
エリアおよび実装パターンを別々に設けていた。従っ
て、客先の機能要求で追加のＲＯＭを使う場合、プリン
ト配線板上のＲＡＭの実装エリアは無駄になり、一方、
ＲＡＭの追加の場合にはＲＯＭの実装エリアは無駄にな
り、実装効率は非常に悪くなる。この結果、プリント配
線板のサイズが大きくなり機器サイズが大きくなってし
まうという問題があった。また部品搭載の際、ＲＯＭと
ＲＡＭの搭載位置が違うために搭載のためのプログラム
をいちいち変更しなければならないという製造上の問題
もあった。
ジャの場合、部品の大きさがメモリ容量によって異な
り、ＲＯＭとＲＡＭとでは若干端子配置が異なるため、
部品を実装するプリント配線板にＲＯＭ，ＲＡＭの実装
エリアおよび実装パターンを別々に設けていた。従っ
て、客先の機能要求で追加のＲＯＭを使う場合、プリン
ト配線板上のＲＡＭの実装エリアは無駄になり、一方、
ＲＡＭの追加の場合にはＲＯＭの実装エリアは無駄にな
り、実装効率は非常に悪くなる。この結果、プリント配
線板のサイズが大きくなり機器サイズが大きくなってし
まうという問題があった。また部品搭載の際、ＲＯＭと
ＲＡＭの搭載位置が違うために搭載のためのプログラム
をいちいち変更しなければならないという製造上の問題
もあった。
【０００７】本発明の目的は、中規模機能のページャ
で、追加するＲＯＭまたはＲＡＭのいずれかを選択的に
使用可能なように同一の実装エリア，実装パターンをプ
リント配線板に設けておくことにより、客先別の機能要
求に対し無駄に機器サイズを大きくすることのない表示
付き無線選択呼出受信機を提供することにある。
で、追加するＲＯＭまたはＲＡＭのいずれかを選択的に
使用可能なように同一の実装エリア，実装パターンをプ
リント配線板に設けておくことにより、客先別の機能要
求に対し無駄に機器サイズを大きくすることのない表示
付き無線選択呼出受信機を提供することにある。
【０００８】また、本発明の他の目的は、上述したプリ
ント配線板でＲＯＭおよびＲＡＭを実装するセンター位
置が一致するようにパッドを配列しておくことにより、
製造上融通性の高い部品搭載が可能になる表示付き無線
選択呼出受信機を提供することにある。
ント配線板でＲＯＭおよびＲＡＭを実装するセンター位
置が一致するようにパッドを配列しておくことにより、
製造上融通性の高い部品搭載が可能になる表示付き無線
選択呼出受信機を提供することにある。
【０００９】
【課題を解決するための手段】本発明の表示付き無線選
択呼出受信機は、メッセージデータを含んだ無線信号を
受信し復調する無線部と、前記無線部で復調された信号
を復号化すると共に自局宛の呼出しであることを識別し
たとき前記メッセージデータを出力するデコーダと、無
線選択呼出受信機を制御するためのプログラムをあらか
じめ格納しているＲＯＭと、前記デコーダから出力され
たメッセージデータを前記プログラムによって書込み読
出し制御するＣＰＵと、前記メッセージデータを前記Ｃ
ＰＵの制御に基づき格納あるいは出力するためのＲＡＭ
とを１チップＩＣで構成する制御部とを備える表示付き
無線選択呼出受信機において、前記ＩＣに外付けされ、
受信するメッセージの格納エリアを拡張するため前記Ｒ
ＡＭとは別に設けられる第１の記憶手段および無線選択
呼出受信機の機能追加用プログラムの格納エリアを拡張
するため前記ＲＯＭとは別に設けられる第２の記憶手段
のいずれかを同一実装エリアに選択的に実装可能なプリ
ント配線板を備えるものであり、前記プリント配線板
は、前記第１および第２の記憶手段の実装エリアを共有
する配線パターンを備えるものである。
択呼出受信機は、メッセージデータを含んだ無線信号を
受信し復調する無線部と、前記無線部で復調された信号
を復号化すると共に自局宛の呼出しであることを識別し
たとき前記メッセージデータを出力するデコーダと、無
線選択呼出受信機を制御するためのプログラムをあらか
じめ格納しているＲＯＭと、前記デコーダから出力され
たメッセージデータを前記プログラムによって書込み読
出し制御するＣＰＵと、前記メッセージデータを前記Ｃ
ＰＵの制御に基づき格納あるいは出力するためのＲＡＭ
とを１チップＩＣで構成する制御部とを備える表示付き
無線選択呼出受信機において、前記ＩＣに外付けされ、
受信するメッセージの格納エリアを拡張するため前記Ｒ
ＡＭとは別に設けられる第１の記憶手段および無線選択
呼出受信機の機能追加用プログラムの格納エリアを拡張
するため前記ＲＯＭとは別に設けられる第２の記憶手段
のいずれかを同一実装エリアに選択的に実装可能なプリ
ント配線板を備えるものであり、前記プリント配線板
は、前記第１および第２の記憶手段の実装エリアを共有
する配線パターンを備えるものである。
【００１０】また、前記プリント配線板は、前記第１ま
たは第２の記憶手段を実装するため、これら記憶手段の
センター位置が一致するように配列された前記第１およ
び第２の記憶手段用のパッドを備える。
たは第２の記憶手段を実装するため、これら記憶手段の
センター位置が一致するように配列された前記第１およ
び第２の記憶手段用のパッドを備える。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す構成図であり、
（ａ）はＡＳＩＣに外付けされたＲＡＭを使用したペー
ジャを示す図で、（ｂ）はＡＳＩＣに外付けされたＲＯ
Ｍを使用したページャを示す図である。
る。図１は本発明の一実施例を示す構成図であり、
（ａ）はＡＳＩＣに外付けされたＲＡＭを使用したペー
ジャを示す図で、（ｂ）はＡＳＩＣに外付けされたＲＯ
Ｍを使用したページャを示す図である。
【００１２】図１（ａ）において、ページャは、無線信
号を受信するアンテナ１と、アンテナ１で受信されたメ
ッセージデータを含む無線信号を復調する無線部２と、
無線部２で復調された信号を復号化すると共に自局宛の
呼出しであることを識別したとき受信したメッセージデ
ータを出力するデコーダ３と、ページャを制御するため
のプログラムをあらかじめ格納しているＲＯＭ４と、デ
コーダ３から出力されたメッセージデータをＲＯＭ４に
格納されたプログラムによって書込み読出し制御するＣ
ＰＵ５と、メッセージデータをＣＰＵ５の制御に基づき
格納あるいは出力するためのＲＡＭ６と、自局の選択呼
出番号およびページャに固有のシステム情報をあらかじ
め格納しているＩＤ−ＲＯＭ８と、受信した無線信号中
にメッセージデータが含まれている場合このメッセージ
データを表示するためのＬＣＤ１０と、ＣＰＵ５の制御
に基づきＬＣＤ１０を駆動するＬＣＤドライバ９とを備
える。制御部７は、デコーダ３，ＲＯＭ４，ＣＰＵ５お
よびＲＡＭ６を１チップ化し構成し、いわゆるＡＳＩＣ
と呼称されるものである。受信したメッセージデータ
は、制御部７のなかのＲＡＭ６もしくは外付けの例え
ば、容量６４キロビットのＲＡＭ１１に保存される。な
お、図１では、自局の選択呼出信号と受信したデータに
含まれる選択呼出信号とが比較され、合致した場合にペ
ージャの所持者に音や振動で知らせる報知部は図示を省
略してある。図１（ｂ）は図１（ａ）と比較しＲＡＭ１
１に代わって、追加プログラムを格納するための例え
ば、容量２メガビットのＲＯＭ１２以外は同一なので、
説明を省略する。
号を受信するアンテナ１と、アンテナ１で受信されたメ
ッセージデータを含む無線信号を復調する無線部２と、
無線部２で復調された信号を復号化すると共に自局宛の
呼出しであることを識別したとき受信したメッセージデ
ータを出力するデコーダ３と、ページャを制御するため
のプログラムをあらかじめ格納しているＲＯＭ４と、デ
コーダ３から出力されたメッセージデータをＲＯＭ４に
格納されたプログラムによって書込み読出し制御するＣ
ＰＵ５と、メッセージデータをＣＰＵ５の制御に基づき
格納あるいは出力するためのＲＡＭ６と、自局の選択呼
出番号およびページャに固有のシステム情報をあらかじ
め格納しているＩＤ−ＲＯＭ８と、受信した無線信号中
にメッセージデータが含まれている場合このメッセージ
データを表示するためのＬＣＤ１０と、ＣＰＵ５の制御
に基づきＬＣＤ１０を駆動するＬＣＤドライバ９とを備
える。制御部７は、デコーダ３，ＲＯＭ４，ＣＰＵ５お
よびＲＡＭ６を１チップ化し構成し、いわゆるＡＳＩＣ
と呼称されるものである。受信したメッセージデータ
は、制御部７のなかのＲＡＭ６もしくは外付けの例え
ば、容量６４キロビットのＲＡＭ１１に保存される。な
お、図１では、自局の選択呼出信号と受信したデータに
含まれる選択呼出信号とが比較され、合致した場合にペ
ージャの所持者に音や振動で知らせる報知部は図示を省
略してある。図１（ｂ）は図１（ａ）と比較しＲＡＭ１
１に代わって、追加プログラムを格納するための例え
ば、容量２メガビットのＲＯＭ１２以外は同一なので、
説明を省略する。
【００１３】ここで、ＲＡＭ１１およびＲＯＭ１２のい
ずれか一方を選択使用するかについては、製造者が、客
先仕様から判断し、メッセージメモリ容量を重視する場
合にはＲＡＭ１１を選択し、また、プログラム領域を重
視する場合にはＲＯＭ１２を選択する。このため、ペー
ジャのプリント配線板には以下に示す工夫がなされてい
る。
ずれか一方を選択使用するかについては、製造者が、客
先仕様から判断し、メッセージメモリ容量を重視する場
合にはＲＡＭ１１を選択し、また、プログラム領域を重
視する場合にはＲＯＭ１２を選択する。このため、ペー
ジャのプリント配線板には以下に示す工夫がなされてい
る。
【００１４】図２はＲＯＭ，ＲＡＭ共通のプリント配線
板の実装パターンの配線例の一例を示す図であり、図３
は図２における実際のプリント配線板パターンの一例を
示す図である。図２において、小さい方のＩＣはＲＡ
Ｍ，例えばＳＲＭ２５６４ＴＭであり容量は６４キロビ
ットでＴＳＯＰ２８ピン（ピンピッチ０．５５ｍｍ）の
タイプ。大きい方のＩＣはＲＯＭであり容量は１メガビ
ットでＴＳＯＰ３２ピン（ピンピッチ０．５ｍｍ）のタ
イプである。図２に示すようにＲＯＭ，ＲＡＭのアドレ
スバス（Ａ０、Ａ１、Ａ２・・・）、データバス（Ｏ
０、Ｏ１、Ｏ２・・・）、電源線、グランド線のピン配
置はとても似ていて図２に示すような配線４ａ，４ｂが
可能となる。制御線についてはリードに関する線は共通
に出来、ＲＡＭのライトに関する制御線はＲＡＭだけ独
立線とする。これらはＲＯＭ用パッド２ａとＲＡＭ用パ
ッド３ｂ間（一部ＲＡＭ用パッド３間）で配線され、Ｒ
ＯＭ用パッド２ｂとＲＡＭ用パッド３ａの間で配線され
る。
板の実装パターンの配線例の一例を示す図であり、図３
は図２における実際のプリント配線板パターンの一例を
示す図である。図２において、小さい方のＩＣはＲＡ
Ｍ，例えばＳＲＭ２５６４ＴＭであり容量は６４キロビ
ットでＴＳＯＰ２８ピン（ピンピッチ０．５５ｍｍ）の
タイプ。大きい方のＩＣはＲＯＭであり容量は１メガビ
ットでＴＳＯＰ３２ピン（ピンピッチ０．５ｍｍ）のタ
イプである。図２に示すようにＲＯＭ，ＲＡＭのアドレ
スバス（Ａ０、Ａ１、Ａ２・・・）、データバス（Ｏ
０、Ｏ１、Ｏ２・・・）、電源線、グランド線のピン配
置はとても似ていて図２に示すような配線４ａ，４ｂが
可能となる。制御線についてはリードに関する線は共通
に出来、ＲＡＭのライトに関する制御線はＲＡＭだけ独
立線とする。これらはＲＯＭ用パッド２ａとＲＡＭ用パ
ッド３ｂ間（一部ＲＡＭ用パッド３間）で配線され、Ｒ
ＯＭ用パッド２ｂとＲＡＭ用パッド３ａの間で配線され
る。
【００１５】図２の配線を具体的にプリント配線板の実
装パターンにあらわしたのが図３のパターン図である。
ＲＡＭ６４キロビット２８ピンパッケージの場合、ＲＯ
Ｍ１メガビット３２ピンパッケージよりもパッケージサ
イズが小さいためＲＯＭ用実装パッドの中に十分入って
しまう。そこで配線上共通にできるアドレスバス、デー
タバス、ライトに関する制御線、電源線、グランド線を
ＲＯＭに用パッド２ａ，２ｂとＲＡＭ用パッド３ａ，３
ｂとの間で結んでしまう。そうするとＲＯＭ、ＲＡＭ共
通パターンが出来る。後はＲＯＭ（大きい方）の外側か
ら出ているパターンをＡＳＩＣに接続すれば完了であ
る。
装パターンにあらわしたのが図３のパターン図である。
ＲＡＭ６４キロビット２８ピンパッケージの場合、ＲＯ
Ｍ１メガビット３２ピンパッケージよりもパッケージサ
イズが小さいためＲＯＭ用実装パッドの中に十分入って
しまう。そこで配線上共通にできるアドレスバス、デー
タバス、ライトに関する制御線、電源線、グランド線を
ＲＯＭに用パッド２ａ，２ｂとＲＡＭ用パッド３ａ，３
ｂとの間で結んでしまう。そうするとＲＯＭ、ＲＡＭ共
通パターンが出来る。後はＲＯＭ（大きい方）の外側か
ら出ているパターンをＡＳＩＣに接続すれば完了であ
る。
【００１６】このようにＲＯＭ、ＲＡＭの実装エリアを
共有する配線パターンをページャのプリントの配線板に
設けることにより、実装エリアを有効に使え実装効率を
向上させ、ページャのサイズを小さくすることができ
る。また、ページャの機能変更を容易化できる。さらに
ＲＯＭ，ＲＡＭの部品センター位置を同じにしておけば
部品実装における搭載プログラムを共通にすることが可
能である。つまり、搭載プログラムを変更することなく
部品搭載が可能になる。
共有する配線パターンをページャのプリントの配線板に
設けることにより、実装エリアを有効に使え実装効率を
向上させ、ページャのサイズを小さくすることができ
る。また、ページャの機能変更を容易化できる。さらに
ＲＯＭ，ＲＡＭの部品センター位置を同じにしておけば
部品実装における搭載プログラムを共通にすることが可
能である。つまり、搭載プログラムを変更することなく
部品搭載が可能になる。
【００１７】
【発明の効果】以上説明したように、デコーダ，ＲＯ
Ｍ，ＲＡＭおよびＣＰＵを１チップＩＣで構成する制御
部を備える本発明による表示付き無線選択呼出受信機
は、１チップＩＣに外付けされ、受信するメッセージの
格納エリアを拡張するための１チップ内のＲＡＭとは別
の第１の記憶手段およびページャの追加用プログラムの
格納エリアを拡張するため１チップ内のＲＯＭとは別の
第２の記憶手段のいずれかを同一実装エリアに選択的に
実装可能なプリント配線板を備えることにより、ページ
ャのプリント配線板における実装効率は格段に向上しペ
ージャのサイズを小さくすることができる。また、この
プリント配線板は、前述の第１のよび第２の記憶手段の
センター位置が一致するように配列されたそれぞれ記憶
手段用のパッドを備えることにより、部品搭載プログラ
ムを変更することなしにこれら記憶手段を搭載すること
ができる。
Ｍ，ＲＡＭおよびＣＰＵを１チップＩＣで構成する制御
部を備える本発明による表示付き無線選択呼出受信機
は、１チップＩＣに外付けされ、受信するメッセージの
格納エリアを拡張するための１チップ内のＲＡＭとは別
の第１の記憶手段およびページャの追加用プログラムの
格納エリアを拡張するため１チップ内のＲＯＭとは別の
第２の記憶手段のいずれかを同一実装エリアに選択的に
実装可能なプリント配線板を備えることにより、ページ
ャのプリント配線板における実装効率は格段に向上しペ
ージャのサイズを小さくすることができる。また、この
プリント配線板は、前述の第１のよび第２の記憶手段の
センター位置が一致するように配列されたそれぞれ記憶
手段用のパッドを備えることにより、部品搭載プログラ
ムを変更することなしにこれら記憶手段を搭載すること
ができる。
【００１８】従って、ページャにおいて客先別の機能要
求に対し無駄に機器サイズを大きくすることなく、また
製造工程も前述の記憶手段の変更以外何の変更もなく対
応可能になる。
求に対し無駄に機器サイズを大きくすることなく、また
製造工程も前述の記憶手段の変更以外何の変更もなく対
応可能になる。
【図１】（ａ）は本発明の一実施例のＡＳＩＣに外付け
されたＲＡＭを使用したページャを示す構成図である。
（ｂ）は本発明の一実施例のＡＳＩＣに外付けされたＲ
ＯＭを使用したページャを示す構成図である。
されたＲＡＭを使用したページャを示す構成図である。
（ｂ）は本発明の一実施例のＡＳＩＣに外付けされたＲ
ＯＭを使用したページャを示す構成図である。
【図２】ＲＯＭ，ＲＡＭ共通のプリント配線板の実装パ
ターンの配線列の一例を示す図である。
ターンの配線列の一例を示す図である。
【図３】図２における実際のプリント配線板のパターン
の一例を示す図である。
の一例を示す図である。
１ アンテナ ２ 無線部 ３ デコーダ ４，１２ ＲＯＭ ５ ＣＰＵ ６，１１ ＲＡＭ ７ 制御部 ８ ＩＤ−ＲＯＭ ９ ＬＣＤドライバ １０ ＬＣＤ ２ａ，２ｂ ＲＯＭ用パッド ３ａ，３ｂ ＲＡＭ用パッド ４ａ〜４ｄ 配線
Claims (3)
- 【請求項１】 メッセージデータを含んだ無線信号を受
信し復調する無線部と、 前記無線部で復調された信号を復号化すると共に自局宛
の呼出しであることを識別したとき前記メッセージデー
タを出力するデコーダと、無線選択呼出受信機を制御す
るためのプログラムをあらかじめ格納しているＲＯＭ
と、前記デコーダから出力されたメッセージデータを前
記プログラムによって書込み読出し制御するＣＰＵと、
前記メッセージデータを前記ＣＰＵの制御に基づき格納
あるいは出力するためのＲＡＭとを１チップＩＣで構成
する制御部とを備える表示付き無線選択呼出受信機にお
いて、 前記ＩＣに外付けされ、受信するメッセージの格納エリ
アを拡張するため前記ＲＡＭとは別に設けられる第１の
記憶手段および無線選択呼出受信機の機能追加用プログ
ラムの格納エリアを拡張するため前記ＲＯＭとは別に設
けられる第２の記憶手段のいずれかを同一実装エリアに
選択的に実装可能なプリント配線板を備えることを特徴
とする表示付き無線選択呼出受信機。 - 【請求項２】 前記プリント配線板は、前記第１および
第２の記憶手段の実装エリアを共有する配線パターンを
備えること特徴とする請求項１記載の表示付き無線選択
呼出受信機。 - 【請求項３】 前記プリント配線板は、前記第１または
第２の記憶手段を実装するため、これら記憶手段のセン
ター位置が一致するように配列された前記第１および第
２の記憶手段用のパッドを備えることを特徴とする請求
項１または２記載の表示付き無線選択呼出受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153151A JP2891901B2 (ja) | 1995-06-20 | 1995-06-20 | 表示付き無線選択呼出受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153151A JP2891901B2 (ja) | 1995-06-20 | 1995-06-20 | 表示付き無線選択呼出受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH099314A true JPH099314A (ja) | 1997-01-10 |
| JP2891901B2 JP2891901B2 (ja) | 1999-05-17 |
Family
ID=15556142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7153151A Expired - Fee Related JP2891901B2 (ja) | 1995-06-20 | 1995-06-20 | 表示付き無線選択呼出受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891901B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0184460U (ja) * | 1987-11-26 | 1989-06-05 | ||
| JPH03172031A (ja) * | 1989-11-30 | 1991-07-25 | Nec Corp | 移動無線装置 |
| JPH04222002A (ja) * | 1990-12-25 | 1992-08-12 | Matsushita Electric Works Ltd | 表示器 |
-
1995
- 1995-06-20 JP JP7153151A patent/JP2891901B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0184460U (ja) * | 1987-11-26 | 1989-06-05 | ||
| JPH03172031A (ja) * | 1989-11-30 | 1991-07-25 | Nec Corp | 移動無線装置 |
| JPH04222002A (ja) * | 1990-12-25 | 1992-08-12 | Matsushita Electric Works Ltd | 表示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2891901B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9069911B2 (en) | Data processing system and data processor | |
| US6618784B1 (en) | Universal memory bus and card | |
| JP2891901B2 (ja) | 表示付き無線選択呼出受信機 | |
| JPH06348504A (ja) | マイクロプロセッサシステム | |
| JP2919001B2 (ja) | 半導体集積回路装置 | |
| JPS58112152A (ja) | 半導体集積回路 | |
| JPH11283361A (ja) | 記憶装置 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| JP3075213B2 (ja) | メモリ制御回路 | |
| JPH0421141A (ja) | 外部メモリ装置 | |
| JPH05324461A (ja) | メモリデータ制御方式、半導体記憶装置、及びマイクロコンピュータシステム | |
| JPH08116036A (ja) | メモリチップ | |
| JPH10289199A (ja) | 拡張バス・インタフェース制御装置および制御方法 | |
| JPS6211753B2 (ja) | ||
| JP2002150251A (ja) | 電子機器及びそれを使用する外部機器 | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| JPS6258356A (ja) | Ｄｍａ制御装置 | |
| JPH07248964A (ja) | データ処理方法及びその装置並びに半導体集積回路装置 | |
| JPH02219186A (ja) | 情報処理システム | |
| JPH048153U (ja) | ||
| JPH10149691A (ja) | マイクロプロセッサシステム及びその通信方法 | |
| JPH0573404A (ja) | シングルチツプマイクロコンピユータ | |
| JPH11212865A (ja) | メモリ拡張方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |