JPH1012622A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 フォトレジストの解像度限界以下の微細配線
を容易にして高精度に形成し得る半導体装置の製造方法
を提供すること。 【解決手段】 この半導体装置の製造方法では、半導体
基板１上に配線２をパターン形成（ｂ）してから絶縁膜
３を成長させる絶縁膜形成工程と、絶縁膜３を配線２の
表面が出るまで研磨する研磨工程（ｃ）と、配線２のパ
ターンにマスクを用いて所望の配線２の幅分，露光によ
り配線２に対してオフセットをかけてパターニングする
パターニング工程と、配線２をエッチングして微細化す
るエッチング工程（ｄ）とを実行し、最後に絶縁膜３を
成長させて配線２の段差が平坦になるまで研磨すること
により、微細化された配線２を有する状態（ａ），
（ｅ）となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上にフ
ォトレジストの解像度限界以下の微細配線を形成する半
導体装置の製造方法に関する。

【０００２】

【従来の技術】従来、この種のフォトレジストを用いた
半導体装置の製造方法としては、例えば図３（ａ）及び
図３（ｂ）に示すような製造工程に従って行うものがあ
る。

【０００３】先ず、図３（ａ）に示されるように、一工
程として半導体基板１上に設けられたアルミニウム及び
チタン等のバリアメタル積層構造による配線２に対して
フォトレジスト４をパターニングした後、配線２をエッ
チングする。ここではフォトレジスト４の解像度の限界
が配線２の最少幅となる。例えば０．８μｍの厚さの配
線２をエッチングする場合、約２μｍの厚さのフォトレ
ジスト４で０．６μｍ程度が最少幅の寸法となる。尚、
フォトレジスト４の厚さを薄くすれば解像度が上がって
０．６μｍ以下のパターニングも可能となるが、０．８
μｍの厚さの配線２の場合、フォトレジスト４の厚さを
２μｍ以下にすると配線２のエッチング時に配線２の線
材と共にフォトレジスト４もエッチングされて膜厚が減
少するため、配線２のエッチングが終了する前にフォト
レジスト４が無くなってしまい、結果として配線２が薄
くなったり、細くなったりしてしまう。

【０００４】次に、図３（ｂ）に示されるように、他工
程としてフォトレジスト４を除去して絶縁膜３を成長さ
せた後、この絶縁膜３を所望の厚さまで研磨して半導体
装置の要部を得ている。

【０００５】因みに、このようなフォトレジストを用い
た半導体装置の製造技術に関連するその他の公知技術と
しては、例えば特開平４−１５５９２７号公報に開示さ
れた半導体装置の製造方法等が挙げられる。

【０００６】

【発明が解決しようとする課題】上述した半導体装置の
製造方法の場合、一工程で配線の厚さが約０．５〜１．
０［μｍ］であると、配線２をエッチングするためにフ
ォトレジスト４の厚さが１．５〜２［μｍ］程度必要と
なるが、こうした条件下ではフォトレジスト４の解像可
能な配線２の最少幅が０．６μｍ程度であるため、この
解像度限界である０．６μｍ以下の配線幅を要する半導
体装置の集積回路における配線間容量の低減化を計るの
が困難であり、結果として微細配線の半導体装置を製造
できないという問題がある。

【０００７】又、既存の半導体装置の集積回路では、配
線間容量が大きくて配線遅延が大きくなったり、或いは
隣接配線間のクロストークの影響が問題になったりした
場合、配線パターンのマスクを作り直さなければならな
いという問題もある。

【０００８】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、フォトレジストの
解像度限界以下の微細配線を容易にして高精度に形成し
得る半導体装置の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明によれば、半導体
基板上に配線をパターン形成してから絶縁膜を成長させ
る絶縁膜形成工程と、絶縁膜を配線の表面が出るまで研
磨する研磨工程と、配線のパターンにマスクを用いて所
望の配線幅分，露光により該配線に対してオフセットを
かけてパターニングするパターニング工程と、配線をエ
ッチングして微細化するエッチング工程とを含む半導体
装置の製造方法が得られる。

【００１０】この半導体装置の製造方法において、パタ
ーニング工程及びエッチング工程を複数回反復して繰り
返すことは好ましい。

【００１１】又、本発明によれば、このような半導体装
置の製造方法に従って製造された微細化配線を有する半
導体装置が得られる。

【００１２】

【発明の実施の形態】以下に実施例を挙げ、本発明の半
導体装置の製造方法について、図面を参照して詳細に説
明する。

【００１３】最初に、本発明の半導体装置の製造方法の
概要を簡単に説明する。この半導体装置の製造方法は、
半導体基板上に配線をパターン形成してから絶縁膜を成
長させる絶縁膜形成工程と、絶縁膜を配線の表面が出る
まで研磨する研磨工程と、配線のパターンにマスクを用
いて所望の配線幅分，露光により配線に対してオフセッ
トをかけてパターニングするパターニング工程と、配線
をエッチングして微細化するエッチング工程とを実行す
るものである。

【００１４】但し、ここでのパターニング工程及びエッ
チング工程を複数回反復して繰り返せば、細化配線を有
する半導体装置を一層容易にして高精度に製造し得るも
のとなる。

【００１５】図１（ａ）〜（ｅ）は、本発明の一実施例
に係る半導体装置の製造方法を説明するためにその製造
工程における半導体装置要部の状態変化を段階別に示し
たものである。但し、ここで図１（ａ）は完成状態を示
す側面断面図であって、同図（ｅ）に示す局部平面図の
Ａ−Ａ線における断面図となっている。

【００１６】ここでの製造工程を順を追って説明する
と、先ず半導体基板１上にアルミニウム，アルミニウム
及びＴｉ，ＴｉＮ等の積層膜で厚さが０．５μｍの配線
２をスパッタし、厚さが１．５μｍのフォトレジスト４
を０．６μｍの線幅にパターニングし、この後に配線２
をエッチングすることで図１（ｂ）に示されるような状
態となる。

【００１７】次に、フォトレジスト４を除去して厚さが
０．７μｍのプラズマ酸化膜による絶縁膜３を成長さ
せ、配線２の表面が出るまで研磨を行うことで図１
（ｃ）に示されるような状態となる。尚、ここまでの工
程は、上述した絶縁膜形成工程に該当する。

【００１８】引き続き、パターニング工程として配線２
のパターンに対してマスクを用いて所望の配線幅になる
ように配線２に対して露光装置により０．３μｍのオフ
セットをかけてフォトレジスト５をパターニングし、更
にエッチング工程として配線２をエッチングすると図１
（ｄ）に示されるような状態となる。ここでは、露光装
置にオフセット量を入力して露光を行う際の基板表面が
研磨によって平坦化されているため、下地段差の影響が
なく配線２に対するフォトレジストパターン５の位置合
わせ精度が高くなっている。

【００１９】最後に、絶縁膜３を成長させて配線２の段
差が平坦になるまで研磨すると、図１（ａ）及び図１
（ｅ）に示されるような配線幅０．３μｍの微細化され
た配線２を有する状態となる。

【００２０】図２（ａ）〜（ｅ）は、本発明の他の実施
例に係る半導体装置の製造方法を説明するためにその製
造工程における半導体装置要部の状態変化を段階別に示
したものである。但し、ここでも図２（ａ）は完成状態
を示す側面断面図となっている。

【００２１】ここでの製造工程を順を追って説明する
と、先ず半導体基板１上にアルミニウム，アルミニウム
及びＴｉ，ＴｉＮ等の積層膜で厚さが０．５μｍの配線
２をスパッタし、厚さが１．５μｍのフォトレジスト４
を０．６μｍの線幅にパターニングし、この後に配線２
をエッチングすることで図２（ｂ）に示されるような状
態となる。

【００２２】次に、フォトレジスト４を除去して厚さが
０．７μｍのプラズマ酸化膜による絶縁膜３を成長さ
せ、配線２の表面が出るまで研磨行うことで図２（ｃ）
に示されるような状態となる。尚、ここまでの工程は、
上述した絶縁膜形成工程に該当し、一実施例の場合と同
様なものとなっている。

【００２３】引き続き、パターニング工程として配線２
のパターンに対してマスクを用いて所望の配線幅になる
ように配線２に対して露光装置により０．１５μｍのオ
フセットをかけてフォトレジスト５をパターニングし、
更にエッチング工程として配線２をエッチングすると図
２（ｄ）に示されるような状態となる。

【００２４】更に、再度パターニング工程として、マス
クを用いて上述した場合とは逆方向に配線２に対して露
光装置により０．１５μｍのオフセットをかけてフォト
レジスト６をパターニングし、更に再度のエッチング工
程として配線２をエッチングすると図２（ｅ）に示され
るような状態となる。

【００２５】最後に、絶縁膜３を成長させて配線２の段
差が平坦になるまで研磨すると、図２（ａ）に示される
ような配線幅０．３μｍの微細化された配線２を有する
状態となる。

【００２６】本実施例では、配線２の両側をエッチング
することによって配線２を微細化しているため、出来上
がり配線２のパターンが設計パターンに対してオフセッ
トしない。これに対し、先の一実施例では設計パターン
に対する出来上がりパターンのオフセット量を考慮して
設計する必要があるので、本実施例の方がオフセット量
を考慮しないで配線２のパターンを設計できるという利
点がある。

【００２７】

【発明の効果】以上に述べた通り、本発明の半導体装置
の製造方法によれば、半導体基板上に配線をパターン形
成してから絶縁膜を成長させ、研磨により平坦化した
後、再度最初の配線にオフセットをかけて配線をエッチ
ングすることにより、フォトレジストの解像度限界以下
の微細化配線の形成が可能になり、０．３μｍという微
細な配線を形成することができるため、結果として、マ
スクのパターンが従来と同一の配線間隔であれば配線を
細く形成できる分、配線間容量を低減できて半導体装置
の集積回路の高速化を計り得るようになる。又、既存の
配線のパターン形成に適用することにより、配線のパタ
ーンのマスクを作り直すこと無く、配線を微細化形成で
きて配線間の容量の低減，クロストークの影響を小さく
できるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体装置の製造方法
を説明するためにその製造工程における半導体装置要部
の状態変化を段階別に示したもので、（ａ）は完成状態
の側面断面図に関するもの，（ｂ）は配線形成後の側面
断面図に関するもの，（ｃ）は絶縁膜形成後に配線表面
まで研磨した状態の側面断面図に関するもの，（ｄ）配
線のパターンを最初のパターンに対してオフセットをか
けてエッチングした状態の側面断面図に関するもの，
（ｅ）は完成状態の局部平面図に関するものである。

【図２】本発明の他の実施例に係る半導体装置の製造方
法を説明するためにその製造工程における半導体装置要
部の状態変化を段階別に示したもので、（ａ）は完成状
態の側面断面図に関するもの，（ｂ）は配線形成後の側
面断面図に関するもの，（ｃ）は絶縁膜形成後に配線表
面まで研磨した状態の側面断面図に関するもの，（ｄ）
配線のパターンを最初のパターンに対してオフセットを
かけてエッチングした状態の側面断面図に関するもの，
（ｅ）は最初の配線のパターンに対して（ｄ）の場合と
逆方向にオフセットをかけてエッチングした状態の側面
断面図に関するものである。

【図３】従来の半導体装置の製造工程を説明するために
示したもので、（ａ）は一工程における半導体装置要部
の側面断面図に関するもの，（ｂ）は他工程における半
導体装置要部の側面断面図に関するものである。

【符号の説明】

１ 半導体基板 ２ 配線 ３ 絶縁膜 ４，５，６ フォトレジスト

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に配線をパターン形成して
   から絶縁膜を成長させる絶縁膜形成工程と、前記絶縁膜
   を前記配線の表面が出るまで研磨する研磨工程と、前記
   配線のパターンにマスクを用いて所望の配線幅分，露光
   により該配線に対してオフセットをかけてパターニング
   するパターニング工程と、前記配線をエッチングして微
   細化するエッチング工程とを含むことを特徴とする半導
   体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、前記パターニング工程及び前記エッチング工程
   を複数回反復して繰り返すことを特徴とする半導体装置
   の製造方法。
3. 【請求項３】 請求項１又は２記載の半導体装置の製造
   方法により得られた微細化配線を有することを特徴とす
   る半導体装置。