JPH10133233A5 - - Google Patents

Description

【００２０】
また、補助容量の誘電体としては、ゲイト絶縁膜と窒化珪素層の多層構造とすることも、窒化珪素層のみとすることも可能である。前者の場合には、ゲイト絶縁膜の耐圧性を活用することにより、ショートの確率が低下する。後者の場合には誘電体が薄くなり、かつ、誘電率の大きい窒化珪素を用いることにより、より大きな容量が得られる。
本発明の第１もしくは第２においては、窒化珪素層の厚さは１００ｎｍ以下、好ましくは５０ｎｍ以下とするとよい。

【００２４】
【実施例】
〔実施例１〕
本実施例の作製工程を図１に示す。まず、下地膜として酸化珪素膜を３００ｎｍの厚さにスパッタ法またはプラズマＣＶＤ法で成膜されたガラス基板１上に次に非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。そして加熱またはレーザー光の照射によって、結晶性珪素膜を得る。これをエッチングすることにより、薄膜トランジスタの活性層２を得る。

【００２５】
次にゲイト絶縁膜として酸化珪素膜３をプラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ法により、１００ｎｍの厚さに成膜する。そして、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５００ｎｍの厚さに成膜し、これをエッチングすることにより、ゲイト配線４を得る。（図１（Ａ））

【００２７】
次に窒化珪素膜７をシランとアンモニア、またはシランとＮ₂Ｏ、またはシランとアンモニアとＮ₂Ｏを用いたプラズマＣＶＤ法により形成する。この窒化珪素膜７は２５〜１００ｎｍ、ここでは５０ｎｍの厚さに成膜する。この窒化珪素膜の成膜方法は、ジクロールシランとアンモニアを用いる方法でもよい。また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでもよい。

【００２９】
続いて、スピンコーティング法によって、ポリイミド層８を少なくとも８００ｎｍ以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層７とポリイミド層８よりなる層間絶縁物を形成する。
その後、ポリイミド層８、窒化珪素層７、酸化珪素膜３をエッチングして、ソース５に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ６００ｎｍのアルミニウム膜を形成し、これをエッチングして、データ配線９を形成する。データ配線９はソース５とコンタクトする。（図１（Ｃ））

【００３０】
ここまでの工程で得られた回路を上から見た様子を図５（Ａ）に示す。番号は図１のものに対応する。（図５（Ａ））
次に、厚さ８００ｎｍの第２の層間絶縁物としてポリイミド層１０を形成する。そして、ポリイミド層８および１０をエッチングして、補助容量用の孔を形成する。さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。そして、これをエッチングし、ブラックマトリクス１１を形成する。ブラックマトリクス１１は先に形成した補助容量用の孔を覆うように形成する。（図１（Ｄ））

【００３１】
ここまでの工程で得られる補助容量用の孔１４とブラックマトリクス１１を上から見た様子を図５（Ｂ）に示す。番号は図１のものに対応する。補助容量用の孔１４とブラックマトリクス１１の重なった部分に補助容量が形成される。（図５（Ｂ））
さらに、第３の層間絶縁物として、厚さ５０００のポリイミド膜１２を成膜し、ポリイミド膜８、１０および１２と窒化珪素層７、酸化珪素膜３をエッチングして、ドレイン６に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極１３を形成する。（図１（Ｅ））

【００３３】
〔実施例２〕
本実施例の作製工程を図２に示す。まず、下地膜のコーティングされた石英基板２１上に厚さ１００ｎｍの結晶性珪素膜の活性層２２を形成する。そして、これを熱酸化することにより、その表面に厚さ１００ｎｍの酸化珪素膜２３を得る。酸化珪素膜２３はゲイト絶縁膜として機能する。さらに、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５００ｎｍの厚さに成膜し、これをエッチングすることにより、ゲイト配線２４を得る。（図２（Ａ））

【００３６】
次に窒化珪素層３０およびポリイミド層３１を実施例１と同じ条件で形成する。実施例１と異なり、本実施例では窒化珪素層３０はソース２９、ドレイン２７と直接、接する。次に、ポリイミド層３１と窒化珪素層３０をエッチングして、ソース２９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ６００ｎｍのアルミニウム膜を形成し、これをエッチングして、データ配線３２を形成する。データ配線３２はソース２９とコンタクトする。ここまでの工程で得られた回路を上から見た様子は図５（Ａ）に示すものと同等である。（図２（Ｃ））

【００３７】
次に、厚さ８００ｎｍの第２の層間絶縁物としてポリイミド層３３を形成する。そして、ポリイミド層３１および３３をエッチングして、補助容量用の孔を形成する。さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜し、これをエッチングし、ブラックマトリクス３４を形成する。ここまでの工程で得られた回路を上から見た様子は図５（Ａ）に示すものと同等である。（図２（Ｄ））

【００３８】
さらに、第３の層間絶縁物として、厚さ５０００のポリイミド膜３５を成膜し、ポリイミド膜３１、３３および３５と窒化珪素層３０をエッチングして、ドレイン２７に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極３６を形成する。（図１（Ｅ））

Claims (13)

1. 基板上に形成されたＮ型またはＰ型の領域を有する活性層と、
   前記活性層上に形成されたゲイト絶縁膜と、
   前記ゲイト絶縁膜上に形成されたゲイト電極と、
   前記Ｎ型またはＰ型の領域に接し且つ前記ゲイト電極上に形成された窒化珪素膜と、
   前記窒化珪素膜の一部を露出する孔を有し、前記窒化珪素膜上に形成された平坦化膜と、
   前記窒化珪素膜の露出部分に接するとともに前記平坦化膜上に形成された金属膜とを有し、
   前記活性層と前記金属膜を両電極とし前記窒化珪素膜の露出部分を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示回路。
2. 基板上に形成されたＮ型またはＰ型の領域を有する活性層と、
   前記活性層上に形成されたゲイト絶縁膜と、
   前記ゲイト絶縁膜上に形成されたゲイト電極と、
   前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
   前記窒化珪素膜の一部を露出する孔を有し、前記窒化珪素膜上に形成された平坦化膜と、
   前記窒化珪素膜の露出部分に接するとともに前記平坦化膜上に形成された金属膜とを有し、
   前記活性層と前記金属膜を両電極とし前記窒化珪素膜の露出部分及び前記ゲイト絶縁膜を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示回路。
3. 基板上に形成されたソース及びドレインを有する活性層と、
   前記活性層上に形成されたゲイト絶縁膜と、
   前記ゲイト絶縁膜上に形成されたゲイト電極と、
   前記ソース及びドレインに接し且つ前記ゲイト電極上に形成された窒化珪素膜と、
   前記窒化珪素膜の一部を露出する孔を有し、前記窒化珪素膜上に形成された平坦化膜と、
   前記窒化珪素膜の露出部分に接するとともに前記平坦化膜上に形成された金属膜とを有し、
   前記ドレインと前記金属膜を両電極とし前記窒化珪素膜の露出部分を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示回路。
4. 基板上に形成されたソース及びドレインを有する活性層と、
   前記活性層上に形成されたゲイト絶縁膜と、
   前記ゲイト絶縁膜上に形成されたゲイト電極と、
   前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
   前記窒化珪素膜の一部を露出する孔を有し、前記窒化珪素膜上に形成された平坦化膜と、
   前記窒化珪素膜の露出部分に接するとともに前記平坦化膜上に形成された金属膜とを有し、
   前記ドレインと前記金属膜を両電極とし前記窒化珪素膜の露出部分及び前記ゲイト絶縁膜を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示回路。
5. 請求項1乃至請求項４のいずれか一において、前記窒化珪素膜の厚さは100 ｎｍ以下であることを特徴とするアクティブマトリクス型表示回路。
6. 請求項１乃至請求項５のいずれか一において、前記平坦化膜はポリイミド膜であることを特徴とするアクティブマトリクス型表示回路。
7. 請求項１乃至請求項６のいずれか一において、前記平坦化膜は二層でなることを特徴とするアクティブマトリクス型表示回路。
8. 請求項７において、前記活性層に接続されたデータ配線は前記二層でなる平坦化膜の間にあることを特徴とするアクティブマトリクス型表示回路。
9. 請求項１乃至請求項８のいずれか一において、前記金属膜はチタン膜、クロム膜またはアルミニウム膜であることを特徴とするアクティブマトリクス型表示回路。
10. 請求項１乃至請求項９のいずれか一において、前記金属膜はブラックマ トリクスであることを特徴とするアクティブマトリクス型表示回路。
11. N 型または P 型の領域を有する活性層を形成し、
    前記活性層上にゲイト絶縁膜を介してゲイト電極を形成し、
    前記ゲイト絶縁膜及び前記ゲイト電極上に窒化珪素膜を形成し、
    前記窒化珪素膜上に平坦化膜を形成し、
    前記平坦化膜の一部をエッチングして、前記窒化珪素膜の一部を露出させ、
    前記窒化珪素膜の露出部分に接するように、前記平坦化膜上に金属膜を形成し、
    前記活性層と前記金属膜を両電極とし前記窒化珪素膜の露出部分及び前記ゲイト絶縁膜を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示回路の作製方法。
12. 請求項１１において、前記金属膜はチタン膜、クロム膜またはアルミニウム膜であることを特徴とするアクティブマトリクス型表示回路の作製方法。
13. 請求項１１または請求項１２において、前記金属膜はブラックマトリクスであることを特徴とするアクティブマトリクス型表示回路の作製方法。