JPH10163210A5 - - Google Patents

Info

Publication number
JPH10163210A5
JPH10163210A5 JP1997199967A JP19996797A JPH10163210A5 JP H10163210 A5 JPH10163210 A5 JP H10163210A5 JP 1997199967 A JP1997199967 A JP 1997199967A JP 19996797 A JP19996797 A JP 19996797A JP H10163210 A5 JPH10163210 A5 JP H10163210A5
Authority
JP
Japan
Prior art keywords
wiring
regular
manufacturing
wirings
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1997199967A
Other languages
English (en)
Other versions
JP3955360B2 (ja
JPH10163210A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP19996797A priority Critical patent/JP3955360B2/ja
Priority claimed from JP19996797A external-priority patent/JP3955360B2/ja
Publication of JPH10163210A publication Critical patent/JPH10163210A/ja
Publication of JPH10163210A5 publication Critical patent/JPH10163210A5/ja
Application granted granted Critical
Publication of JP3955360B2 publication Critical patent/JP3955360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【0001】
【発明の属する技術分野】
本発明は、配線用レチクル及び半導体装置の製造方法に係り、特に、多層配線構造を有する半導体装置に用いるのに好適な、表面を平坦化することが可能な配線用レチクル及び半導体装置の製造方法に関する。
【0023】
【課題を解決するための手段】
本願の第1発明は、配線用レチクルの製造方法において、正規配線パターン間のスペースが狭く、ダミー配線の挿入が許されない箇所において、前記正規配線パターンを太らせることにより、前記第1及び第2の課題を解決したものである。
又、前記ダミー配線の挿入が許されない箇所に、所定幅の仮想配線パターンを発生させ、該発生させた仮想配線パターンを、当該配線間スペースに面する正規配線パターンのいずれかに密着させ、該密着後の配線パターンのうち、最小配線幅に至らなかった部分を消去することにより、前記第1及び第2の課題を解決したものである。
更に、前記配線折れ曲がり部において、外側の配線コーナーに隅付けすることにより、前記第3の課題を解決したものである。
又、前記配線折れ曲がり部において、更に、内側の配線コーナーを隅切りすることにより、同じく前記第3の課題を解決したものである。
又、本願の第発明は、多層配線が行われる半導体装置の製造方法において、半導体基板上に配線用金属を堆積する工程と、ダミー配線の挿入が許される正規配線間スペースにはダミー配線を設け、ダミー配線の挿入が許されない正規配線間スペースは、該正規配線間スペースに面する正規配線パターンを太らせることによって減少された配線パターンに、該配線用金属のパターニングを行うことによって配線層を形成する工程と、前記配線層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面を平坦化する工程とを含むことにより、前記第1及び第2の課題を解決したものである。
又、前記配線パターンは、更に、配線折れ曲がり部の配線間隔を単純な折れ曲がりパターンの場合よりも狭めることにより、前記第3の課題を解決したものである。
又、前記配線パターンは、更に、配線折れ曲がり部において、外側の配線コーナーの隅付けがなされているようにしたものである。
本発明は、又、多層配線が行われる半導体装置において、該多層配線の少なくとも1層の、ダミー配線の挿入が許される正規配線間スペースにはダミー配線を設け、ダミー配線の挿入が許されない正規配線間スペースは、該正規配線間スペースに面する正規配線パターンを太らせることによって減少されるようにして、前記第1及び第2の課題を解決したものである。
次に、第1発明に係る具体例である第実施形態を詳細に説明する。
まず、X方向の配線幅を太らせる作業を行う。図9に示すように、図の配線領域の反転パターンをT1 /2=2.6/2=1.3μmアンダーサイズした、X方向の第1の仮想配線パターン50を発生させる。
第2発明の半導体装置の製造方法においては、この作業により設計され、作成された配線用レチクルを用いて、配線層を形成する。具体的には、半導体基板上に予め形成されたMOSトランジスタ上に第1の絶縁膜を設け、この第1の絶縁膜にコンタクトホールを開口し、例えば、アルミニウムの配線層を堆積させ、図18のようなパターンに基づいてパターニングを行う。次に、1層目の配線と2層目の配線を分離する層間絶縁膜を、例えば塗布絶縁膜等により形成し、所定のヴィアホールを開口する。それ以降の上層配線の形成においても、1層目と同様な手法を用いて形成し、半導体チップを完成することができる。
次に、第1及び第2発明に係る第実施形態を詳細に説明する。
なお、配線折れ曲がり部の配線間隔を、図33に示したような、単純な折れ曲がりパターンの場合よりも狭める方法は、これに限定されず、図23に示す第実施形態のように、外側の配線コーナーに隅付けをすると共に、内側の配線コーナーを隅切りすることも可能である。この場合には、折れ曲がり部の配線間隔を、直進部の配線間隔に近い間隔とすることができる。
【図19】
第1及び第2発明に係る第実施形態による配線パターンの例を示す平面図
【図23】
第1及び第2発明に係る第実施形態による配線パターンの例を示す平面図

Claims (9)

  1. 配線用レチクルの製造方法において、
    正規配線パターン間のスペースが狭く、ダミー配線の挿入が許されない箇所において、前記正規配線パターンを太らせることを特徴とする配線用レチクルの製造方法。
  2. 請求項1において、
    前記ダミー配線の挿入が許されない箇所に、所定幅の仮想配線パターンを発生させ、
    該発生させた仮想配線パターンを、当該配線間スペースに面する正規配線パターンのいずれかに密着させ、
    該密着後の配線パターンのうち、最小配線幅に至らなかった部分を消去することにより、前記正規配線パターンを太らせることを特徴とする配線用レチクルの製造方法。
  3. 請求項1又は2において、更に、配線折れ曲がり部において、外側の配線コーナーを隅付けすることを特徴とする配線用レチクルの製造方法。
  4. 請求項3において、前記配線折れ曲がり部において、更に、内側の配線コーナーを隅切りすることを特徴とする配線用レチクルの製造方法。
  5. 多層配線が行われる半導体装置の製造方法において、
    半導体基板上に配線用金属を堆積する工程と、
    ダミー配線の挿入が許される正規配線間スペースにはダミー配線が設けられ、ダミー配線の挿入が許されない正規配線間スペースは、該正規配線間スペースに面する正規配線パターンを太らせることによって減少された配線パターンに、該配線用金属のパターニングを行うことによって配線層を形成する工程と、
    前記配線層の上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の表面を平坦化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項において、前記層間絶縁膜の表面を平坦化する工程が、化学的機械的研摩工程である半導体装置の製造方法。
  7. 請求項5又は6において、前記配線パターンは、更に、配線折れ曲がり部の配線間隔が、単純な折れ曲がりパターンの場合よりも狭められていることを特徴とする半導体装置の製造方法。
  8. 請求項5又は6において、前記配線パターンは、更に、配線折れ曲がり部において、外側の配線コーナーの隅付けがなされていることを特徴とする半導体装置の製造方法。
  9. 多層配線が行われる半導体装置において、
    該多層配線の少なくとも1層の、ダミー配線の挿入が許される正規配線間スペースにはダミー配線が設けられ、ダミー配線の挿入が許されない正規配線間スペースは、該正規配線間スペースに面する正規配線パターンを太らせることによって減少されていることを特徴とする半導体装置。
JP19996797A 1996-07-30 1997-07-25 レチクルの配線パターンの製造方法 Expired - Fee Related JP3955360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19996797A JP3955360B2 (ja) 1996-07-30 1997-07-25 レチクルの配線パターンの製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP19998796 1996-07-30
JP8-199987 1996-07-30
JP26043196 1996-10-01
JP8-260431 1996-10-01
JP19996797A JP3955360B2 (ja) 1996-07-30 1997-07-25 レチクルの配線パターンの製造方法

Publications (3)

Publication Number Publication Date
JPH10163210A JPH10163210A (ja) 1998-06-19
JPH10163210A5 true JPH10163210A5 (ja) 2005-05-12
JP3955360B2 JP3955360B2 (ja) 2007-08-08

Family

ID=27327729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19996797A Expired - Fee Related JP3955360B2 (ja) 1996-07-30 1997-07-25 レチクルの配線パターンの製造方法

Country Status (1)

Country Link
JP (1) JP3955360B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387654B2 (ja) 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
JP5460141B2 (ja) * 2009-06-26 2014-04-02 ラピスセミコンダクタ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP3031846B2 (ja) スタック可能集積回路チップおよび電子モジュール
JPH02257643A (ja) 半導体装置及びその製造方法
JPH10163210A5 (ja)
JPS6392042A (ja) 半導体装置の製造方法
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0340449A (ja) 集積回路を有する半導体装置
JP3017179B1 (ja) 半導体集積回路装置及びその製造方法並びにマスク
KR100197122B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100187684B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08111460A (ja) 多層配線の構造および製造方法
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
JPS592351A (ja) 半導体装置の製造方法
JPH0661354A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS5839055A (ja) 半導体装置
JPS60175439A (ja) 多層配線形成方法
JPS6134956A (ja) 配線層の形成方法
JPH0684901A (ja) 半導体装置の製造方法
JPS63312658A (ja) 半導体装置の製造方法
JPS62247550A (ja) 半導体装置の製造方法
JPS62293644A (ja) 半導体装置の製造方法
JPH08340003A (ja) 半導体装置の製造方法
JPH03293728A (ja) 半導体装置
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH04264728A (ja) 半導体装置およびその製造方法