JPH05150944A - デイジタル信号プロセツサ - Google Patents

Abstract

(57)【要約】 【目的】 四則演算などを高速で行なうディジタル信号
プロセッサに関し、各バスを効率よく使用して各データ
の転送を効率的に行なえるようにすることを目的とす
る。 【構成】 複数のディジタル信号データに基づいて演算
を行なう第１の演算手段と、この第１の演算手段に接続
された第１のバス１６と、複数のディジタル信号データ
に基づいて演算を行なう第２の演算手段と、この第２の
演算手段に接続された第２のバス２６と、第１のバス１
６と第２のバス２６との間に設けられ、第１および第２
の３ステートバッファ４１，４２を逆並列に接続したバ
ス接続手段とを設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、四則演算などを高速
で行なうディジタル信号プロセッサに関するものであ
る。

【０００２】

【従来の技術】家庭などにおいて、コンサートホールや
劇場における音響空間、例えば残響音や臨場感を作り出
すために音場制御をすることのできるオーディオ信号処
理装置が、例えば特開昭６４−７２６１５号公報で知ら
れている。このようなオーディオ信号処理装置には、チ
ューナなどのオーディオ信号源からのオーディオ信号を
ディジタル演算処理して音場制御をするディジタル信号
プロセッサが設けられている。

【０００３】このディジタル信号プロセッサは、四則演
算などの演算処理を行なう演算部、この演算部に供給さ
れるディジタルオーディオ信号データを記憶する信号デ
ータＲＡＭ、ディジタルオーディオ信号データに乗算す
るディジタル係数信号データを記憶する係数データＲＡ
Ｍなどのメモリを備えている。そして、ディジタル信号
プロセッサは、予め定められたプログラムにしたがって
各メモリ間およびメモリから演算部へ信号データを転送
し、信号データの演算処理を高速で繰り返して行なうこ
とができるように構成されている。

【０００４】なお、プログラムはディジタル信号プロセ
ッサ内のＲＡＭなどの書き換え可能なプログラムメモリ
に書き込まれ、操作によって音場モードが切り換えられ
る毎にディジタル信号プロセッサ外のマイクロコンピュ
ータによってプログラムが変更される。すなわち、プロ
グラムを変更することによってあらゆる音響空間を作り
出すことができる。

【０００５】図２は従来のディジタル信号プロセッサの
構成を示すブロック図である。図２において、後述する
係数データＲＡＭ１７のディジタル係数信号データまた
は後述する第１のバス１６を介したディジタル係数信号
データを記憶するバッファメモリ１１と、後述する信号
データＲＡＭ１８のディジタルオーディオ信号データま
たは第１のバス１６を介したディジタルオーディオ信号
データを記憶するバッファメモリ１２と、バッファメモ
リ１１，１２の各データに基づいて演算を行なう乗算器
１３と、この乗算器１３の演算結果に後述するアキュー
ムレータ１５または／および第１のバス１６の各データ
を加算する算術論理演算装置（ＡＬＵ：arithmetic-log
ic unit ）１４と、この算術論理演算装置１４の演算結
果を保持するアキュームレータ１５とで第１の演算部
（第１の演算手段）が構成されている。

【０００６】１６は第１の演算部に接続された第１のバ
スを示し、バッファメモリ１１，１２の入力、算術論理
演算装置１４の入力、アキュームレータ１５の出力およ
び各データＲＡＭ１７，１８が接続されている。１７は
ディジタル係数信号データを記憶する係数データＲＡＭ
を示し、バッファメモリ１１、第１のバス１６にディジ
タル係数信号データを出力するものである。

【０００７】１８はディジタルオーディオ信号データを
記憶する信号データＲＡＭを示し、バッファメモリ１
２、第１のバス１６にディジタルオーディオ信号データ
を出力するとともに、第１のバス１６のディジタルオー
ディオ信号データを記憶するものである。

【０００８】そして、後述する係数データＲＡＭ２７の
ディジタル係数信号データまたは後述する第２のバス２
６を介したディジタル係数信号データを記憶するバッフ
ァメモリ２１と、後述する信号データＲＡＭ２８のディ
ジタルオーディオ信号データ、第２のバス２６を介した
ディジタルオーディオ信号データまたは後述する乗算器
２３の演算結果を記憶するバッファメモリ２２と、バッ
ファメモリ２１，２２の各データに基づいて演算を行な
う乗算器２３と、この乗算器２３の演算結果に後述する
アキュームレータ２５のデータを加算する算術論理演算
装置２４と、この算術論理演算装置２４の演算結果を保
持するアキュームレータ２５とで第２の演算部（第２の
演算手段）が構成されている。

【０００９】２６は第２の演算部に接続された第２のバ
スを示し、バッファメモリ２１，２２の入力、乗算器２
３の出力、アキュームレータ２５の出力および各データ
ＲＡＭ２７，２８が接続されている。２７はディジタル
係数信号データを記憶する係数データＲＡＭを示し、バ
ッファメモリ２１、第２のバス２６にディジタル係数信
号データを出力するものである。

【００１０】２８はディジタルオーディオ信号データを
記憶している信号データＲＡＭを示し、バッファメモリ
２２または第２のバス２６にディジタルオーディオ信号
データを出力するとともに、第２のバス２６のディジタ
ルオーディオ信号データを記憶するものである。３１は
レジスタを示し、第１のバス１６から第２のバス２６
に、または第２のバス２６から第１のバス１６に各デー
タを転送するときに使用するものである。

【００１１】次に、通常時の動作を第１の演算部につい
て説明する。まず、係数データＲＡＭ１７から読み出さ
れたディジタル係数信号データがバッファメモリ１１に
保持され、信号データＲＡＭ１８から読み出されたディ
ジタルオーディオ信号データがバッファメモリ１２に保
持される。そして、各データがバッファメモリ１１，１
２に保持されると、乗算器１３はバッファメモリ１１，
１２からディジタル係数信号データおよびディジタルオ
ーディオ信号データを読み出して乗算を行なった後、算
術論理演算装置１４に演算結果を出力する。

【００１２】次に、乗算器１３から演算結果を供給され
た算術論理演算装置１４は、乗算器１３からの演算結
果、前回までの値（アキュームレータ１５が保持してい
る値）などを累積した演算結果をアキュームレータ１５
に出力して保持させる。このような演算は第２の演算部
においても同様に行なわれる。

【００１３】上述のようにして得られた演算結果（デー
タ）などを、例えば第１の演算部から第２の演算部へ第
１、第２のバス１６，２６およびレジスタ３１を介して
転送する場合、転送するデータを一旦レジスタ３１にタ
イミングクロックに同期させてストアした後、再度タイ
ミングクロックに同期させてレジスタ３１から読み出し
てデータの転送を完了する。なお、第２の演算部から第
１の演算部にデータを転送する場合も、同様にしてデー
タの転送が行なわれる。

【００１４】

【発明が解決しようとする課題】従来のディジタル信号
プロセッサは、以上のように構成されているので、第１
の演算部と第２の演算部との間でデータの転送を行なう
場合、データを一旦レジスタ３１にストアした後、再度
レジスタ３１から読み出さなければならないため、デー
タの転送に時間がかかり、各バス１６，２６を効率よく
利用してデータの転送を効率的に行なうことができない
という不都合があった。

【００１５】この発明は、上記したような不都合を解消
するためになされたもので、各バスを効率よく使用して
各データの転送を効率的に行なえるようにしたディジタ
ル信号プロセッサを提供することを目的とするものであ
る。

【００１６】

【課題を解決するための手段】この発明にかかるディジ
タル信号プロセッサは、複数のディジタル信号データに
基づいて演算を行なう第１の演算手段と、この第１の演
算手段に接続された第１のバスと、複数のディジタル信
号データに基づいて演算を行なう第２の演算手段と、こ
の第２の演算手段に接続された第２のバスと、第１のバ
スと第２のバスとの間に設けられ、第１および第２の３
ステートバッファを逆並列に接続したバス接続手段とを
備えたものである。

【００１７】

【作用】この発明におけるディジタル信号プロセッサの
バス接続手段は、第１および第２の３ステートバッファ
をオフ状態（ハイインピーダンス）にすると、第１のバ
スと第２のバスとは切り離される。そして、第１の３ス
テートバッファをオン状態（アクティブ）にし、第２の
３ステートバッファをオフ状態にすると、例えば第１の
バスから第２のバスへのデータの転送のみを可能にす
る。また、第１の３ステートバッファをオフ状態にし、
第２の３ステートバッファをオン状態にすると、第２の
バスから第１のバスへのデータの転送のみを可能にす
る。

【００１８】

【実施例】以下、この発明の実施例を図に基づいて説明
する。図１はこの発明の一実施例であるディジタル信号
プロセッサの構成を示すブロック図であり、図２と同一
部分に同一符号を付して説明を省略する。図１におい
て、第１のバス１６から第２のバス２６にデータを転送
するのを制御する第１の３ステートバッファ４１と、第
２のバス２６から第１のバス１６にデータを転送するの
を制御する第２の３ステートバッファ４２とでバス接続
部（バス接続手段）を構成している。なお、第１および
第２の３ステートバッファ４１，４２は、オン・オフの
状態をプログラムによって制御される。

【００１９】次に、従来例と異なる動作について説明す
る。前述のようにして得られた演算結果（データ）など
を、例えば第１の演算部から第２の演算部へ転送する場
合、バッファ接続部を構成する第１の３ステートバッフ
ァ４１をオン状態にし、第２の３ステートバッファ４２
をオフ状態にすることにより、第１のバス１６から第２
のバス２６へ直ちにデータを転送することができる。ま
た、第２の演算部から第１の演算部へデータを転送する
場合、第１の３ステートバッファ４１をオフ状態にし、
第２の３ステートバッファ４２をオン状態にすることに
より、第２のバス２６から第１のバス１６へ直ちにデー
タを転送することができる。

【００２０】なお、第１の演算部と第２の演算部とを独
立させて演算を行なう場合、すなわち第１の演算部と第
２の演算部との間でデータの転送を行なわない場合は、
第１および第２の３ステートバッファ４１，４２をとも
にオフ状態にすると、第１のバス１６と第２のバス２６
との間ではデータの転送が行なわれず、第１の演算部と
第２の演算部とは独立した状態で演算を行なうことがで
きる。

【００２１】

【発明の効果】以上のように、この発明によれば、バス
接続手段を構成する第１および第２の３ステートバッフ
ァの状態を制御することにより、第１の演算手段に接続
された第１のバスから第２の演算手段に接続された第２
のバスへ、または第２のバスから第１のバスへ直ちにデ
ータを転送することができるので、各バスを効率よく使
用してデータの転送が効率的に行なえるという効果があ
る。

【図面の簡単な説明】

【図１】この発明の一実施例であるディジタル信号プロ
セッサの構成を示すブロック図である。

【図２】従来のディジタル信号プロセッサの構成を示す
ブロック図である。

【符号の説明】

１１，１２ バッファメモリ １３ 乗算器 １４ 算術論理演算装置 １５ アキュームレータ １６ 第１のバス １７ 係数データＲＡＭ １８ 信号データＲＡＭ ２１，２２ バッファメモリ ２３ 乗算器 ２４ 算術論理演算装置 ２５ アキュームレータ ２６ 第２のバス ２７ 係数データＲＡＭ ２８ 信号データＲＡＭ ４１ 第１の３ステートバッファ ４２ 第２の３ステートバッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のディジタル信号データに基づいて
   演算を行なう第１の演算手段と、 この第１の演算手段に接続された第１のバスと、 複数のディジタル信号データに基づいて演算を行なう第
   ２の演算手段と、 この第２の演算手段に接続された第２のバスと、 前記第１のバスと前記第２のバスとの間に設けられ、第
   １および第２の３ステートバッファを逆並列に接続した
   バス接続手段とを備えるディジタル信号プロセッサ。