JPH10247648A5 - - Google Patents

Description

【００２２】
【課題を解決するための手段】
本発明の一観点によれば、デバイス構造を有する半導体チップと、前記半導体チップ上に形成され、同一レベルの上面を有し、空隙によって互いに分離されている複数の第１配線構造体と、前記第１配線構造体の上面上に貼り付けられ、第１配線構造体の少なくとも一部の上面上に貫通孔を有する絶縁膜と、前記絶縁膜上に形成され、一部前記貫通孔を介して前記一部の第１配線構造体に電気的に接続された複数の第２配線層と、を有し、前記複数の第２配線層が同一レベルの上面を有し、空隙によって互いに分離されており、さらに前記複数の第２配線層上に貼り付けられた他の絶縁膜と、前記半導体チップ周辺部にループ状に形成され、前記多数の第１配線構造体と同一レベルの上面を有するシール部材とを有し、前記絶縁膜はシール部材の全上面にも貼り付けられている半導体装置が提供される。

【００２３】
本発明の他の観点によれば、デバイス構造を有する半導体チップ上に、同一レベルの上面を有し、空隙によって分離される多数の第１配線構造体を形成する工程と、 前記多数の第１配線構造体の上面上に絶縁膜を貼り付け、隣接する第１配線構造体間に空洞を形成する平坦化工程と、前記絶縁膜上に第２配線を形成する配線形成工程とを含む半導体装置の製造方法が提供される。

Claims (5)

1. デバイス構造を有する半導体チップと、
   前記半導体チップ上に形成され、同一レベルの上面を有し、空隙によって互いに分離されている複数の第１配線構造体と、
   前記第１配線構造体の上面上に貼り付けられ、第１配線構造体の少なくとも一部の上面上に貫通孔を有する絶縁膜と、
   前記絶縁膜上に形成され、一部前記貫通孔を介して前記一部の第１配線構造体に電気的に接続された複数の第２配線層と、を有し、
   前記複数の第２配線層が同一レベルの上面を有し、空隙によって互いに分離されており、さらに前記複数の第２配線層上に貼り付けられた他の絶縁膜と、
   前記半導体チップ周辺部にループ状に形成され、前記多数の第１配線構造体と同一レベルの上面を有するシール部材とを有し、
   前記絶縁膜はシール部材の全上面にも貼り付けられている半導体装置。
2. デバイス構造を有する半導体チップ上に、同一レベルの上面を有し、空隙によって分離される多数の第１配線構造体を形成する工程と、
   前記多数の第１配線構造体の上面上に絶縁膜を貼り付け、隣接する第１配線構造体間に空洞を形成する平坦化工程と、
   前記絶縁膜上に第２配線を形成する配線形成工程とを含む半導体装置の製造方法。
3. 前記平坦化工程が、
   支持基板上に絶縁膜を有する補助基盤を準備する工程と、
   前記半導体チップ上の第１配線構造体の上面に前記補助基盤の絶縁膜を貼り付ける工程と、
   前記補助基盤の支持基板を選択的に除去する工程とを含む請求項２記載の半導体装置の製造方法。
4. 前記補助基盤が絶縁膜上に接着剤層を有し、前記絶縁膜を貼り付ける工程が該接着剤層を用いるものである請求項３記載の半導体装置の製造方法。
5. さらに、前記半導体チップの周辺上に、前記多数の第１配線構造体と同一レベルの上面を有し、ループ状の平面形状を有するシール部材を形成する工程を含み、前記平坦化工程は該シール部材の上面全面上にも絶縁膜を貼り付ける請求項２〜４のいずれか１項に記載の半導体装置の製造方法。