JPH10274789A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH10274789A
JPH10274789A JP9095069A JP9506997A JPH10274789A JP H10274789 A JPH10274789 A JP H10274789A JP 9095069 A JP9095069 A JP 9095069A JP 9506997 A JP9506997 A JP 9506997A JP H10274789 A JPH10274789 A JP H10274789A
Authority
JP
Japan
Prior art keywords
active matrix
thin film
display device
source line
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9095069A
Other languages
English (en)
Other versions
JP3784491B2 (ja
JPH10274789A5 (ja
Inventor
Hisashi Otani
久 大谷
Yasushi Ogata
靖 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP09506997A priority Critical patent/JP3784491B2/ja
Priority to US09/046,686 priority patent/US6490014B1/en
Priority to KR1019980010673A priority patent/KR100535254B1/ko
Publication of JPH10274789A publication Critical patent/JPH10274789A/ja
Priority to US10/307,421 priority patent/US7483089B2/en
Publication of JPH10274789A5 publication Critical patent/JPH10274789A5/ja
Application granted granted Critical
Publication of JP3784491B2 publication Critical patent/JP3784491B2/ja
Priority to US12/358,617 priority patent/US7948571B2/en
Priority to US13/111,344 priority patent/US8248551B2/en
Priority to US13/587,109 priority patent/US8531619B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 トップゲイト型もしくはボトムゲイト型の薄
膜トランジスタトランジスタ（ＴＦＴ）を用いたアクテ
ィブマトリクス型液晶表示装置において、画素の補助容
量の形成方法に関する新規な構造を提供する。 【解決手段】 ソースライン１８と、それと同一層内の
金属配線１９を覆って、窒化珪素の如き誘電率の高い第
１の絶縁性薄膜２０を形成し、さらにその上に平坦性に
優れた第２の絶縁膜２１を形成する。そして、第２の絶
縁膜２１をエッチングして、開孔部２２を設け、第１の
絶縁膜２０を選択的に露出させる。この上に遮光膜とし
て機能する導電性被膜２３を形成し、これと金属配線１
９の間に絶縁膜２０を誘電体とする容量を形成し、これ
を画素の補助容量とする。また、補助容量は液晶分子の
配向乱れ（ディスクリネーション）の影響の大きな部分
に選択的に設けることにより、実質的な開口率を向上で
きる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
薄膜トランジスタを用い、かつ、ゲイトライン上にソー
スラインを有するアクティブマトリクス型の表示装置の
画素領域の回路構成・配置に関する。特に、補助容量の
構成に関する。
【０００２】
【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。アクティブマトリクス
型液晶表示装置は、マトリクス状に配置された数十〜数
百万個もの各画素のそれぞれに薄膜トランジスタを配置
し、各画素電極に出入りする電荷を薄膜トランジスタの
スイッチング機能により制御するものである。
【０００３】各画素電極と対向電極との間には液晶が挟
み込まれ、一種のコンデンサを形成している。従って、
薄膜トランジスタによりこのコンデンサへの電荷の出入
りを制御することで液晶の電気光学特性を変化させ、液
晶パネルを透過する光を制御して画像表示を行うことが
出来る。
【０００４】また、このような構成でなるコンデンサは
電流のリークにより次第にその保持電圧が減少するた
め、液晶の電気光学特性が変化して画像表示のコントラ
ストが悪化するという問題を持つ。そこで、液晶で構成
されるコンデンサと直列に補助容量と呼ばれる別のコン
デンサを設置し、リーク等で損失した電荷を液晶で構成
されるコンデンサに供給する構成が一般的となってい
る。
【０００５】従来のアクティブマトリクス型液晶表示装
置の回路図を図１に示す。アクティブマトリクス型表示
回路は、大きく３つの部分に分けられる。すなわち、ゲ
イトライン（ゲイト配線、スキャン配線、走査配線）４
を駆動するためのゲイトドライバー回路２、ソースライ
ン（データ配線、ソース配線、信号配線）５を駆動する
ためのデータドライバー回路１、画素の設けられたアク
ティブマトリクス回路３である。このうち、データドラ
イバー回路１とゲイトドライバー回路２は周辺回路と総
称される。
【０００６】アクティブマトリクス回路３は、多数のゲ
イトライン４とソースライン５が互いに交差するように
設けられ、各々の交点には画素電極７が設けられる。そ
して、画素電極に出入りする電荷を制御するためのスイ
ッチング素子（薄膜トランジスタ）６が設けられる。薄
膜トランジスタとしては、トップゲイト型（活性層上に
ゲイト電極を有するもの）、ボトムゲイト型（ゲイト電
極上に活性層を有するもの）が、必要とする回路構造、
作製工程、特性等に応じて使い分けられる。また、上述
のようにリーク電流により画素の電圧の変動を抑制する
目的で、補助容量８が画素のコンデンサーと並列に設け
られる。（図１）
【０００７】一方、薄膜トランジスタは光の照射により
導電性が変動するので、それを防止するために遮光性を
有する被膜（ブラックマトリクス）を薄膜トランジスタ
に重ねる必要がある。また、画素間の色、明るさが混合
することや、画素の境界部分での電界の乱れによる表示
不良を防止するためにも、画素間にも上記の遮光性の被
膜を形成する。
【０００８】このため、この遮光性被膜はマトリクス状
の形状を呈し、ブラックマトリクス（ＢＭ）と呼ばれ
る。ＢＭは、当初は製造工程上の有利さからアクティブ
マトリクス回路の設けられた基板に対向する基板（対向
基板）に設けられたが、画素の面積を大きくする（開口
率を上げる）必要から、アクティブマトリクス回路の設
けられた基板に設けることが提案されている。
【０００９】
【発明が解決しようとする課題】補助容量の構成に関し
ては、様々なものが提案されているが、画素の開口部分
（光の透過部分）を維持しつつ、大きな容量を得ること
は難しかった。本発明はこのような現状に鑑みてなされ
たものである。
【００１０】
【課題を解決するための手段】本明細書で開示する発明
の一つは、画素電極の接続されたソース領域が接続され
た薄膜トランジスタと、前記薄膜トランジスタのドレイ
ンに接続されたソースラインと同一層上に形成されたド
レイン電極と、を有し、前記ドレイン電極は、前記薄膜
トランジスタを構成する活性層の５０％以上の面積を覆
ったパターンを有し、前記ドレイン電極を利用して補助
容量が形成されていることを特徴とする。
【００１１】上記の構成は、補助容量が薄膜トランジス
タ上に形成されるので、画素の開口率を高くすることが
できる。
【００１２】また、本明細書で開示する他の発明は、遮
光膜をアクティブマトリクス側の基板に形成する際に、
この遮光膜を導電性のものとして、一定の電位に保持
し、これを補助容量の電極として用いることにより、上
記の課題を解決することを特徴とする。そもそも遮光膜
は、光を透過させないので、これを補助容量の電極に用
いることによる開口率の低下はない。
【００１３】本発明のアクティブマトリクス型表示装置
は、 薄膜トランジスタ、 ゲイトラインと、その上に形成されたソースライン、 遮光膜として機能し、一定の電位に保持された導電性
被膜、 薄膜トランジスタのドレインに接続し、ソースライン
と同じ層の金属配線 導電性被膜とソースラインの間にあり、少なくとも２
層の絶縁物層よりなる層間絶縁物とを有する。
【００１４】本発明においては、上記の条件を満たせば
薄膜トランジスタはトップゲイト、ボトムゲイトいずれ
も使用できる。なぜならば、本発明の主たる改良点が、
ソースラインより上の構造に関するものであるので、ソ
ースラインより下の構造（すなわち、ゲイトラインと活
性層の位置関係）に関しては、何ら問題とならないから
である。また、層間絶縁物の層構造は３層以上であって
もよい。
【００１５】本発明の一つは、上記の構造において、層
間絶縁物の上層の絶縁物層がエッチングされた部分に、
上記の金属配線と導電性被膜（遮光膜）を両電極とし、
少なくとも層間絶縁物の下層の絶縁物層を誘電体とする
補助容量が形成されていることを特徴とする。誘電体は
２層以上の絶縁物層よりなっていてもよい。
【００１６】本発明の他の構成は、上記の構造におい
て、前記層間絶縁物において、導電性被膜（遮光膜）
は、金属配線と重なる部分において、層間絶縁物の下層
の絶縁物層と接する部分を有することを特徴とする。
【００１７】上記の発明の第１、第２において、層間絶
縁物の下層を半導体プロセスで安定して生産でき、比誘
電率も高い窒化珪素を主成分とすることは有効である。
その場合には、補助容量の誘電体としては、窒化珪素層
のみとすることも，他の被膜（例えば、酸化珪素）との
多層構造とすることも可能である。
【００１８】この場合には、誘電体が薄くなり、かつ、
誘電率の大きい窒化珪素を用いることにより、より大き
な容量が得られる。本発明においては、窒化珪素層の厚
さは１０００Å以下、好ましくは５００Å以下とすると
よい。
【００１９】また、このような構造においては、窒化珪
素膜がソースライン上からアクティブマトリクス回路を
覆うことになり、窒化珪素の耐湿性、耐イオン性等のバ
リア機能が有効に利用できる。
【００２０】また、上記の発明において、層間絶縁物の
上層を平坦化の容易な有機樹脂（例えば、ポリイミド、
ポリアミド、ポリイミドアミド、エポキシ、アクリル
等）を用いて形成することも有効であるが、有機樹脂は
耐湿性や耐イオン性等のバリヤ機能が弱いので、下層は
窒化珪素、酸化アルミニウム、窒化アルミニウム等のバ
リヤ機能の高い材料とすることが望まれる。
【００２１】さらに、上記の発明において、金属配線
を、画素において、ディスクリネーション（凹凸や横電
界の影響による液晶分子の配向乱れ）の発生しやすい部
分に設けることは以下の理由で効果がある。ディスクリ
ネーションのうち、ゴミ等に起因するものは、製造工程
の清浄化により対処できるが、素子構造の凹凸（例え
ば、画素電極のコンタクト付近の凹凸）や横電界による
ものに対しては抜本的な処置は不可能である。ディスク
リネーションの発生する部分は画素として用いるのに不
適切であり、従来、そのような部分は遮光膜で覆い、画
素として機能しないような処置が施されてきたが、本発
明ではそのような部分に補助容量を設けることができ、
面積を有効に利用できる。
【００２２】
【実施例】
〔実施例１〕本実施例の作製工程断面図を図３に、ま
た、作製工程上面図を図２に示す。図２と図３の番号は
対応する。以下の例における膜厚その他の数値は一例で
あり、最適なものであるとは限らない。さらに、本発明
を実施する者が必要に応じて変更しても何ら差し支えな
い。
【００２３】まず、ガラス基板１１上に非晶質珪素膜を
５００Åの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ
法で成膜する。ガラス基板上には、下地膜として酸化珪
素膜を３０００Åの厚さにスパッタ法またはプラズマＣ
ＶＤ法で成膜されることが好ましいが、石英ガラス基板
上であれば、特に下地膜を設けなくともよい。次に、加
熱またはレーザー光の照射等の公知のアニール技術によ
って、非晶質珪素膜を結晶性珪素膜とし、これをエッチ
ングすることにより、薄膜トランジスタの活性層１２を
得る。
【００２４】次にゲイト絶縁膜として酸化珪素膜１３を
プラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ
法により、１０００Åの厚さに成膜する。そして、燐を
有する多結晶珪素膜を減圧ＣＶＤ法で５０００Åの厚さ
に成膜し、これをエッチングすることにより、ゲイトラ
イン（ゲイト電極）１４を得る。（図３（Ａ））
【００２５】次に，Ｎ型を付与する不純物であるリンの
イオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ
量で注入することにより、ソース１５とドレイン１６と
を形成する。いずれもＮ型となる。不純物イオンの注入
後、加熱処理またはレーザー光の照射、または強光の照
射を行うことにより、不純物イオンの注入が行われた領
域の活性化を行う。
【００２６】次に、公知の絶縁物層形成技術により、厚
さ５０００Åの酸化珪素の層間絶縁物１７を形成し、層
間絶縁物１７とゲイト絶縁膜１３をエッチングして、ソ
ース１５、ドレイン１６に達するコンタクトホールを開
孔する。そして、公知の金属配線形成技術によりソース
ライン１８、金属配線（補助容量電極）１９を形成す
る。（図３（Ｂ））
【００２７】ここまでの工程で得られた回路を上から見
た様子を図２（Ａ）に示す。番号は図３のものに対応す
る。（図２（Ａ））
【００２８】次に窒化珪素膜２０をシランとアンモニ
ア、またはシランとＮ2 Ｏ、またはシランとアンモニア
とＮ2 Ｏを用いたプラズマＣＶＤ法により形成する。こ
の窒化珪素膜２０は２５０〜１０００Å、ここでは５０
０Åの厚さに成膜する。この窒化珪素膜の成膜方法は、
ジクロールシランとアンモニアを用いる方法でもよい。
また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでも、さら
にその他の方法によるものでもよい。
【００２９】続いて、スピンコーティング法によって、
ポリイミド層２１を少なくとも８０００Å以上、好まし
くは１．５μｍの厚さに成膜する。ポリイミド層の表面
は平坦に形成される。かくして、窒化珪素層２０とポリ
イミド層２１よりなる層間絶縁物を形成する。そして、
ポリイミド層２１をエッチングして、補助容量用の開孔
部２２を形成する。（図３（Ｃ））
【００３０】なお、ポリイミド層２１のエッチングの際
に、用いるエッチャントによっては、窒化珪素をエッチ
ングする場合もあるので、窒化珪素の保護のために、厚
さ５０〜５００Å、例えば、２００Åの酸化珪素膜を窒
化珪素層とポリイミド層の間に設けてもよい。さらに、
厚さ１０００Åのチタン膜をスパッタリング法で成膜す
る。もちろん、クロム膜やアルミニウム膜等の金属膜を
用いてもよいし、他の成膜方法を用いてもよい。そし
て、これをエッチングし、ブラックマトリクス２３を形
成する。ブラックマトリクス２３は先に形成した補助容
量用の孔を覆うように形成する。（図３（Ｄ））
【００３１】ここまでの工程で得られる補助容量用の孔
２２とブラックマトリクス２３を上から見た様子を図２
（Ｂ）に示す。番号は図１のものに対応する。補助容量
用の孔２２とブラックマトリクス２３の重なった部分に
補助容量が形成される。また、金属配線１９とブラック
マトリクス２３が重ならない領域３１には、後に画素電
極のコンタクトホールが形成される。（図２（Ｂ））
【００３２】さらに、層間絶縁物として、厚さ５０００
Åのポリイミド膜２４を成膜し、領域３１のポリイミド
膜２１および２４と窒化珪素層２０をエッチングして、
金属配線１９に達するコンタクトホールを形成する。さ
らに、スパッタリング法により厚さ１０００ÅのＩＴＯ
（インディウム錫酸化物）膜を形成し、これをエッチン
グして、画素電極２５を形成する。（図３（Ｅ））
【００３３】かくして、アクティブマトリクス回路が完
成する。本実施例のように、ポリイミド膜により絶縁層
を形成すると平坦化が容易であり、効果が大きい。本実
施例では、補助容量はブラックマトリクス２３とドレイ
ン１６の重なる部分２２に得られ、誘電体は窒化珪素層
１７である。
【００３４】〔実施例２〕本実施例の作製工程の上面図
を図４に示す。本実施例も作製工程自体は実施例１とほ
とんど同じであり、番号は実施例１のものに対応する。
本実施例は、回路配置が実施例１と異なっており、ディ
スクリネーションの発生しやすい部分に補助容量を設け
ることにより、画素を有効に形成する（実質的な開口率
を高める）方法を示す。
【００３５】まず、ディスクリネーションの発生につい
て図５を用いて説明する。図５は実施例１で作製した画
素と同じ回路配置のものである。図５に示すように、画
素の右上に画素電極のコンタクト３１が設けられ、図の
右上から左下の方向（左下から右上とは異なることに注
意）にラビングがおこなわれ、かつ、ソースライン反転
駆動（隣接するソースライン間に印加される信号を互い
に逆極性のものとする駆動方法、ドット反転駆動も含
む）をおこなう表示装置においては、画素の右上の部分
３０にディスクリネーションが生じやすい。この部分は
表示に用いるには不適当であるので、ＢＭで覆うことが
望まれる。（図５）
【００３６】そこで、図４（Ａ）に示すように、金属配
線１９の配置を実施例１のように、画素の上に設けるの
ではなく、画素の右側に設ける。（図４（Ａ））さら
に、金属配線１９上に開孔部２２を形成し、その上にＢ
Ｍ２３を設ける。画素電極のコンタクトも、図４（Ｂ）
に示すように、右下の領域３１に設けると効果的であ
る。（図４（Ｂ））
【００３７】かくして、ディスクリネーションの生じや
すい部分には補助容量が形成される。本実施例は、実施
例１の回路において、画素の上側に設けられたの補助容
量を左に移動させたもので、回路設計上の開口部の面積
は同じである。しかしながら、ディスクリネーションと
補助容量（もしくはＢＭ）を重ねることにより、実質的
にはより大きな開口面積を得ることができる。
【００３８】〔実施例３〕本実施例の作製工程の上面図
を図６に示す。本実施例も作製工程自体は実施例１とほ
とんど同じであり、番号は実施例１のものに対応する。
本実施例は、補助容量の配置は実施例２と実質的に同一
であるが、薄膜トランジスタの活性層の配置を変更する
ことにより、より面積の有効な利用をはかったものであ
る。
【００３９】本実施例ではラビングの方向は左下から右
上であり、この場合は画素の左下の部分にディスクリネ
ーションが生じやすい。実施例２においては、このよう
なディスクリネーションの生じやすい部分に補助容量を
設けることを示したが、本実施例においては、次行の薄
膜トランジスタの活性層の一部をもこの部分に設ける。
すなわち、図６（Ａ）に示すように、金属配線１９の配
置を画素の左側に配置すると同時に、ゲイトラインの枝
部を除去して直線状にし、活性層がこれを横断するよう
に配置する。（図６（Ａ））
【００４０】さらに、金属配線１９上に開孔部２２を形
成し、その上にＢＭ２３を設ける。（図６（Ｂ）） かくして、ディスクリネーションの生じやすい部分には
補助容量と薄膜トランジスタの一部が形成される。本実
施例は、実施例２の回路において、ゲイトラインの枝部
が不要になった分、面積の効率的な利用が可能となっ
た。
【００４１】〔実施例４〕本実施例の作製工程の上面図
を図８に、また、本実施例の薄膜トランジスタの主要部
および回路図を図７に示す。本実施例も作製工程自体は
実施例１とほとんど同じであり、番号は実施例１のもの
に対応する。また、図７と図８の番号も相互に対応す
る。本実施例は、補助容量の配置は実施例２と実質的に
同一であるが、薄膜トランジスタの活性層およびゲイト
電極の配置を変更することにより、薄膜トランジスタの
特性を高めより面積の有効な利用をはかったものであ
る。
【００４２】本実施例も、実施例３と同じくラビングが
左下から右上になされるので、画素の左下の部分にディ
スクリネーションが生じやすい。実施例２においては、
このような部分に補助容量を設けることを示し、また、
実施例３においては、補助容量とシングルゲイト（単ゲ
イト）の薄膜トランジスタの活性層の一部を設けること
を示したが、本実施例においては、トリプルゲイト（３
重ゲイト）の薄膜トランジスタの活性層とゲイト電極を
もこの部分に設ける。
【００４３】まず、図７（Ａ）を用いて、本実施例のト
リプルゲイト薄膜トランジスタの概要について説明す
る。この薄膜トランジスタはゲイトライン１４に枝部２
９を設け、活性層１２がゲイトラインとその枝部と図に
示すように重なる構造とする。交差した部分２６〜２８
はそれぞれトランジスタとなる（図７（Ａ））
【００４４】すなわち、図７（Ｂ）に示すように、ソー
スライン１８と金属配線１９の間に３つの薄膜トランジ
スタが直列に接続した構造となる。（図７（Ｂ）） このような多重トランジスタはアクティブマトリクスの
スイッチングトランジスタとして用いると特に有効であ
ることが知られている（特公平５−４４１９５）。
【００４５】このような構造の薄膜トランジスタは次行
の画素の左下の部分を占有するが、この部分はディスク
リネーションの発生しやすい領域であるので、実施例
２、３と同様、このことが開口率の低下をもたらすこと
はない。すなわち、図８（Ａ）に示すように、ゲイトラ
イン１４に枝部２９を設け、活性層１２がゲイトライン
１４およびその枝部２９と３回交差するように配置す
る。さらに、金属配線１９を図に示すように画素の左側
に配置する。（図８（Ａ））
【００４６】さらに、金属配線１９上に開孔部２２を形
成し、その上にＢＭ２３を設ける。（図８（Ｂ）） かくして、ディスクリネーションの生じやすい部分には
補助容量と薄膜トランジスタの一部が形成される。本実
施例は、実施例２の回路と同様にゲイトラインの枝部が
必要である点で実施例３のものより不利であるが、３重
ゲイト薄膜トランジスタとすることにより、補助容量は
はるかに小さくてもよい。したがって、総合的には、本
実施例の方が、実施例３のものより特性が優れている。
【００４７】〔実施例５〕本実施例の作製工程断面図を
図１１に、また、作製工程上面図を図９に示す。図９と
図１１の番号は対応し、さらに、他の実施例において指
し示すものと同等のものを示す。本実施例は、実施例１
において示した積層構造を有する画素回路において、補
助容量の配置を変更したものである。
【００４８】実施例１と同様に、適切な下地膜の形成さ
れたガラス基板１１上に非晶質珪素膜を５００Åの厚さ
にプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜し、次
に、公知のアニール技術によって、非晶質珪素膜を結晶
性珪素膜とし、これをエッチングすることにより、薄膜
トランジスタの活性層１２を得る。
【００４９】次にゲイト絶縁膜として酸化珪素膜１３を
１０００Åの厚さに成膜する。そして、燐を有する多結
晶珪素膜を減圧ＣＶＤ法で５０００Åの厚さに成膜し、
これをエッチングすることにより、ゲイトライン（ゲイ
ト電極）１４を得る。（図１１（Ａ））
【００５０】次に，Ｎ型を付与する不純物であるリンの
イオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ
量で注入することにより、ソース１５とドレイン１６と
を形成する。不純物イオンの注入後、アニール処理をお
こなう。
【００５１】次に、公知の絶縁物層形成技術により、厚
さ２μｍの酸化珪素の層間絶縁物１７を形成する。公知
の平坦化技術（例えば、化学的機械的研磨（ＣＭＰ）
法）により、絶縁物表面を平坦化する。その後、層間絶
縁物１７とゲイト絶縁膜１３をエッチングして、ソース
１５、ドレイン１６に達するコンタクトホールを開孔す
る。そして、公知の金属配線形成技術によりソースライ
ン１８、金属配線（補助容量電極）１９を形成する。こ
の際、金属配線１９はゲイトラインを覆うようにする。
（図１１（Ｂ））
【００５２】ここまでの工程で得られた回路を上から見
た様子を図９（Ａ）に示す。本実施例で特徴的なこと
は、補助容量の電極となる金属配線１９が、ゲイトライ
ン１４の一部を覆うことである。ゲイトライン１４も金
属配線１９も、共に遮光性のものであり、画素の面積を
狭める要因である。実施例１の場合には、これらが、重
ならないように配置されていたために、その分だけ、画
素として使用できる部分の面積が狭くなっていた。本実
施例では、ゲイトライン１４も金属配線１９を重ねるこ
とにより、より多くの面積が画素に使用できるようにな
った。（図９（Ａ））
【００５３】なお、図９に示すように、当該画素電極の
駆動をおこなうゲイトラインと画素電極に接続する金属
配線１９を重ねて配置する際には、ゲイトライン１４と
金属配線１９の間の容量結合を小さくすることが好まし
い。本実施例では、層間絶縁物の厚さを十分に厚くする
ことにより、上記の問題を解決したが、図１０に示すよ
うに、次行のゲイトラインに金属配線１９を重ねてもよ
い。（図１０）
【００５４】次に窒化珪素膜２０を２５０〜１０００
Å、ここでは５００Åの厚さに成膜する。さらに、厚さ
２００Åの酸化珪素膜（図示せず）を堆積する。続い
て、スピンコーティング法によって、ポリイミド層２１
を少なくとも８０００Å以上、好ましくは１．５μｍの
厚さに成膜する。ポリイミド層の表面は平坦に形成され
る。かくして、窒化珪素層２０とポリイミド層２１より
なる層間絶縁物を形成する。そして、ポリイミド層２１
をエッチングして、補助容量用の開孔部２２を形成す
る。（図１１（Ｃ））
【００５５】さらに、厚さ１０００Åのチタン膜をスパ
ッタリング法で成膜し、これをエッチングし、ブラック
マトリクス２３を形成する。ブラックマトリクス２３は
先に形成した補助容量用の孔２２を覆うように形成す
る。
【００５６】ここまでの工程で得られる補助容量用の孔
２２とブラックマトリクス２３を上から見た様子を図９
（Ｂ）に示す。補助容量用の孔２２とブラックマトリク
ス２３の重なった部分に補助容量が形成される。開口部
分の面積を増大させるために、補助容量用の孔２２はゲ
イトライン１４に重なるように形成されるとよい。ま
た、画素電極のコンタクトホールを形成するために、金
属配線１９とブラックマトリクス２３の重ならない領域
３１も設ける。（図９（Ｂ））
【００５７】さらに、層間絶縁物として、厚さ５０００
Åのポリイミド膜２４を成膜し、領域３１のポリイミド
膜２１および２４と窒化珪素層２０をエッチングして、
金属配線１９に達するコンタクトホールを形成する。さ
らに、スパッタリング法により厚さ１０００ÅのＩＴＯ
（インディウム錫酸化物）膜を形成し、これをエッチン
グして、画素電極２５を形成する。（図１１（Ｄ））
【００５８】かくして、アクティブマトリクス回路が完
成する。本実施例は、単ゲイトのＴＦＴに関するもので
あるが、実施例４に示されるような多ゲイトのＴＦＴに
おいても同様に実施でき、同様な効果が得られる。
【００５９】〔実施例６〕図１２〜図１５を利用して本
実施例を示す。図１２には、最下層に形成された活性層
１０５、１０６、１０７、１０８が示されている。この
活性層は、ガラス基板や石英基板、その他絶縁表面上に
形成されている。
【００６０】活性層上には、図示しないゲイト絶縁膜が
形成されている。ゲイト絶縁膜上には、ゲイト線１０
１、１０２が形成されている。
【００６１】ここで、ゲイト線が活性層と交わる部分に
おける活性層部分がチャネル形成領域となる。
【００６２】ゲイト電極上には図示しない層間絶縁膜が
形成されており、その上にソース線１０３、１０４が形
成されている。
【００６３】ソース線１０４は例えばコンタクト１０９
を介して、活性層１０６に形成されたソース領域に接続
されている。
【００６４】また、ソース線と材料を用いて（同一膜を
パターニングすることによって得られる）ドレイン電極
１０９、１１０、１１１、１１２が形成されている。
【００６５】このドレイン電極は、容量を形成するため
に利用される。またＢＭの一部を構成するものとして利
用される。
【００６６】１１３で示されるドレイン配線１１０の延
在した部分は、容量値を稼ぐためのパターンである。
【００６７】ドレイン電極は、活性層の半分以上の面積
を覆う構造となっている。このような構造とすることに
より、開口率を大きく低下させずに所定の補助容量値を
稼ぐことができる。
【００６８】図１３に示すのは、図１２に示す状態に加
えて、図示しない窒化珪素膜を成膜し、その上に容量線
１１３、１１４を形成した状態である。
【００６９】この図示しない窒化珪素膜は、補助容量の
誘電体として機能する。
【００７０】図１４に示すのは、図１３に示す容量線１
１３、１１４の上にさらに層間絶縁膜を成膜し、その上
にＩＴＯでもって画素電極１１５、１１６、１１７、１
１８、１１９、１２０、１２１、１２２、１２３を形成
した状態である。
【００７１】本実施例に示す構成では、ＴＦＴの上方に
覆いかぶさるようにして、補助容量を形成するので、画
素の開口率を極力高くすることができる。
【００７２】また、ドレイン領域と画素電極との間に形
成されるドレイン電極（この電極はソース配線と同時に
形成される）を利用して、容量線との間に容量を形成す
る構成とすることで、大容量を得ることができる。即
ち、このような構成を採用した場合、補助容量を構成す
る誘電体膜（この場合は窒化珪素膜）の厚さを薄くする
ことができるので、容量を大きくとることができる。
【００７３】
【発明の効果】以上に示したごとく、ブラックマトリク
スとして用いられる導電性被膜を電極とし、これとソー
スラインと同層の金属配線との間で補助容量を形成する
方法が提案された。
【００７４】この構成は、またＴＦＴの上方部を容量と
して利用するので、画素の開口率を高めることができ
る。
【００７５】実施例ではトップゲイト型の薄膜トランジ
スタを用いる例を示したが、本発明がソースラインより
も上の構造に関する改良であることから、ボトムゲイト
型の薄膜トランジスタにおいても同様に実施できること
は明らかである。このように本発明は産業上、有益であ
る。
【図面の簡単な説明】
【図１】 一般的なアクティブマトリクス回路の回路図
を示す。
【図２】 実施例１のアクティブマトリクス回路の作製
工程上面図を示す。
【図３】 実施例１のアクティブマトリクス回路の作製
工程断面図を示す。
【図４】 実施例２のアクティブマトリクス回路の作製
工程上面図を示す。
【図５】 ディスクリネーションを説明する図。
【図６】 実施例３のアクティブマトリクス回路の作製
工程上面図を示す。
【図７】 実施例４の薄膜トランジスタの概要と回路図
を示す。
【図８】 実施例４のアクティブマトリクス回路の作製
工程上面図を示す。
【図９】 実施例５のアクティブマトリクス回路の作製
工程上面図を示す。
【図１０】実施例５に関連するアクティブマトリクス回
路の上面図を示す。
【図１１】実施例５のアクティブマトリクス回路の作製
工程断面図を示す。
【図１２】実施例６の構成を示す上面図。
【図１３】実施例６の構成を示す上面図。
【図１４】実施例６の構成を示す上面図。
【符号の説明】
１ データドライバー回路 ２ ゲイトドライバー回路 ３ アクティブマトリクス回路領域 ４ ゲイトライン ５ ソースライン ６ 薄膜トランジスタ（ＴＦＴ） ７ 画素電極 ８ 補助容量 １１ ガラス基板 １２ 活性層 １３ 酸化珪素膜（ゲイト絶縁膜） １４ ゲイトライン（ゲイト電極） １５ ソース １６ ドレイン １７ 酸化珪素（層間絶縁物） １８ ソースライン １９ 金属配線（補助容量電極） ２０ 窒化珪素層 ２１、２４ ポリイミド層 ２２ 開孔部（補助容量） ２３ 遮光膜（ブラックマトリクス） ２５ 画素電極 ２６、２７、２８ 薄膜トランジスタ ２９ ゲイトラインの枝部 ３０ ディスクリネーションの生じや
すい部分 ３１ コンタクトホールを形成する部
分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１６Ｓ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 画素電極の接続されたソース領域が接続
    された薄膜トランジスタと、 前記薄膜トランジスタのドレインに接続されたソースラ
    インと同一層上に形成されたドレイン電極と、 を有し、 前記ドレイン電極は、前記薄膜トランジスタを構成する
    活性層の５０％以上の面積を覆ったパターンを有し、 前記ドレイン電極を利用して補助容量が形成されている
    ことを特徴とするアクティブマトリクス型液晶表示装置
  2. 【請求項２】 スイッチング素子として薄膜トランジス
    タを用いたアクティブマトリクス型液晶表示装置におい
    て、 ゲイトライン上に形成されたソースラインと、 遮光膜として機能し、一定の電位に保持され、前記ソー
    スラインと画素電極の中間の層にある導電性被膜と、 ソースラインと前記導電性被膜との間に形成された層間
    絶縁物と、を有し、 前記層間絶縁物は、下層の絶縁物層上に、異種の材料よ
    りなる上層の絶縁物層があり、 前記層間絶縁物には、その上層の絶縁物層を選択的にエ
    ッチングすることによって得られた開孔部が設けられ、 前記開孔部において、前記導電性被膜と、下層の金属配
    線を両電極とし、前記下層の絶縁物層を誘電体とする補
    助容量が形成されており、 前記下層の金属配線は、ソースラインと同層で、かつ、
    ソースラインと物理的に絶縁し、薄膜トランジスタのド
    レインと画素電極との間にコンタクトを有することを特
    徴とする。
  3. 【請求項３】 薄膜トランジスタと、 ゲイトライン上に形成されたソースラインと、 前記薄膜トランジスタのドレインに接続し、前記ソース
    ラインと同層の金属配線と、 前記金属配線に接続する画素電極と、 遮光膜として機能し、一定の電位に保持され、前記ソー
    スラインと画素電極の中間の層にある導電性被膜と、 前記導電性被膜と前記ソースラインとの間にあり、少な
    くとも２層の絶縁物層よりなる層間絶縁物と、を有し、 前記導電性被膜は、前記金属配線と重なる部分におい
    て、前記層間絶縁物の下層の絶縁物層と接する部分を有
    することを特徴とするアクティブマトリクス型表示装
    置。
  4. 【請求項４】 請求項２もしくは請求項３において、層
    間絶縁物の下層は窒化珪素を主成分とすることを特徴と
    するアクティブマトリクス型表示装置。
  5. 【請求項５】 請求項２もしくは請求項３において、層
    間絶縁物の上層は有機樹脂を主成分とすることを特徴と
    するアクティブマトリクス型表示装置。
  6. 【請求項６】 請求項２において、前記補助容量は、誘
    電体として、窒化珪素のみからなることを特徴とするア
    クティブマトリクス型表示装置。
  7. 【請求項７】 請求項４において、前記窒化珪素を主成
    分とする層の厚さは１０００Å以下であることを特徴と
    するアクティブマトリクス型表示装置。
  8. 【請求項８】 請求項２もしくは請求項３において、前
    記金属配線は、画素において、ディスクリネーションの
    発生しやすい部分に設けられることを特徴とするアクテ
    ィブマトリクス型表示装置。
  9. 【請求項９】 請求項２もしくは請求項３において、前
    記金属配線は、ゲイトラインと重なるように形成された
    ことを特徴とするアクティブマトリクス型表示装置。
  10. 【請求項１０】 請求項２において、前記開孔部は、ゲ
    イトラインと重なるように形成されたことを特徴とする
    アクティブマトリクス型表示装置。
JP09506997A 1997-03-28 1997-03-28 アクティブマトリクス型の表示装置 Expired - Fee Related JP3784491B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP09506997A JP3784491B2 (ja) 1997-03-28 1997-03-28 アクティブマトリクス型の表示装置
US09/046,686 US6490014B1 (en) 1997-03-28 1998-03-24 Active matrix liquid crystal display device having light-interruptive film over insulating film and opening of the upper insulating film
KR1019980010673A KR100535254B1 (ko) 1997-03-28 1998-03-27 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치
US10/307,421 US7483089B2 (en) 1997-03-28 2002-12-02 Semiconductor device having thin film transistor with particular drain electrode
US12/358,617 US7948571B2 (en) 1997-03-28 2009-01-23 Semiconductor device having thin film transistor with particular drain electrode structure
US13/111,344 US8248551B2 (en) 1997-03-28 2011-05-19 Semiconductor device including capacitor line parallel to source line
US13/587,109 US8531619B2 (en) 1997-03-28 2012-08-16 Active matrix liquid crystal display device with overlapping conductive film and pixel electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09506997A JP3784491B2 (ja) 1997-03-28 1997-03-28 アクティブマトリクス型の表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006051802A Division JP4408117B2 (ja) 2006-02-28 2006-02-28 アクティブマトリクス回路

Publications (3)

Publication Number Publication Date
JPH10274789A true JPH10274789A (ja) 1998-10-13
JPH10274789A5 JPH10274789A5 (ja) 2005-02-24
JP3784491B2 JP3784491B2 (ja) 2006-06-14

Family

ID=14127714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09506997A Expired - Fee Related JP3784491B2 (ja) 1997-03-28 1997-03-28 アクティブマトリクス型の表示装置

Country Status (3)

Country Link
US (5) US6490014B1 (ja)
JP (1) JP3784491B2 (ja)
KR (1) KR100535254B1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321603A (ja) * 1999-03-05 2000-11-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
WO2001082273A1 (en) * 2000-04-21 2001-11-01 Seiko Epson Corporation Electrooptical device
EP1326282A2 (en) * 2001-12-19 2003-07-09 Samsung SDI Co. Ltd. Thin film transistor with multiple gates
JP2004170921A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
EP1022786A3 (en) * 1999-01-21 2004-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US7119391B2 (en) 2002-08-19 2006-10-10 Seiko Epson Corporation System and method of manufacturing a substrate device
KR100861628B1 (ko) 2006-01-25 2008-10-07 엡슨 이미징 디바이스 가부시키가이샤 반도체 장치
US7834830B2 (en) 1998-10-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
EP2262031A2 (en) * 1999-06-28 2010-12-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device
JP2012028793A (ja) * 1999-06-29 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014032415A (ja) * 1999-08-31 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016048686A (ja) * 1999-02-23 2016-04-07 株式会社半導体エネルギー研究所 Ｅｌ表示装置
US9660159B2 (en) 1999-06-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2019139248A (ja) * 1999-07-22 2019-08-22 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100580396B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
KR100433209B1 (ko) * 2001-06-25 2004-05-27 엘지.필립스 엘시디 주식회사 액정표시장치의 어래이 기판 및 그 제조방법
US6740884B2 (en) * 2002-04-03 2004-05-25 General Electric Company Imaging array and methods for fabricating same
US6777685B2 (en) * 2002-04-03 2004-08-17 General Electric Company Imaging array and methods for fabricating same
US7474045B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100966443B1 (ko) * 2003-05-02 2010-06-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR20050051140A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
US8305507B2 (en) * 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI271867B (en) * 2005-06-20 2007-01-21 Au Optronics Corp Pixel structure and fabrication method thereof
JP5251034B2 (ja) * 2007-08-15 2013-07-31 ソニー株式会社 表示装置および電子機器
CN102338955B (zh) * 2011-08-08 2013-11-06 深圳市华星光电技术有限公司 薄膜晶体管像素单元
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
JP5909198B2 (ja) 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
KR102148486B1 (ko) * 2013-12-31 2020-08-26 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
CN112687722B (zh) * 2020-12-24 2024-03-05 深圳市华星光电半导体显示技术有限公司 显示背板及其制备方法、显示面板
CN115128873B (zh) * 2021-03-29 2023-12-05 株式会社日本显示器 显示装置及显示装置的阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148681A (ja) * 1992-11-10 1994-05-27 Sanyo Electric Co Ltd 液晶表示装置
JPH07140485A (ja) * 1993-07-14 1995-06-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10206893A (ja) * 1997-01-17 1998-08-07 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
FR2524714B1 (fr) 1982-04-01 1986-05-02 Suwa Seikosha Kk Transistor a couche mince
JPS58171860A (ja) 1982-04-01 1983-10-08 Seiko Epson Corp 薄膜トランジスタ
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US5283566A (en) * 1988-04-06 1994-02-01 Hitachi, Ltd. Plane display
JPH03163529A (ja) 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
JP2690067B2 (ja) 1991-06-14 1997-12-10 シャープ株式会社 アクティブマトリクス基板
US5473455A (en) 1991-12-20 1995-12-05 Fujitsu Limited Domain divided liquid crystal display device with particular pretilt angles and directions in each domain
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH06194687A (ja) 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
US5398127A (en) 1992-03-03 1995-03-14 Matsushita Electric Industrial Co., Ltd. Active matrix twisted nematic liquid crystal display with rubbing direction 1-44 degrees to the electrodes
JP2800956B2 (ja) * 1992-03-10 1998-09-21 シャープ株式会社 アクティブマトリクス基板
US5219118A (en) * 1992-04-15 1993-06-15 Karl Shields Associates Octagonal foldable top cap
JP2543286B2 (ja) 1992-04-22 1996-10-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP2950061B2 (ja) 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
DE69332142T2 (de) 1992-12-25 2003-03-06 Sony Corp., Tokio/Tokyo Substrat mit aktiver Matrix
US5689322A (en) 1993-07-30 1997-11-18 Sharp Kabushiki Kaisha Liquid crystal display device having regions with different twist angles
JP3267011B2 (ja) * 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
KR950029830A (ko) * 1994-04-19 1995-11-24 가네꼬 히사시 액정 디스플레이 셀
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
CN1146056C (zh) * 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3093604B2 (ja) * 1994-06-20 2000-10-03 キヤノン株式会社 液晶表示装置
US5483366A (en) 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
US5682460A (en) * 1994-08-29 1997-10-28 Motorola, Inc. Method for selecting transmission preferences
JP3059915B2 (ja) 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP2934875B2 (ja) 1994-09-30 1999-08-16 カシオ計算機株式会社 マトリックス型液晶表示装置
JP3105408B2 (ja) 1994-10-19 2000-10-30 シャープ株式会社 液晶表示素子
JP2770763B2 (ja) * 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
JPH08271899A (ja) 1995-03-30 1996-10-18 Nec Corp 液晶表示装置
JPH08334787A (ja) 1995-04-04 1996-12-17 Sony Corp 表示装置
JPH08306926A (ja) 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH0926603A (ja) 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JP3565521B2 (ja) 1995-07-11 2004-09-15 シャープ株式会社 重合性化合物およびそれを用いた液晶表示素子
JP3307181B2 (ja) 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
TW463068B (en) 1995-10-12 2001-11-11 Toshiba Corp Liquid crystal display device
DE69614337T2 (de) 1995-10-15 2002-06-13 Victor Company Of Japan, Ltd. Anzeigevorrichtung von Reflexionstyp
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
KR100224704B1 (ko) * 1996-07-23 1999-10-15 윤종용 박막 트랜지스터-액정표시장치 및 그 제조방법
KR100207491B1 (ko) * 1996-08-21 1999-07-15 윤종용 액정표시장치 및 그 제조방법
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
JP3454340B2 (ja) * 1996-11-22 2003-10-06 シャープ株式会社 液晶表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JPH09185084A (ja) * 1997-02-07 1997-07-15 Seikosha Co Ltd 液晶表示装置の製造方法
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6195140B1 (en) 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JP3919900B2 (ja) 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
KR100400627B1 (ko) * 1999-03-18 2003-10-08 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP2001228457A (ja) * 1999-12-08 2001-08-24 Sharp Corp 液晶表示装置
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US6762815B2 (en) * 2002-12-12 2004-07-13 Hannstar Display Corp. In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148681A (ja) * 1992-11-10 1994-05-27 Sanyo Electric Co Ltd 液晶表示装置
JPH07140485A (ja) * 1993-07-14 1995-06-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10206893A (ja) * 1997-01-17 1998-08-07 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834830B2 (en) 1998-10-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US8259048B2 (en) 1998-10-30 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US7727836B2 (en) 1999-01-21 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
KR100652817B1 (ko) * 1999-01-21 2006-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7414267B2 (en) 1999-01-21 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US7208766B2 (en) 1999-01-21 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
EP1022786A3 (en) * 1999-01-21 2004-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6890784B2 (en) 1999-01-21 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
KR100652821B1 (ko) * 1999-01-21 2006-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US9910334B2 (en) 1999-02-23 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2016048686A (ja) * 1999-02-23 2016-04-07 株式会社半導体エネルギー研究所 Ｅｌ表示装置
JP2000321603A (ja) * 1999-03-05 2000-11-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
US9660159B2 (en) 1999-06-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
EP2262031A2 (en) * 1999-06-28 2010-12-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device
JP2012028793A (ja) * 1999-06-29 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2019139248A (ja) * 1999-07-22 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
US9466622B2 (en) 1999-08-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a thin film transistor and a storage capacitor
US9250490B2 (en) 1999-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including light shielding film
JP2015008336A (ja) * 1999-08-31 2015-01-15 株式会社半導体エネルギー研究所 半導体装置
JP2018197859A (ja) * 1999-08-31 2018-12-13 株式会社半導体エネルギー研究所 液晶表示装置
JP2014032415A (ja) * 1999-08-31 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体装置
US8933455B2 (en) 1999-08-31 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising pixel
US6825891B2 (en) 2000-04-21 2004-11-30 Seiko Epson Corporation Electro-optical device having storage capacitor laminated between data line and pixel electrode
US6665024B2 (en) 2000-04-21 2003-12-16 Seiko Epson Corporation Electro-optical device having storage capacitor laminated between TFT and data line
US6597413B2 (en) 2000-04-21 2003-07-22 Seiko Epson Corporation Electro-optical device having two storage capacitor electrodes overlapping scanning lines
WO2001082273A1 (en) * 2000-04-21 2001-11-01 Seiko Epson Corporation Electrooptical device
EP1326282A2 (en) * 2001-12-19 2003-07-09 Samsung SDI Co. Ltd. Thin film transistor with multiple gates
US7119391B2 (en) 2002-08-19 2006-10-10 Seiko Epson Corporation System and method of manufacturing a substrate device
JP2004170921A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
KR100861628B1 (ko) 2006-01-25 2008-10-07 엡슨 이미징 디바이스 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
KR19980080760A (ko) 1998-11-25
US6490014B1 (en) 2002-12-03
US7483089B2 (en) 2009-01-27
US8248551B2 (en) 2012-08-21
JP3784491B2 (ja) 2006-06-14
KR100535254B1 (ko) 2006-02-28
US8531619B2 (en) 2013-09-10
US20130001581A1 (en) 2013-01-03
US7948571B2 (en) 2011-05-24
US20110215327A1 (en) 2011-09-08
US20030168688A1 (en) 2003-09-11
US20090134395A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
JPH10274789A (ja) アクティブマトリクス型液晶表示装置
KR100442898B1 (ko) 액정표시장치및그제조방법
US7397518B1 (en) Active matrix liquid crystal with capacitor below disclination region
JP4309811B2 (ja) インプレーンスイッチング方式液晶表示装置及びその製造方法
US6850303B2 (en) Liquid crystal display device having additional storage capacitance
US7133088B2 (en) Liquid crystal display device and method of fabricating the same
JP3657371B2 (ja) アクティブマトリクス型表示装置
JPH10206893A (ja) アクティブマトリクス型液晶表示装置
US7349036B2 (en) Liquid crystal display storage device and method of fabricating the same
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JP4408117B2 (ja) アクティブマトリクス回路
JPH07248508A (ja) 液晶表示装置
JP2862739B2 (ja) 液晶表示装置
JPH0748563B2 (ja) 薄膜トランジスタ装置
US12044943B2 (en) Active matrix substrate and liquid crystal display device
JPH10213813A (ja) 液晶表示装置およびその製造方法
JP2003066487A (ja) 液晶表示装置およびその製造方法
JPH0961851A (ja) 液晶表示装置
JP2005128053A (ja) 液晶表示装置
JP2007310049A (ja) 表示装置およびその製造方法
JPH07281211A (ja) 電気光学素子
JP2011108706A (ja) 表示装置
KR20050001940A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees