JPH10303215A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10303215A JPH10303215A JP9112068A JP11206897A JPH10303215A JP H10303215 A JPH10303215 A JP H10303215A JP 9112068 A JP9112068 A JP 9112068A JP 11206897 A JP11206897 A JP 11206897A JP H10303215 A JPH10303215 A JP H10303215A
- Authority
- JP
- Japan
- Prior art keywords
- contact window
- polycrystalline silicon
- emitter contact
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000000523 sample Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000000034 method Methods 0.000 description 13
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜に形成されたエミッタコンタクト窓に
多結晶シリコン膜を埋め込むように形成し、該多結晶膜
からベース領域へ不純物を拡散させてエミッタ領域を形
成する半導体装置において、エミッタ領域を形成する以
上の工程を増加させることなく、特性チェック領域を形
成すること。 【解決手段】 ベース領域２上の絶縁膜３に、高密度で
エミッタコンタクト窓４が形成され、エミッタコンタク
ト窓４中に多結晶シリコン膜５が埋め込むように形成さ
れている。このような高密度でエミッタコンタクト窓４
を形成することで、多結晶シリコン膜５の表面積が大き
くなり、探針が可能になる。
多結晶シリコン膜を埋め込むように形成し、該多結晶膜
からベース領域へ不純物を拡散させてエミッタ領域を形
成する半導体装置において、エミッタ領域を形成する以
上の工程を増加させることなく、特性チェック領域を形
成すること。 【解決手段】 ベース領域２上の絶縁膜３に、高密度で
エミッタコンタクト窓４が形成され、エミッタコンタク
ト窓４中に多結晶シリコン膜５が埋め込むように形成さ
れている。このような高密度でエミッタコンタクト窓４
を形成することで、多結晶シリコン膜５の表面積が大き
くなり、探針が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に絶縁膜に形成されたエミッタコンタクト窓に多
結晶シリコン膜を埋め込む構造の半導体装置に関する。
し、特に絶縁膜に形成されたエミッタコンタクト窓に多
結晶シリコン膜を埋め込む構造の半導体装置に関する。
【０００２】
【従来の技術】バイポーラトランジスタにおいて、エミ
ッタ・ベース間の接合を浅くするために、エミッタ不純
物を含んだ多結晶シリコンをエミッタ拡散源として使う
技術が用いられている。また、素子部のエミッタ、ベー
スコンタクトは微細パターンのため、製造途中工程にお
いて特性チェックを行うためのチェック領域が必要であ
る。
ッタ・ベース間の接合を浅くするために、エミッタ不純
物を含んだ多結晶シリコンをエミッタ拡散源として使う
技術が用いられている。また、素子部のエミッタ、ベー
スコンタクトは微細パターンのため、製造途中工程にお
いて特性チェックを行うためのチェック領域が必要であ
る。
【０００３】図４に特開昭５８−５８７６０号公報に開
示されている従来技術のチェック領域の平面図および断
面図を図４（ａ），（ｂ）に示す。このチェック領域の
多結晶シリコン膜５とベースコンタクト窓６に針を当て
ることにより、デバイスの耐圧、電流増幅率などの特性
を、拡散工程途中において（金属電極を形成する前に）
確認することができる。特にこの従来例では、エミッタ
コンタクト窓４は素子部と同じエミッタ幅のスリットに
形成されている。このように、素子部と同じエミッタ幅
を有しているため、エミッタ・ベース接合の曲率は等し
くなり、エミッタの注入効率も同じになるため、チェッ
クパターンと素子部の特性の相関ばらつきが小さくな
る。その結果、精度の良い特性のコントロールが可能に
なる。
示されている従来技術のチェック領域の平面図および断
面図を図４（ａ），（ｂ）に示す。このチェック領域の
多結晶シリコン膜５とベースコンタクト窓６に針を当て
ることにより、デバイスの耐圧、電流増幅率などの特性
を、拡散工程途中において（金属電極を形成する前に）
確認することができる。特にこの従来例では、エミッタ
コンタクト窓４は素子部と同じエミッタ幅のスリットに
形成されている。このように、素子部と同じエミッタ幅
を有しているため、エミッタ・ベース接合の曲率は等し
くなり、エミッタの注入効率も同じになるため、チェッ
クパターンと素子部の特性の相関ばらつきが小さくな
る。その結果、精度の良い特性のコントロールが可能に
なる。
【０００４】一方、エミッタ拡散源に用いる多結晶シリ
コンを、エミッタコンタクト窓に埋め込むように形成す
るプロセスが提案されている。この埋め込みプロセスで
は、エミッタコンタクト窓と多結晶シリコン膜の被りが
不要になる。その結果、ベース・エミッタ間、ベース・
コレクタ間の距離を近くできるため、素子の微細化が可
能になる。そのような埋め込みプロセスでチェック領域
を形成する発明が特開平３−２５３０３３号公報に開示
されている。この発明の工程断面図を図５に示す。ベー
ス領域２が形成されたシリコン基板１上に絶縁膜３を形
成した後、樹脂膜をマスクとして反応性イオンエッチン
グを用いて絶縁膜３にエミッタコンタクト窓４、ベース
コンタクト窓８を形成する。続いて全面に多結晶シリコ
ン膜５を成長する。このとき、成長中にエミッタ拡散源
となる不純物を多結晶シリコン膜５に添加する。さらに
多結晶シリコン膜５上に樹脂膜９を形成する。次に塗布
法などを用いて絶縁膜（ＳＯＧ膜）１０を全面に形成す
る。その後、チェックを行う部分のエミッタ領域となる
部分のみに、樹脂膜１１を選択的に形成する。
コンを、エミッタコンタクト窓に埋め込むように形成す
るプロセスが提案されている。この埋め込みプロセスで
は、エミッタコンタクト窓と多結晶シリコン膜の被りが
不要になる。その結果、ベース・エミッタ間、ベース・
コレクタ間の距離を近くできるため、素子の微細化が可
能になる。そのような埋め込みプロセスでチェック領域
を形成する発明が特開平３−２５３０３３号公報に開示
されている。この発明の工程断面図を図５に示す。ベー
ス領域２が形成されたシリコン基板１上に絶縁膜３を形
成した後、樹脂膜をマスクとして反応性イオンエッチン
グを用いて絶縁膜３にエミッタコンタクト窓４、ベース
コンタクト窓８を形成する。続いて全面に多結晶シリコ
ン膜５を成長する。このとき、成長中にエミッタ拡散源
となる不純物を多結晶シリコン膜５に添加する。さらに
多結晶シリコン膜５上に樹脂膜９を形成する。次に塗布
法などを用いて絶縁膜（ＳＯＧ膜）１０を全面に形成す
る。その後、チェックを行う部分のエミッタ領域となる
部分のみに、樹脂膜１１を選択的に形成する。
【０００５】次に図５（ｂ）に示すように、樹脂膜１１
をマスクとして、反応性イオンエッチング法を用いて絶
縁膜１０をエッチングする。
をマスクとして、反応性イオンエッチング法を用いて絶
縁膜１０をエッチングする。
【０００６】次に図５（ｃ）に示すように反応性イオン
エッチング法を用いて樹脂膜９および多結晶シリコン膜
５を順次エッチングして絶縁膜３の開口部のみに多結晶
シリコン膜５を残す。このとき、チェック領域Ａのエミ
ッタコンタクト窓４の多結晶シリコン膜５上は、絶縁膜
１０および樹脂膜９で覆われているため、確実に残る。
エッチング法を用いて樹脂膜９および多結晶シリコン膜
５を順次エッチングして絶縁膜３の開口部のみに多結晶
シリコン膜５を残す。このとき、チェック領域Ａのエミ
ッタコンタクト窓４の多結晶シリコン膜５上は、絶縁膜
１０および樹脂膜９で覆われているため、確実に残る。
【０００７】次に図５（ｄ）のように、絶縁膜１０を希
弗酸溶液でエッチングした後、続いて樹脂膜９を酸素プ
ラズマ中で除去する。エミッタコンタクト窓４の多結晶
シリコン膜５を樹脂膜１２で覆い、ベースコンタクト窓
８内の多結晶シリコン膜５を弗酸、硝酸系溶液を用いて
エッチング除去する。
弗酸溶液でエッチングした後、続いて樹脂膜９を酸素プ
ラズマ中で除去する。エミッタコンタクト窓４の多結晶
シリコン膜５を樹脂膜１２で覆い、ベースコンタクト窓
８内の多結晶シリコン膜５を弗酸、硝酸系溶液を用いて
エッチング除去する。
【０００８】次に図５（ｅ）に示すように、樹脂膜１２
を酸素プラズマ中で除去した後、熱処理により多結晶シ
リコン膜５中の不純物を拡散してエミッタ領域７を形成
する。なお図５（ｅ）の工程は図５（ｆ）の工程と置換
しても良い。
を酸素プラズマ中で除去した後、熱処理により多結晶シ
リコン膜５中の不純物を拡散してエミッタ領域７を形成
する。なお図５（ｅ）の工程は図５（ｆ）の工程と置換
しても良い。
【０００９】
【発明が解決しようとする課題】特開昭５８−５８７６
０号公報に開示される発明における問題点は、素子の微
細化に限界があるということである。
０号公報に開示される発明における問題点は、素子の微
細化に限界があるということである。
【００１０】その理由は、埋め込みプロセスでないため
に、エミッタコンタクト窓と多結晶シリコン膜の被りが
必要であるためである。
に、エミッタコンタクト窓と多結晶シリコン膜の被りが
必要であるためである。
【００１１】特開平３−２５３０３３号公報に開示され
る発明における問題点は、チェック領域を形成するだけ
の工程が必要となることである。
る発明における問題点は、チェック領域を形成するだけ
の工程が必要となることである。
【００１２】その理由は、特開平３−２５３０３３号公
報に開示される発明おいて、チェック領域Ａのエミッタ
コンタクト窓４上の多結晶シリコン膜５を確実に残すた
めに、樹脂膜１１を選択的に形成する工程が必要である
ためである。
報に開示される発明おいて、チェック領域Ａのエミッタ
コンタクト窓４上の多結晶シリコン膜５を確実に残すた
めに、樹脂膜１１を選択的に形成する工程が必要である
ためである。
【００１３】本発明の目的は、エミッタコンタクトに多
結晶シリコン膜を埋め込むプロセスにおいて、素子を形
成する以上の工程を増加させることなく、チェック領域
を形成することを目的とする。
結晶シリコン膜を埋め込むプロセスにおいて、素子を形
成する以上の工程を増加させることなく、チェック領域
を形成することを目的とする。
【００１４】
【課題を解決するための手段】請求項１記載の発明によ
れば、絶縁膜に形成されたエミッタコンタクト窓に、多
結晶シリコン膜が埋め込むように形成され、該多結晶シ
リコン膜からベース領域へ不純物を拡散させて形成され
る素子とチェック領域を有する半導体装置において、前
記チェック領域の前記エミッタコンタクト窓がベース領
域上に、高密度で形成されていることを特徴とする半導
体装置が得られる。
れば、絶縁膜に形成されたエミッタコンタクト窓に、多
結晶シリコン膜が埋め込むように形成され、該多結晶シ
リコン膜からベース領域へ不純物を拡散させて形成され
る素子とチェック領域を有する半導体装置において、前
記チェック領域の前記エミッタコンタクト窓がベース領
域上に、高密度で形成されていることを特徴とする半導
体装置が得られる。
【００１５】請求項２記載の発明によれば、前記エミッ
タコンタクト窓に埋め込まれた前記多結晶シリコン膜の
頭が、前記絶縁膜の表面より出ていることを特徴とする
請求項１記載の半導体装置が得られる。
タコンタクト窓に埋め込まれた前記多結晶シリコン膜の
頭が、前記絶縁膜の表面より出ていることを特徴とする
請求項１記載の半導体装置が得られる。
【００１６】請求項３記載の発明によれば、支持基板
と、該支持基板に形成されたベース領域と、該ベース領
域を覆うように前記支持基板上に形成され且つ前記ベー
ス領域の所定部分に通じるようにエミッタコンタクト窓
が形成された絶縁膜と、前記エミッタコンタクト窓に埋
め込まれるように形成された多結晶シリコン膜と、前記
エミッタコンタクト窓内に埋め込まれた前記多結晶シリ
コン膜から前記ベース領域へ不純物を拡散させることに
より形成されたエミッタ領域と、前記不純物の拡散工程
途中における特性をチェックするためのチェック領域と
を有する半導体装置において、前記エミッタコンタクト
窓内に埋め込まれた前記多結晶シリコン膜に探針を当て
ることができる程度に、前記チェック領域内の前記エミ
ッタコンタクト窓が、高密度に形成されていることを特
徴とする半導体装置が得られる。
と、該支持基板に形成されたベース領域と、該ベース領
域を覆うように前記支持基板上に形成され且つ前記ベー
ス領域の所定部分に通じるようにエミッタコンタクト窓
が形成された絶縁膜と、前記エミッタコンタクト窓に埋
め込まれるように形成された多結晶シリコン膜と、前記
エミッタコンタクト窓内に埋め込まれた前記多結晶シリ
コン膜から前記ベース領域へ不純物を拡散させることに
より形成されたエミッタ領域と、前記不純物の拡散工程
途中における特性をチェックするためのチェック領域と
を有する半導体装置において、前記エミッタコンタクト
窓内に埋め込まれた前記多結晶シリコン膜に探針を当て
ることができる程度に、前記チェック領域内の前記エミ
ッタコンタクト窓が、高密度に形成されていることを特
徴とする半導体装置が得られる。
【００１７】請求項４記載の発明によれば、前記チェッ
ク領域内の前記エミッタコンタクト窓内に埋め込まれた
前記多結晶シリコン膜の頭が、前記絶縁膜の表面より出
ていることを特徴とする請求項３記載の半導体装置が得
られる。
ク領域内の前記エミッタコンタクト窓内に埋め込まれた
前記多結晶シリコン膜の頭が、前記絶縁膜の表面より出
ていることを特徴とする請求項３記載の半導体装置が得
られる。
【００１８】
【作用】高密度にエミッタコンタクト窓を形成すること
で、エミッタコンタクトに埋め込まれた多結晶シリコン
膜の表面積が実効的に大きくなり、多結晶シリコン膜に
探針を当てることができるようになる。
で、エミッタコンタクトに埋め込まれた多結晶シリコン
膜の表面積が実効的に大きくなり、多結晶シリコン膜に
探針を当てることができるようになる。
【００１９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いての図面を参照にして詳細を説明する。
いての図面を参照にして詳細を説明する。
【００２０】図１は本発明の第１の実施形態による半導
体装置を示し、（ａ）は平面図、（ｂ）は（ａ）のａ−
ａ線での断面図である。ベース領域２の絶縁膜３に、エ
ミッタコンタクト窓４が高密度に形成されている。この
ようにすることで、多結晶シリコン膜５がエミッタコン
タクト窓４に埋め込まれたような構造において、多結晶
シリコンの表面積が大きくなるため、探針が可能にな
る。
体装置を示し、（ａ）は平面図、（ｂ）は（ａ）のａ−
ａ線での断面図である。ベース領域２の絶縁膜３に、エ
ミッタコンタクト窓４が高密度に形成されている。この
ようにすることで、多結晶シリコン膜５がエミッタコン
タクト窓４に埋め込まれたような構造において、多結晶
シリコンの表面積が大きくなるため、探針が可能にな
る。
【００２１】図２（ａ）から（ｄ）は、本発明の第１の
実施形態による半導体装置の製造工程を説明する断面図
である。
実施形態による半導体装置の製造工程を説明する断面図
である。
【００２２】図２（ａ）において、ベース領域２が形成
されたシリコン基板１上に絶縁膜３を形成した後、この
絶縁膜３にエミッタコンタクト窓４を形成する。このと
きチェック領域Ａ内のエミッタコンタクト窓４の幅は、
素子領域Ｂ内のエミッタコンタクト窓４と同じ幅であ
る。また、チェック領域Ａ内のエミッタコンタクト窓４
は、ベース領域２上にできるだけ高密度になるような間
隔で形成する。次に成長時より不純物が添加されている
多結晶シリコン膜５を形成する。
されたシリコン基板１上に絶縁膜３を形成した後、この
絶縁膜３にエミッタコンタクト窓４を形成する。このと
きチェック領域Ａ内のエミッタコンタクト窓４の幅は、
素子領域Ｂ内のエミッタコンタクト窓４と同じ幅であ
る。また、チェック領域Ａ内のエミッタコンタクト窓４
は、ベース領域２上にできるだけ高密度になるような間
隔で形成する。次に成長時より不純物が添加されている
多結晶シリコン膜５を形成する。
【００２３】続いて、図２（ｂ）に示すように、反応性
イオンエッチングを用いて、エミッタコンタクト窓４内
にのみ多結晶シリコン膜５を残す。
イオンエッチングを用いて、エミッタコンタクト窓４内
にのみ多結晶シリコン膜５を残す。
【００２４】次に、図２（ｃ）に示すように、周知のマ
スク工程、および反応性イオンエッチングを用いて、ベ
ースコンタクト窓６を形成する。
スク工程、および反応性イオンエッチングを用いて、ベ
ースコンタクト窓６を形成する。
【００２５】次に、図２（ｄ）に示すように、高温度で
熱処理し、多結晶シリコン膜５中の不純物を拡散してエ
ミッタ領域７を形成する。
熱処理し、多結晶シリコン膜５中の不純物を拡散してエ
ミッタ領域７を形成する。
【００２６】図３は本発明の第２の実施形態による半導
体素子を示し、（ａ）は平面図、（ｂ）は（ａ）のｂ−
ｂ線での断面図である。第２の実施形態では多結晶シリ
コン膜５が絶縁膜３から頭を出すように形成する。それ
により、多結晶シリコン膜５の表面積がさらに大きくな
り、特性チェックする際の接触抵抗を２０％低減するこ
とができる。
体素子を示し、（ａ）は平面図、（ｂ）は（ａ）のｂ−
ｂ線での断面図である。第２の実施形態では多結晶シリ
コン膜５が絶縁膜３から頭を出すように形成する。それ
により、多結晶シリコン膜５の表面積がさらに大きくな
り、特性チェックする際の接触抵抗を２０％低減するこ
とができる。
【００２７】その製造工程は、図２（ｂ）に示すよう
に、反応性イオンエッチングを用いて、エミッタコンタ
クト窓４内にのみ多結晶シリコン膜５を残す。その後
に、絶縁膜３が酸化膜の場合には、弗酸系水溶液を用い
て、絶縁膜３の表面から多結晶シリコン膜５が頭を出す
まで、絶縁膜３の表面をエッチングする。次にベースコ
ンタクト窓６を形成する。そして、熱処理により多結晶
シリコン膜５から不純物を拡散し、エミッタ領域７を形
成する。
に、反応性イオンエッチングを用いて、エミッタコンタ
クト窓４内にのみ多結晶シリコン膜５を残す。その後
に、絶縁膜３が酸化膜の場合には、弗酸系水溶液を用い
て、絶縁膜３の表面から多結晶シリコン膜５が頭を出す
まで、絶縁膜３の表面をエッチングする。次にベースコ
ンタクト窓６を形成する。そして、熱処理により多結晶
シリコン膜５から不純物を拡散し、エミッタ領域７を形
成する。
【００２８】
【実施例】上述の第１及び第２の実施形態において、ベ
ース領域２内における５０μｍ平方の範囲内で、長さ５
０μｍ、幅０．６μｍのエミッタコンタクト窓４を、
１．０μｍの間隔をあけて、３０本形成した。
ース領域２内における５０μｍ平方の範囲内で、長さ５
０μｍ、幅０．６μｍのエミッタコンタクト窓４を、
１．０μｍの間隔をあけて、３０本形成した。
【００２９】
【発明の効果】本発明の効果は、エミッタコンタクト窓
に多結晶シリコン膜を埋め込むプロセスにおいて、チェ
ック領域形成のためだけの工程を増加することなく、素
子と同時にチェック領域が形成されることである。
に多結晶シリコン膜を埋め込むプロセスにおいて、チェ
ック領域形成のためだけの工程を増加することなく、素
子と同時にチェック領域が形成されることである。
【００３０】その理由は、ベース上に、素子と同じ幅の
エミッタコンタクトをできるだけ高密度に形成している
ためである。それにより、多結晶シリコンの表面積が大
きくなり探針が可能になる。さらに、多結晶シリコン膜
を絶縁膜表面より頭がでるように形成することで、特性
チェックする際の接触抵抗を２０％以上低減することが
できる。
エミッタコンタクトをできるだけ高密度に形成している
ためである。それにより、多結晶シリコンの表面積が大
きくなり探針が可能になる。さらに、多結晶シリコン膜
を絶縁膜表面より頭がでるように形成することで、特性
チェックする際の接触抵抗を２０％以上低減することが
できる。
【図１】本発明の第１の実施形態による半導体装置を示
し、（ａ）は平面図、（ｂ）は（ａ）のａ−ａ線での断
面図である。
し、（ａ）は平面図、（ｂ）は（ａ）のａ−ａ線での断
面図である。
【図２】図１に示す半導体装置の製造工程を示す断面図
である。
である。
【図３】本発明の第２の実施形態による半導体素子を示
し、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線での断
面図である。
し、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線での断
面図である。
【図４】第１の従来例の半導体素子を示し、（ａ）は平
面図、（ｂ）は（ａ）のｃ−ｃ線での断面図である。
面図、（ｂ）は（ａ）のｃ−ｃ線での断面図である。
【図５】第２の従来例の半導体装置の製造工程を示す断
面図である。
面図である。
１ シリコン基板（支持基板） ２ ベース領域 ３ 絶縁膜 ４ エミッタコンタクト窓 ５ 多結晶シリコン膜 ６ ベースコンタクト窓 ７ エミッタ領域 Ａ チェック領域 Ｂ 素子領域
Claims (4)
- 【請求項１】 絶縁膜に形成されたエミッタコンタクト
窓に、多結晶シリコン膜が埋め込むように形成され、該
多結晶シリコン膜からベース領域へ不純物を拡散させて
形成される素子とチェック領域を有する半導体装置にお
いて、前記チェック領域の前記エミッタコンタクト窓が
ベース領域上に、高密度で形成されていることを特徴と
する半導体装置。 - 【請求項２】 前記エミッタコンタクト窓に埋め込まれ
た前記多結晶シリコン膜の頭が、前記絶縁膜の表面より
出ていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 支持基板と、該支持基板に形成されたベ
ース領域と、該ベース領域を覆うように前記支持基板上
に形成され且つ前記ベース領域の所定部分に通じるよう
にエミッタコンタクト窓が形成された絶縁膜と、前記エ
ミッタコンタクト窓に埋め込まれるように形成された多
結晶シリコン膜と、前記エミッタコンタクト窓内に埋め
込まれた前記多結晶シリコン膜から前記ベース領域へ不
純物を拡散させることにより形成されたエミッタ領域
と、前記不純物の拡散工程途中における特性をチェック
するためのチェック領域とを有する半導体装置におい
て、前記エミッタコンタクト窓内に埋め込まれた前記多
結晶シリコン膜に探針を当てることができる程度に、前
記チェック領域内の前記エミッタコンタクト窓が、高密
度に形成されていることを特徴とする半導体装置。 - 【請求項４】 前記チェック領域内の前記エミッタコン
タクト窓内に埋め込まれた前記多結晶シリコン膜の頭
が、前記絶縁膜の表面より出ていることを特徴とする請
求項３記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9112068A JPH10303215A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
| US09/069,543 US6087675A (en) | 1997-04-30 | 1998-04-30 | Semiconductor device with an insulation film having emitter contact windows filled with polysilicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9112068A JPH10303215A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303215A true JPH10303215A (ja) | 1998-11-13 |
Family
ID=14577265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9112068A Pending JPH10303215A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6087675A (ja) |
| JP (1) | JPH10303215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087675A (en) * | 1997-04-30 | 2000-07-11 | Nec Corporation | Semiconductor device with an insulation film having emitter contact windows filled with polysilicon film |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281480B (zh) * | 2018-02-09 | 2022-03-04 | 哈尔滨工业大学 | 一种同时产生电离和位移缺陷信号的器件及其制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3444443A (en) * | 1966-12-26 | 1969-05-13 | Hitachi Ltd | Semiconductor device for high frequency and high power use |
| NL6712617A (ja) * | 1967-09-15 | 1969-03-18 | ||
| NL6813997A (ja) * | 1968-09-30 | 1970-04-01 | ||
| US3704398A (en) * | 1970-02-14 | 1972-11-28 | Nippon Electric Co | Multi-emitter power transistor having emitter region arrangement for achieving substantially uniform emitter-base junction temperatures |
| US3895977A (en) * | 1973-12-20 | 1975-07-22 | Harris Corp | Method of fabricating a bipolar transistor |
| US4079505A (en) * | 1974-03-14 | 1978-03-21 | Fujitsu Limited | Method for manufacturing a transistor |
| US4291319A (en) * | 1976-05-19 | 1981-09-22 | National Semiconductor Corporation | Open base bipolar transistor protective device |
| JPS5858760A (ja) * | 1981-10-05 | 1983-04-07 | Nec Corp | 半導体装置 |
| JPH0669031B2 (ja) * | 1984-07-17 | 1994-08-31 | 日本電気株式会社 | 半導体装置 |
| JPH03253033A (ja) * | 1990-03-01 | 1991-11-12 | Nec Corp | 半導体装置の製造方法 |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| JP2606103B2 (ja) * | 1993-11-11 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその評価方法 |
| JPH10303215A (ja) * | 1997-04-30 | 1998-11-13 | Nec Corp | 半導体装置 |
-
1997
- 1997-04-30 JP JP9112068A patent/JPH10303215A/ja active Pending
-
1998
- 1998-04-30 US US09/069,543 patent/US6087675A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087675A (en) * | 1997-04-30 | 2000-07-11 | Nec Corporation | Semiconductor device with an insulation film having emitter contact windows filled with polysilicon film |
Also Published As
| Publication number | Publication date |
|---|---|
| US6087675A (en) | 2000-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| JP3388590B2 (ja) | ダイオード又はショットキークランプトランジスタを製造する方法 | |
| JPH10303215A (ja) | 半導体装置 | |
| JPH07183248A (ja) | 半導体装置の製造方法 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JP3663657B2 (ja) | 半導体装置の製造方法 | |
| US6222249B1 (en) | Semiconductor device | |
| JP2854019B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08335554A (ja) | 半導体素子の製造方法 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| JPH04162537A (ja) | 薄膜トランジスタの製造方法 | |
| KR0135090B1 (ko) | 반도체 제조의 웰 형성방법 | |
| JP3459565B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2976950B2 (ja) | 半導体装置の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPH0793430B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2002076354A (ja) | 半導体装置の製造方法 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPH061803B2 (ja) | 半導体集積回路の製造方法 | |
| JPH11283989A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6110251A (ja) | 半導体装置 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03280548A (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH05267313A (ja) | ラテラルｐｎｐトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001129 |