JPH1031646A

JPH1031646A - Ｄｍａ制御方式

Info

Publication number: JPH1031646A
Application number: JP18440596A
Authority: JP
Inventors: Takashi Kikuchi; 孝志菊地; Takahiro Fukutome; 貴浩福留; Yasushi Fukuda; 靖福田
Original assignee: Hitachi Ltd; Hitachi Advanced Systems Corp
Current assignee: Hitachi Ltd; Hitachi Advanced Systems Corp
Priority date: 1996-07-15
Filing date: 1996-07-15
Publication date: 1998-02-03

Abstract

(57)【要約】【課題】転送元メモリと転送先メモリとのバス幅の違い
によるバス転送を可能にする。【解決手段】共有型バス接続をもつシステムにおいて、
転送元のメモリと、転送先のメモリとを有し、ＤＭＡ転
送を制御するマイコンが、ＤＭＡ転送の処理を開始する
ときに、転送元のメモリと、転送先のメモリとのバス幅
の違いによるアドレス制御を、マイコン自身が意識する
ことなく、ハードウェアによりＤＭＡ転送を可能にする
手段を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＤＭＡ転送を用いて
データを転送するシステムに関する。

【０００２】

【従来の技術】共有型バス接続構成を有し、メモリある
いはＩＣと、バス接続されている周辺メモリとの間で、
メモリとＩＣ間、ＩＣと周辺メモリ間のデータ転送方式
に関して、ＤＭＡ転送を用いてデータを転送するシステ
ムにおいて、転送元のメモリ（またはＩＣ）から転送先
のメモリへデータを送信する際に、バス転送を制御する
マイコンによるファームウェア処理によりデータ転送を
行う場合と、マイコンによるファーム転送ではなく、Ｄ
ＭＡ（Ｄirect Ｍemory Ａccess）転送によってより高
速にデータを転送する方式がある。このうち、マイコン
によるファームウェア処理によりデータ転送を行う場
合、ファームウェアが転送先メモリに格納されたデータ
をいったんマイコン内部にとりこみ、データ処理を実行
した後に、転送先メモリへ処理された後のデータを転送
する。この際、転送先のメモリには、さまざまなデータ
長をもつデータが転送されるが、マイコンは転送先のデ
ータすべてを内部処理のためにマイコン内部にとりこ
み、その後、データ処理等の作業を行う。このデータ処
理で、マイコンは転送元のデータが、まず正常データか
どうかをチェックし、正常データであれば、ファームウ
ェアが転送先メモリへの転送処理の起動をかけ、その
後、初めて転送先メモリへデータ転送を行う。このた
め、転送する単位データに対し転送元メモリが転送先メ
モリへデータの転送を完了するまでのサイクル時間は、
ファームウェアの処理能力に依存して相当の時間を必要
とする。特開平７−２６２１２７号公報では、このよう
なファームウェア転送に要する処理時間を短縮するため
の方式が示されている。それは、ＤＭＡ転送の際に、あ
らかじめ転送元メモリに、転送先のアドレスと転送する
データを書き込んでおき、ＤＭＡ転送時に１ペアになっ
た転送先のアドレスと転送するデータを一時的に記憶す
るアドレスレジスタとデータレジスタを設け、このアド
レスレジスタで指定したアドレスに、ＤＭＡ転送でデー
タを書き込んでゆく方式である。

【０００３】これは、回線側からの入力または出力され
るデータの処理能力でそれほど高速な処理を要求されな
いシステムにはある程度適用できる。

【０００４】しかし、従来の低速のデータ通信サービス
から、インターネットなどの影響もあり高速の通信イン
フラの普及が進む中、データの転送処理をすべてファー
ムで処理することには限界がある。そこで、転送するデ
ータの処理をより高速に行うためのデータ転送方式とし
て、ＤＭＡ転送が主流となってきた。

【０００５】このＤＭＡ転送方式は、転送元データの処
理をファーム処理を行うことなく、転送元のメモリから
転送先のメモリへと転送することを可能にしたデータ転
送方式である。ＤＭＡ転送方式を用いれば、転送元のメ
モリにデータが受信されたことを、データ転送を制御す
るマイコンが検知すると、マイコンはファームウェアの
処理により、まず正常に受信されたデータであるかどう
かをチェックし、正常データであれば、データの転送起
動をかける。ただし、ＤＭＡ転送方式を用いる場合は、
（システムの設計により若干の異なりはあるが）マイコ
ンは、たとえば受信したデータのペイロード部のみを転
送先メモリへ転送するためのＤＭＡ転送の起動をかけ
る。受信したデータのペイロード部以外のヘッダ部やト
レイラ部は、マイコン内部によって変換処理をされ、転
送先メモリへとわたされる。このように、ＤＭＡ転送を
適用することによって、マイコン内部によって何らかの
変換処理が必要のないペイロード部は直接転送元メモリ
から転送先メモリへとＤＭＡ転送し、マイコンによる変
換処理が必要な部分（ヘッダ部、トレイラ部）のみをフ
ァーム転送により転送先メモリへと転送することが可能
になり、先に述べたファーム転送方式のようにデータ全
体を転送元メモリから転送先メモリへと転送するのに比
較して、飛躍的にデータ転送に要するサイクル時間を短
縮する事ができる。

【０００６】しかし、このように高速のバス転送にはメ
リットがあるＤＭＡ転送にも、バス幅の違いを吸収でき
ないという問題がある。それは、ＤＭＡ転送方式を適用
すると、確かに１データあたりのデータ転送時間は短く
なるが、ＤＭＡ転送を行うバスアクセスでは、データ転
送を行う同一サイクル内で、マイコンは転送元メモリへ
リード信号、転送先メモリへライト信号を送出し、さら
にアドレスバス上にアドレスを送出する。ゆえにＤＭＡ
サイクル内では、アドレスへ同時にライト・リード動作
を行う。ゆえに、転送先のメモリのアドレスはインクリ
メントできないので、転送先メモリにはＦＩＦＯ（Ｆir
st−Ｉn Ｆirst−Ｏut Ｍemory）を用いるなどの工夫を
する必要がある。

【０００７】このようなバスアクセス方式を取るため、
ＤＭＡ転送では転送先メモリではアドレス固定、転送元
メモリはアドレスインがインクリメントされる。このた
め、図１のように、転送元メモリのデータバス幅と転送
先データのバス幅が異なる場合、転送元メモリ１のデー
タ、’はＦＩＦＯメモリ２ａ，２ｂに転送される
が、次のサイクルでは、転送元メモリ１のデータ、
’は同じくＦＩＦＯメモリ２ａ，２ｂに転送されて、
正常にＦＩＦＯメモリ２ｃ，２ｄには転送されない。

【０００８】

【発明が解決しようとする課題】本発明は、バス転送方
式にＤＭＡ転送を採用するシステムに生じる上記問題点
を解決し、転送元メモリと転送先メモリとのバス幅の違
いによるバス転送を可能にすることを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明のＤＭＡ制御方式では、共有型バス接続をも
つシステムにおいて、転送元のメモリと、転送先のメモ
リとを有し、ＤＭＡ転送を制御するマイコンが、ＤＭＡ
転送の処理を開始するときに、転送元のメモリと、転送
先のメモリとのバス幅の違いによるアドレス制御を、マ
イコン自身が意識することなく、ハードウェアによりＤ
ＭＡ転送を可能にする手段を有する。

【００１０】また、本発明のＤＭＡ制御方式では、メモ
リあるいはＩＣと、バス接続されている周辺メモリとの
間において、メモリとＩＣ間、メモリと周辺メモリ間の
データ転送方式に、ＤＭＡ転送によりデータを転送先の
メモリに転送するためのバス幅の違いを、システムのＤ
ＭＡ転送を制御するマイコンが意識することなく、ハー
ドウェアの制御のみでＤＭＡ転送を可能にするための、
ハードウェア回路を有する。

【００１１】メモリあるいはＩＣと、バス接続されてい
る周辺メモリとの間に於いて、メモリとメモリ間、メモ
リとＩＣ間のデータ転送方式に関して、転送元のメモリ
と転送先のメモリにＤＭＡ転送によってデータを転送す
るシステムにおいて、ＤＭＡ転送が転送元のメモリと転
送先（または転送元）のメモリへデータを転送する方式
において、ＤＭＡが起動するとメモリアクセスサイクル
内でバスにアドレスが送出されるが、ＤＭＡアクセスサ
イクル内でライト信号とリード信号が送出され、転送元
のメモリアドレスはインクリメントされ、転送先のメモ
リアドレスが固定となるが、転送先のメモリアドレスを
複数指定可能にし、かつ転送先のメモリアドレスもイン
クリメントされることを可能にする手段を有する。

【００１２】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。図１は、本発明に関わるＤＭ
Ａ転送制御方式のシステムの一例を示すブロック図であ
る。

【００１３】本ＤＭＡ転送制御方式のシステムで、マイ
コン４は本ＤＭＡ転送システムを制御する。マイコン４
に接続されているバスが本システムのマイコンバスであ
る。メモリ（もしくはＩＣ）３はマイコン４のバス上に
接続されている。さらにバス上に、ＦＩＦＯ（Ｆirst−
Ｉn Ｆirst−Ｏut）メモリ２ａ，２ｂ，２ｃ，２ｄがパ
ラレルにメモリ（もしくはＩＣ、ＬＳＩ）３に接続され
ている。いま、ＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄ
のバス幅はそれぞれ８ビットとすると、メモリ（もしく
はＩＣ）３はＦＩＦＯメモリとのインターフェースで３
２ビットのバス幅をもつことになる。

【００１４】次に、ＦＩＦＯメモリ２ａ，２ｂ，２ｃ，
２ｄの接続構成であるが、ＦＩＦＯメモリ２ａと２ｃが
それぞれマイコンバスの下位８ビット（Ｄ０〜Ｄ７）と
接続され、ＦＩＦＯメモリ２ｂ，２ｄがマイコンバスの
上位８ビット（Ｄ８〜Ｄ１５）と接続される。マイコン
バスはメモリ１に接続されており、メモリ１のデータバ
ス１６ビットのうち、上位８ビット（Ｄ８〜Ｄ１５）が
１ａ’，１ｂ’，１ｃ’，１ｄ’であり、下位８ビット
（Ｄ０〜Ｄ７）が１ａ，１ｂ，１ｃ，１ｄである。

【００１５】図２で、Ａ０，Ａ１，Ａ２，Ａ３はメモリ
１のアドレスであり、アドレスＡ０に格納されるデータ
は１ａと１ａ’で示される合計１６ビットのデータであ
る。これと同様に、メモリ１のアドレスＡ１に格納され
るデータは１ｂと１ｂ’、メモリ１のアドレスＡ２に格
納されるデータは１ｃと１ｃ’、メモリ１のアドレスＡ
３に格納されるデータは１ｄと１ｄ’である。

【００１６】本システムにおいては、マイコン４のバス
幅は１６ビットである。それに反して、メモリ（もしく
はＩＣ、ＬＳＩ）３とＦＩＦＯメモリ２ａ，２ｂ，２
ｃ，２ｄとの間のバス幅は３２ビットであるため、図１
のようにメモリ（もしくはＩＣ、ＬＳＩ）３は３２ビッ
ト単位でＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄを同時
にアクセスする。

【００１７】メモリ１に格納されているデータ、’
はＦＩＦＯメモリ２ａ，２ｂに転送され、メモリ１に格
納されているデータ、’はＦＩＦＯメモリ２ｃ，２
ｄに転送されなくてはならない。

【００１８】ＦＩＦＯメモリ２ａには８ビットデータ
、ＦＩＦＯメモリ２には８ビットデータ、ＦＩＦＯ
メモリ２ｃには８ビットデータ、ＦＩＦＯメモリ２ｄ
には８ビットデータがバッファリングする。次の３２
ビットは同様にＦＩＦＯメモリ２ａには８ビットデータ
’、ＦＩＦＯメモリ２ｂには８ビットデータ’、Ｆ
ＩＦＯメモリ２ｃには８ビットデータ’、ＦＩＦＯメ
モリ２ｄには８ビットデータ’がバッファリングす
る。

【００１９】ここで、仮想的に、ＦＩＦＯメモリ２ａ、
２ｂ、２ｃ、２ｄを図２のように１６ビットバス幅のメ
モリＡと考える。また、メモリ１に対応する１６ビット
バス幅のメモリをメモリＢとする。ＤＭＡ転送が起動さ
れると、マイコン４はメモリＡへ格納されたデータをメ
モリＢへＤＭＡ転送を行う。ここで、図３のように、通
常のファーム転送の場合は、まずマイコンがメモリＢか
らリードデータＲＤを読みだすためのリードサイクルを
実行する。

【００２０】リードサイクル内で、マイコンはアドレス
バス３ａにアドレス値Ａ０を送出し、その後にリードイ
ネーブル信号３ｂをメモリＢにたいして送信する。する
とメモリＢからリードデータＲＤがデータバス３ｃ上に
送出される。これによってマイコン４はメモリＢからリ
ードデータＲＤを読み込む。次に、マイコン４のファー
ムウェアはリードデータＲＤをファームウェア内部で処
理を行い、次のサイクルであるメモリＡへのライトサイ
クルへの移行準備を行う。ライトサイクルへの移行準備
が完了すると、マイコン４はライトサイクルを実行す
る。ライトサイクルでは、マイコンはアドレスバス３ａ
にアドレス値Ａ０を送出し、その後にライトイネーブル
信号３ｄをメモリＡにたいして送信する。するとマイコ
ン４からライトデータＷＤがデータバス３ｃ上に送出さ
れる。これによってマイコン４はメモリＡへライトデー
タＷＤを書き込む。このように、通常のファーム転送の
場合は、メモリＢからデータを読み出すリードサイクル
と、メモリＡへと書き込むライトサイクルが別サイクル
となっている。そのため、転送先であるメモリＡのアド
レスも、転送元であるメモリＢのアドレスも、（マイコ
ン４のファームウェアの設計に依存するが）インクリメ
ントしていき、順次メモリＡのアドレスＡ０、Ａ１、Ａ
２、・・・からデータを読みだし、順次メモリＢのアド
レスＡ０、Ａ１、Ａ２、・・・とインクリメントして順
次メモリにデータを書き込んでいく。

【００２１】次にＤＭＡ転送時のアクセス手順について
であるが、図４のように、ＤＭＡ転送の場合は、まずマ
イコン内部の（もしくは外付け回路の）ＤＭＡ制御部が
メモリＡからリードデータＲＤを読みだすためのリード
サイクルを実行する。リードサイクル内で、マイコン内
部の（もしくは外付け回路の）ＤＭＡ制御部はアドレス
バス３ａにアドレス値Ａ０を送出する。その後にリード
イネーブル信号３ｂをメモリＢにたいして送信する。こ
のとき、マイコン内部の（もしくは外付け回路の）ＤＭ
Ａ制御部はリードサイクル内でメモリＡに対してライト
イネーブル信号３ｄを送信する。このようなサイクルを
繰り返して、マイコン内部の（もしくは外付け回路の）
ＤＭＡ制御部はメモリＢからメモリＡへとデータ転送を
連続的に実行する、すると、メモリＡがＦＩＦＯメモリ
２ａ，２ｂ，２ｃ，２ｄであったことを考慮すると、メ
モリＢからリードデータを読み出す際は、メモリＢのア
ドレスはＡ０、Ａ１、Ａ２・・・とインクリメントする
のに対して、メモリＡへのデータは書き込み時には、フ
ァーム転送の説明の箇所でも述べたように、メモリＡの
アドレスＡは固定となる。ところが、いま、本システム
で行われなければならないデータ転送は、図２下段のよ
うに、メモリＢのアドレスＡ０のデータはメモリＡの
アドレスＡ０へ、メモリＢのアドレスＡ１のデータは
メモリＡのアドレスＡ１へ、メモリＢのアドレスＡ２の
データ’はメモリＡのアドレスＡ０へ、メモリＢのア
ドレスＡ３のデータ’はメモリＡのアドレスＡ１へ、
と転送する必要がある。しかし、先に説明したように、
単にＤＭＡ転送を用いるだけでは、このような転送方法
でＤＭＡ転送を行う事はできない。

【００２２】そこで本発明では、図５のような簡易な回
路を用いる事により、本システムのようにＦＩＦＯメモ
リ２ａ，２ｂ，２ｃ，２ｄのバス幅とメモリ１のバス幅
が異なるシステムでのＤＭＡ転送を可能にする。

【００２３】本発明のＤＭＡ制御回路は、図５のよう
に、フリップフロップ５ａ、ＡＮＤゲート５ｂ，５ｃか
ら成り、フリップフロップ５ａのクロックはマイコン４
のライトイネーブル信号ＷＥ、ＡＮＤゲート５ｂの出力
信号５ｄをＦＩＦＯメモリ２ａ，２ｂのリードイネーブ
ル信号ＲＤ、ＡＮＤゲート５ｃの出力信号５ｅをＦＩＦ
Ｏメモリ２ｃ，２ｄのリードイネーブル信号ＲＤにそれ
ぞれ接続する。

【００２４】この構成を採用する事により、ＦＩＦＯメ
モリ２ａ，２ｂ，２ｃ，２ｄのバス幅とメモリ１のバス
幅が異なるシステムでのＤＭＡ転送が可能になるが、以
下ではその制御方法、各信号のタイミングを説明する。

【００２５】まず、メモリ１へ格納されたデータ、
’、、’は、それぞれ図５のように格納される。
メモリ１にＤＭＡ転送すべきデータが格納されると、マ
イコン４はＤＭＡ転送の起動をかける。すると、マイコ
ン４はＤＭＡ転送サイクル内でメモリ１へリードイネー
ブル信号５ｆ、ＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄ
に対してライトイネーブル信号５ｇを送信する。ところ
が、マイコン４からライトイネーブル信号５ｇは、直接
ＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄに対しては送信
されず、いったんフリップフロップ５ａのクロック端子
ＣＫに入力される。ライトイネーブル信号５ｇがフリッ
プフロップ５ａをドライブすると、フリップフロップ５
ａの出力Ｑ，Ｑ’から図６に示すような出力信号が得ら
れる。出力信号Ｑ，Ｑ’はＡＮＤゲート５ｂ，５ｃに入
力され、出力信号５ｄ，５ｅが得られる。出力信号５ｄ
をＦＩＦＯメモリ２ｃ，２ｄのライトイネーブル端子Ｗ
Ｒに入力し、出力信号５ｅをＦＩＦＯメモリ２ａ，２ｂ
のライトイネーブル端子ＷＲに入力する。この時、マイ
コン４のライトイネーブル信号５ｇの波形タイミングが
図６のようになると、出力信号５ｄ，５ｅの波形タイミ
ングはず６のようになる。

【００２６】マイコン４のライトイネーブル信号５ｇ
は、６ａ，６ｂ，６ｃ，６ｄの立ち上がりタイミングで
ＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄに対してデータ
の書き込みを行うが、このとき、図６のように、立ち上
がりタイミング６ａでは出力信号５ｅのみが立ち上がり
タイミングである。出力信号５ｅはＦＩＦＯメモリ２
ａ，２ｂのライトイネーブル端子ＷＲに入力されている
ので、マイコン４のライトタイミング６ａでは、結果的
にＦＩＦＯメモリ２ａ，２ｂにだけ、出力信号５ｅの６
ａ’のタイミングでＤＭＡ転送によりデータの書き込み
を行う。同様に、立ち上がタイミング６ｂでは出力信号
５ｄのみが立ち上がりタイミングである。出力信号５ｄ
はＦＩＦＯメモリ２ｃ，２ｄのライトイネーブル端子Ｗ
Ｒに入力されているので、マイコン４のライトタイミン
グ６ｂでは、結果的にＦＩＦＯメモリ２ｃ，２ｄにだ
け、出力信号５ｄの６ｂ’のタイミングでＤＭＡ転送に
よりデータの書き込みを行う。以下、マイコン４のライ
トタイミング６ｃ，６ｄも同様に、マイコン４のライト
タイミング６ｃではＦＩＦＯのメモリ２ａ，２ｂへ出力
信号５ｅの６ｃ’のタイミングでＤＭＡ転送によりデー
タの書き込みを行い、マイコン４のライトタイミング６
ｄではＦＩＦＯメモリ２ｃ，２ｄへ出力信号５ｄの６
ｄ’のタイミングでＤＭＡ転送によりデータの書き込み
を行う。

【００２７】以上述べてきた過程によって、マイコン４
は、ライトタイミング６ａ’でデータ、’をそれぞ
れＦＩＦＯメモリ２ａ，２ｂへ書き込み、ライトタイミ
ング６ｂ’でデータ、’をそれぞれＦＩＦＯメモリ
２ｃ，２ｄへ書き込み、ライトタイミング６ｃ’でデー
タ、’をそれぞれＦＩＦＯメモリ２ａ，２ｂへ書き
込み、ライトタイミング６ｄ’でデータ、’をそれ
ぞれＦＩＦＯメモリ２ｃ，２ｄへ書き込む。以上の過程
により、マイコン４は、メモリ１に格納されたと
’、と’、と’、と’のデータを、ＤＭ
Ａ転送によってＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄ
へ書き込む事ができ、その結果、メモリ１のバス幅（１
６ビット）とＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄの
バス幅（３２ビット）の相違をマイコン４はなんら意識
する事なく、通常のＤＭＡ転送タイミング処理を行うだ
けでメモリ１とＦＩＦＯメモリ２ａ，２ｂ，２ｃ，２ｄ
との間のＤＭＡ転送が可能になる。

【００２８】

【発明の効果】本発明によれば転送元メモリと転送先メ
モリとのバス幅の違いによるバス転送を可能にする。

【図面の簡単な説明】

【図１】本システムの概要を示すブロック図。

【図２】ＤＭＡ転送とファームウェア転送の方式を示す
説明図。

【図３】ファームウェア転送時のデータ転送のタイミン
グチャート。

【図４】ＤＭＡ転送時のデータ転送のタイミングチャー
ト。

【図５】本発明の信号接続、回路のブロック図。

【図６】本発明のＤＭＡ転送制御部の信号のタイミング
チャート。

【符号の説明】

１…１６ビットメモリ、１ａ，１ｂ，１ｃ，１ｄ…メモリ１の下位８ビット、２ａ，２ｂ，２ｃ，２ｄ…メモリ１の下位８ビット、２ａ，２ｂ，２ｃ，２ｄ…８ビットＦＩＦＯメモリ、３…回線側ＩＣもしくはＬＳＩ、４…データ転送を制御するマイコン。

───────────────────────────────────────────────────── フロントページの続き (72)発明者福田靖神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内

Claims

【特許請求の範囲】

【請求項１】共有型バス接続構成を有し、メモリ、ある
いはＩＣと、バス接続されている周辺メモリとの間で、
メモリと周辺メモリ間、ＩＣと周辺メモリ間のデータ転
送方式において、ＤＭＡ転送を用いてデータを転送する
システムが、転送元のメモリがＤＭＡ転送によりデータ
を送信する転送先のメモリとのバス幅と、前記転送元の
メモリが、前記転送先のメモリにＤＭＡ転送によって転
送するためのデータを受信するバス幅が異なっている場
合、前記転送元のメモリが前記転送先のメモリにＤＭＡ
転送によって転送するためのデータを受信するバス幅
と、ＤＭＡ転送によりデータを前記転送先のメモリに転
送するためのバス幅の違いを、前記システムの転送を制
御するマイコンが意識することなく、ハードウェアの制
御のみで前記転送元のメモリと前記転送先のメモリとの
間のＤＭＡ転送を可能とすることを特徴とするＤＭＡ制
御方式。
【請求項２】共有型バス接続構成を有し、メモリあるい
はＩＣと、バス接続されている周辺メモリとの間で、メ
モリと周辺メモリ間、ＩＣと周辺メモリ間のデータ転送
方式において、転送元のメモリが前記転送先のメモリに
ＤＭＡ転送によって転送するためのデータを受信するバ
ス幅と、ＤＭＡ転送によりデータを前記転送先のメモリ
に転送するためのバス幅の違うシステムのＤＭＡ転送
を、前記マイコンがＤＭＡ転送サイクル中に、転送先の
メモリに送出するライトイネーブル信号を、ハードウェ
ア回路によってタイミングを変化させ、転送先のメモリ
へのＤＭＡ転送を可能にするための、ハードウェア回路
を有することを特徴とするＤＭＡ制御方式。
【請求項３】共有型バス接続構成を有し、メモリ、ある
いはＩＣと、バス接続されている周辺メモリとの間で、
メモリと周辺メモリ間、ＩＣと周辺メモリ間のデータ転
送方式において、転送元のメモリと前記転送先のメモリ
にＤＭＡ転送によってデータを転送するシステムにおい
て、前記ＤＭＡ転送が前記転送元のメモリと前記転送先
のメモリへデータを転送する方式において、前記ＤＭＡ
が起動すると前記ＤＭＡアクセスサイクル内で前記バス
にアドレスが送出されるが、前記ＤＭＡアクセスサイク
ル内でライト信号とリード信号が同時に送出されるた
め、前記転送先のメモリアドレスは固定となり、前記転
送元のメモリアドレスがインクリメントされることにな
るが、これを、ハードウェア回路によって、ライトイネ
ーブル信号の転送先のメモリへの書き込みタイミングを
変化させる事により、ＤＭＡ転送時に、前記転送先の複
数のメモリアドレスへの書き込みを可能とすることを特
徴とするＤＭＡ転送方式。
【請求項４】共有型バス接続構成を有し、メモリ、ある
いはＩＣと、バス接続されている周辺メモリとの間で、
メモリと周辺メモリ間、ＩＣと周辺メモリ間のデータ転
送方式において、転送元のメモリと前記転送先のメモリ
にＤＭＡ転送によってデータを転送するシステムにおい
て、前記ＤＭＡ転送が前記転送元のメモリから前記転送
先のメモリへデータを転送する際に、前記転送元のメモ
リアドレスがインクリメントし、前記転送先のメモリア
ドレスが固定となり、しかも前記転送元メモリと前記転
送先メモリのバス幅が異なる場合でもＤＭＡ転送を可能
とするために、前記ＤＭＡ転送を制御するマイコンによ
ってバス幅の相違を吸収するために、あらかじめ転送先
のアドレスとデータをレジスタへ格納してからＤＭＡ転
送を行うような方式を用いることなく、ハードウェア回
路が自律的に、ＤＭＡ転送サイクル中に、転送先メモリ
へのライトイネーブル信号のタイミングを制御すること
によって、前記転送元メモリと前記転送先メモリのバス
幅が異なる場合でもＤＭＡ転送を可能としたことを特徴
とするＤＭＡ転送方式。