JPH1055960A - アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法 - Google Patents
アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法Info
- Publication number
- JPH1055960A JPH1055960A JP9086964A JP8696497A JPH1055960A JP H1055960 A JPH1055960 A JP H1055960A JP 9086964 A JP9086964 A JP 9086964A JP 8696497 A JP8696497 A JP 8696497A JP H1055960 A JPH1055960 A JP H1055960A
- Authority
- JP
- Japan
- Prior art keywords
- film
- preselected
- particles
- ions
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 従来の方法よりも短い時間で且つ６００℃以
下の比較的低い温度で多結晶シリコン膜を形成する方法
を提供すること。 【解決手段】 基板上に、その材料の実質的にアモルフ
ァス状態の膜を堆積し、次に、アモルファス材料を部分
的に結晶化して、微結晶材料の粒子とそれに隣接する非
結晶化領域とを膜内に形成する。さらに、予め選択され
た導電型および種類のイオンを予め選択されたエネルギ
量およびドーズ量で膜中に打ち込んで、微結晶材料の粒
子のうち、予め選択された粒子を排除し、さらに非結晶
化領域をアモルファス化する。最後に、膜をアニールし
て、少なくとも実質的に、多結晶状態の物質を形成す
る。部分的に結晶化する工程の一部として誘導工程も行
われ、予め選択された誘導時間にわたって膜を加熱する
ことにより微結晶シリコン粒子を形成する。
下の比較的低い温度で多結晶シリコン膜を形成する方法
を提供すること。 【解決手段】 基板上に、その材料の実質的にアモルフ
ァス状態の膜を堆積し、次に、アモルファス材料を部分
的に結晶化して、微結晶材料の粒子とそれに隣接する非
結晶化領域とを膜内に形成する。さらに、予め選択され
た導電型および種類のイオンを予め選択されたエネルギ
量およびドーズ量で膜中に打ち込んで、微結晶材料の粒
子のうち、予め選択された粒子を排除し、さらに非結晶
化領域をアモルファス化する。最後に、膜をアニールし
て、少なくとも実質的に、多結晶状態の物質を形成す
る。部分的に結晶化する工程の一部として誘導工程も行
われ、予め選択された誘導時間にわたって膜を加熱する
ことにより微結晶シリコン粒子を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、概して、シリコン
のような多結晶半導体状態の物質または材料を形成する
方法に関し、特に、アクティブマトリクス液晶ディスプ
レイ用の薄膜トランジスタ（ＴＦＴ）として使用可能な
低温多結晶シリコン膜の製造に関する。
のような多結晶半導体状態の物質または材料を形成する
方法に関し、特に、アクティブマトリクス液晶ディスプ
レイ用の薄膜トランジスタ（ＴＦＴ）として使用可能な
低温多結晶シリコン膜の製造に関する。
【０００２】
【従来の技術】アモルファスシリコン（ａ−Ｓｉ）膜の
固相結晶化（ＳＰＣ）は、典型的には比較的高い温度と
比較的長い結晶化時間を要する。ＳＰＣ膜の粒径は、典
型的には約０．３〜０．５μｍの範囲にある。
固相結晶化（ＳＰＣ）は、典型的には比較的高い温度と
比較的長い結晶化時間を要する。ＳＰＣ膜の粒径は、典
型的には約０．３〜０．５μｍの範囲にある。
【０００３】このような膜の粒径を大きくすることが望
ましく、イオン打ち込み(implantation)を含む、いくつ
かの提案がなされている。しかし、このような従来のア
プローチは、非実用的であり且つ商業的に受容不可能な
長い結晶化時間という結果につながるため、満足できな
いものであった。
ましく、イオン打ち込み(implantation)を含む、いくつ
かの提案がなされている。しかし、このような従来のア
プローチは、非実用的であり且つ商業的に受容不可能な
長い結晶化時間という結果につながるため、満足できな
いものであった。
【０００４】膜のアニール時の結晶化の速度を増加させ
ることも望ましい。このようなより高い速度を達成する
ための従来のアプローチは、結晶化プロセス全体におい
て、堆積したままのアモルファスシリコン膜内にいわゆ
るシーズを形成することを提案している。しかし、この
ようなアプローチは、堆積したままのアモルファスシリ
コン膜の場合、約２０オングストローム／分未満の範囲
の比較的低い堆積速度を要し、このことがスループット
を商業的に受容不可能なレベルに制限する。
ることも望ましい。このようなより高い速度を達成する
ための従来のアプローチは、結晶化プロセス全体におい
て、堆積したままのアモルファスシリコン膜内にいわゆ
るシーズを形成することを提案している。しかし、この
ようなアプローチは、堆積したままのアモルファスシリ
コン膜の場合、約２０オングストローム／分未満の範囲
の比較的低い堆積速度を要し、このことがスループット
を商業的に受容不可能なレベルに制限する。
【０００５】今日まで、比較的高速の結晶化と低温とを
組み合わせ、且つ多結晶シリコン膜内の結晶化されたシ
リコン粒子が比較的大きな粒径を有する、半導体結晶化
方法は提案されていない。望ましい、比較的高速の結晶
化とは、厚み１０００オングストロームのシリコン膜の
場合、６００℃で３６時間未満であり、より好適には２
０時間未満の範囲である。
組み合わせ、且つ多結晶シリコン膜内の結晶化されたシ
リコン粒子が比較的大きな粒径を有する、半導体結晶化
方法は提案されていない。望ましい、比較的高速の結晶
化とは、厚み１０００オングストロームのシリコン膜の
場合、６００℃で３６時間未満であり、より好適には２
０時間未満の範囲である。
【０００６】
【発明が解決しようとする課題】粒径を大きくするため
に従来なされている、イオン打ち込みを含むいくつかの
提案は、非実用的であり且つ商業的に受容不可能な長い
結晶化時間という結果につながるため、満足できないも
のであった。
に従来なされている、イオン打ち込みを含むいくつかの
提案は、非実用的であり且つ商業的に受容不可能な長い
結晶化時間という結果につながるため、満足できないも
のであった。
【０００７】膜アニール時の結晶化の速度を増加させる
ために従来なされている、堆積したままのアモルファス
シリコン膜内にいわゆるシーズを形成するというアプロ
ーチも、約２０オングストローム／分未満の範囲の比較
的低い堆積速度を要し、その結果、スループットが商業
的に受容不可能なレベルに制限される。
ために従来なされている、堆積したままのアモルファス
シリコン膜内にいわゆるシーズを形成するというアプロ
ーチも、約２０オングストローム／分未満の範囲の比較
的低い堆積速度を要し、その結果、スループットが商業
的に受容不可能なレベルに制限される。
【０００８】従って、本発明の主な目的は、従来の方法
の欠点および／または非実用性を克服することである。
の欠点および／または非実用性を克服することである。
【０００９】本発明の他の目的は、従来の方法よりも短
い時間且つ６００℃以下の温度で、結晶化を完了するア
ニール工程を含む、多結晶シリコン膜形成方法を提供す
ることである。
い時間且つ６００℃以下の温度で、結晶化を完了するア
ニール工程を含む、多結晶シリコン膜形成方法を提供す
ることである。
【００１０】本発明の更に他の目的は、約０．５μｍを
越える比較的大きな粒径の多結晶シリコン膜を形成する
方法を提供することである。
越える比較的大きな粒径の多結晶シリコン膜を形成する
方法を提供することである。
【００１１】本発明の更に他の目的は、比較的均一な粒
径分布を有する多結晶シリコン膜を形成する方法を提供
することである。
径分布を有する多結晶シリコン膜を形成する方法を提供
することである。
【００１２】本発明の更に他の目的は、比較的狭い粒径
分布範囲を有する、多結晶シリコン膜を形成する方法を
提供することである。
分布範囲を有する、多結晶シリコン膜を形成する方法を
提供することである。
【００１３】本発明の更に他の目的は、商業的にコスト
パフォーマンスがよくなり得る多結晶シリコン膜形成方
法を提供することである。
パフォーマンスがよくなり得る多結晶シリコン膜形成方
法を提供することである。
【００１４】
【課題を解決するための手段】簡単に述べると、本発明
の一局面は、アモルファス状態の物質を含む膜から多結
晶半導体状態の物質を形成する固相結晶化方法に関す
る。上記方法は、基板上に、実質的にアモルファス状態
の物質の膜を堆積する工程と、該アモルファス状態の物
質中における結晶の形成を調整する工程と、該膜をアニ
ールして、調整された多結晶状態の物質を少なくとも実
質的に形成する工程とを含む。
の一局面は、アモルファス状態の物質を含む膜から多結
晶半導体状態の物質を形成する固相結晶化方法に関す
る。上記方法は、基板上に、実質的にアモルファス状態
の物質の膜を堆積する工程と、該アモルファス状態の物
質中における結晶の形成を調整する工程と、該膜をアニ
ールして、調整された多結晶状態の物質を少なくとも実
質的に形成する工程とを含む。
【００１５】前記調整する工程は好適には、前記アモル
ファス状態の物質を部分的に結晶化して、非結晶化状態
の物質の粒子の領域に隣接する微結晶状態の物質の粒子
の領域を、前記膜内に形成する工程と、該膜中に、予め
選択された導電型および種類のイオンを予め選択された
エネルギ量およびドーズ量で打ち込んで、該微結晶状態
の物質の粒子のうち予め選択された粒子を選択的に排除
し更に該非結晶化領域をアモルファス化する工程とを含
む。
ファス状態の物質を部分的に結晶化して、非結晶化状態
の物質の粒子の領域に隣接する微結晶状態の物質の粒子
の領域を、前記膜内に形成する工程と、該膜中に、予め
選択された導電型および種類のイオンを予め選択された
エネルギ量およびドーズ量で打ち込んで、該微結晶状態
の物質の粒子のうち予め選択された粒子を選択的に排除
し更に該非結晶化領域をアモルファス化する工程とを含
む。
【００１６】本発明の別の局面は、アモルファス状態の
物質を含む膜から多結晶半導体状態の物質を形成する固
相結晶化方法に関する。上記方法は、基板上に、実質的
にアモルファス状態の物質の膜を堆積する工程と、該ア
モルファス状態の物質中における結晶の形成を開始する
工程と、予め選択された時間の後、該結晶の形成を中止
する工程と、該膜をアニールして、少なくとも実質的に
多結晶状態の物質を形成する工程とを含む。
物質を含む膜から多結晶半導体状態の物質を形成する固
相結晶化方法に関する。上記方法は、基板上に、実質的
にアモルファス状態の物質の膜を堆積する工程と、該ア
モルファス状態の物質中における結晶の形成を開始する
工程と、予め選択された時間の後、該結晶の形成を中止
する工程と、該膜をアニールして、少なくとも実質的に
多結晶状態の物質を形成する工程とを含む。
【００１７】前記開始する工程は好適には、前記アモル
ファス状態の物質を部分的に結晶化して非結晶化状態の
物質の粒子の領域に隣接する微結晶状態の物質の粒子の
領域を、前記膜内に形成する工程を含み、上記方法は、
該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、該微結晶状態の物質の粒子のうち予め選択された粒
子を選択的に排除し更に該非結晶領域をアモルファス化
する工程をさらに含む。
ファス状態の物質を部分的に結晶化して非結晶化状態の
物質の粒子の領域に隣接する微結晶状態の物質の粒子の
領域を、前記膜内に形成する工程を含み、上記方法は、
該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、該微結晶状態の物質の粒子のうち予め選択された粒
子を選択的に排除し更に該非結晶領域をアモルファス化
する工程をさらに含む。
【００１８】本発明の更に別の局面は、アモルファス状
態の材料を含む膜から多結晶材料の半導体膜を形成する
結晶化方法に関する。上記方法は、基板上に、実質的に
アモルファスである材料の膜を堆積する工程と、前記ア
モルファス材料を部分的に結晶化して、非結晶化材料粒
子の領域に隣接する微結晶材料粒子の領域を、前記膜内
に形成する工程と、該膜中に、予め選択された導電型お
よび種類のイオンを予め選択されたエネルギ量およびド
ーズ量で打ち込んで、微結晶材料粒子のうち予め選択さ
れた粒子を選択的に排除し更に該非結晶化領域をアモル
ファス化する工程とを含む。本明細書において、アモル
ファス化とは、結晶構造を切り離すことを意味する。最
後に、該膜をアニールして、少なくとも実質的に多結晶
材料を形成する。
態の材料を含む膜から多結晶材料の半導体膜を形成する
結晶化方法に関する。上記方法は、基板上に、実質的に
アモルファスである材料の膜を堆積する工程と、前記ア
モルファス材料を部分的に結晶化して、非結晶化材料粒
子の領域に隣接する微結晶材料粒子の領域を、前記膜内
に形成する工程と、該膜中に、予め選択された導電型お
よび種類のイオンを予め選択されたエネルギ量およびド
ーズ量で打ち込んで、微結晶材料粒子のうち予め選択さ
れた粒子を選択的に排除し更に該非結晶化領域をアモル
ファス化する工程とを含む。本明細書において、アモル
ファス化とは、結晶構造を切り離すことを意味する。最
後に、該膜をアニールして、少なくとも実質的に多結晶
材料を形成する。
【００１９】上記方法は好適には、前記アモルファス状
態の物質としてシリコンを選択する工程をさらに含む。
態の物質としてシリコンを選択する工程をさらに含む。
【００２０】前記打ち込む工程は好適には、シリコンイ
オンおよびゲルマニウムイオンからなる群よりイオンを
選択すること、シリコンイオンの場合は約１００ｋｅＶ
未満のエネルギ量で１×１０16ｃｍ-2未満の予め選択さ
れたドーズ量を用いること、およびゲルマニウムの場合
は２００ｋｅＶ未満のエネルギ量で１×１０15ｃｍ-2以
下の予め選択されたドーズ量を用いることにより行われ
る。
オンおよびゲルマニウムイオンからなる群よりイオンを
選択すること、シリコンイオンの場合は約１００ｋｅＶ
未満のエネルギ量で１×１０16ｃｍ-2未満の予め選択さ
れたドーズ量を用いること、およびゲルマニウムの場合
は２００ｋｅＶ未満のエネルギ量で１×１０15ｃｍ-2以
下の予め選択されたドーズ量を用いることにより行われ
る。
【００２１】上記方法は好適には、プロセス温度を６０
０℃以下に制御する工程をさらに含む。
０℃以下に制御する工程をさらに含む。
【００２２】上記方法はまた、前記部分的に結晶化する
工程の一部として行われる誘導工程をさらに含み、該誘
導工程は、予め選択された誘導時間にわたって前記膜を
加熱することにより微結晶シリコン粒子を形成する。全
体のプロセス温度は、好適には６００℃である。
工程の一部として行われる誘導工程をさらに含み、該誘
導工程は、予め選択された誘導時間にわたって前記膜を
加熱することにより微結晶シリコン粒子を形成する。全
体のプロセス温度は、好適には６００℃である。
【００２３】前記誘導する工程は好適には、約８．５〜
９．０時間の範囲で、前記膜を６００℃で加熱すること
を含む。
９．０時間の範囲で、前記膜を６００℃で加熱すること
を含む。
【００２４】前記部分的に結晶化する工程は好適には、
約１２〜１５時間の範囲で、前記膜を６００℃で加熱す
ることを含む。換言すると、部分的に結晶化する工程
は、膜を８．５〜９．０時間にわたって加熱することを
含む誘導工程に加えて、約３．５〜６．５時間にわたっ
て膜を加熱することを含む。
約１２〜１５時間の範囲で、前記膜を６００℃で加熱す
ることを含む。換言すると、部分的に結晶化する工程
は、膜を８．５〜９．０時間にわたって加熱することを
含む誘導工程に加えて、約３．５〜６．５時間にわたっ
て膜を加熱することを含む。
【００２５】本発明の更に別の局面は、薄膜トランジス
タ（ＴＦＴ）の分野において、アモルファス状態の材料
を含む膜から多結晶材料のＴＦＴ半導体膜を形成する方
法に関する。上記方法は、基板上に実質的にアモルファ
スである材料の膜を堆積する工程と、前記アモルファス
材料を部分的に結晶化して、非結晶化材料粒子の領域に
隣接する微結晶材料粒子の領域を、前記膜内に形成する
工程と、該膜中に、予め選択された導電型および種類の
イオンを予め選択されたエネルギ量およびドーズ量で打
ち込んで、微結晶材料粒子のうち予め選択された粒子を
選択的に排除し更に該非結晶領域をアモルファス化する
工程と、該膜をアニールして、少なくとも実質的に多結
晶材料を形成する工程とを含む。
タ（ＴＦＴ）の分野において、アモルファス状態の材料
を含む膜から多結晶材料のＴＦＴ半導体膜を形成する方
法に関する。上記方法は、基板上に実質的にアモルファ
スである材料の膜を堆積する工程と、前記アモルファス
材料を部分的に結晶化して、非結晶化材料粒子の領域に
隣接する微結晶材料粒子の領域を、前記膜内に形成する
工程と、該膜中に、予め選択された導電型および種類の
イオンを予め選択されたエネルギ量およびドーズ量で打
ち込んで、微結晶材料粒子のうち予め選択された粒子を
選択的に排除し更に該非結晶領域をアモルファス化する
工程と、該膜をアニールして、少なくとも実質的に多結
晶材料を形成する工程とを含む。
【００２６】本発明の更に別の局面は、ＴＦＴ装置のア
クティブ層であって、基板上に実質的にアモルファス状
態の物質の膜を堆積し、該アモルファス状態の物質中に
おける結晶の形成を調整し、該膜をアニールして、調整
された多結晶状態の物質を少なくとも実質的に形成する
ことにより形成されるアクティブ層に関する。
クティブ層であって、基板上に実質的にアモルファス状
態の物質の膜を堆積し、該アモルファス状態の物質中に
おける結晶の形成を調整し、該膜をアニールして、調整
された多結晶状態の物質を少なくとも実質的に形成する
ことにより形成されるアクティブ層に関する。
【００２７】本発明の更に別の局面は、ＴＦＴ装置のア
クティブ膜であって、基板上に、実質的にアモルファス
である材料の膜を堆積し、前記アモルファス材料を部分
的に結晶化して、非結晶化材料粒子の領域に隣接する微
結晶材料粒子の領域を、前記膜内に形成し、該膜中に、
予め選択された導電型および種類のイオンを予め選択さ
れたエネルギ量およびドーズ量で打ち込んで、該微結晶
材料粒子のうち予め選択された粒子を選択的に排除し更
に該非結晶化領域をアモルファス化し、該膜をアニール
して少なくとも実質的に多結晶材料を形成することによ
り形成される、アクティブ層に関する。
クティブ膜であって、基板上に、実質的にアモルファス
である材料の膜を堆積し、前記アモルファス材料を部分
的に結晶化して、非結晶化材料粒子の領域に隣接する微
結晶材料粒子の領域を、前記膜内に形成し、該膜中に、
予め選択された導電型および種類のイオンを予め選択さ
れたエネルギ量およびドーズ量で打ち込んで、該微結晶
材料粒子のうち予め選択された粒子を選択的に排除し更
に該非結晶化領域をアモルファス化し、該膜をアニール
して少なくとも実質的に多結晶材料を形成することによ
り形成される、アクティブ層に関する。
【００２８】本明細書において、ＴＦＴ膜とは、米国特
許第5,391,508号、第5,395,804号、第5,403,756号、第
5,054,887号、及び第4,991,939号に記載のＴＦＴ装置の
ような従来のＴＦＴ装置のアクティブ層を意味する。こ
れらの米国出願は、参考のためここに援用される。
許第5,391,508号、第5,395,804号、第5,403,756号、第
5,054,887号、及び第4,991,939号に記載のＴＦＴ装置の
ような従来のＴＦＴ装置のアクティブ層を意味する。こ
れらの米国出願は、参考のためここに援用される。
【００２９】本発明の更に別の特徴は、イオン打ち込み
およびそれに続くアニールを介して、シーズの選択的縮
小または実質的破壊により、部分的にアニールされたＰ
ＥＣＶＤアモルファスシリコン膜の、より向上した結晶
化を低温で行う方法である。
およびそれに続くアニールを介して、シーズの選択的縮
小または実質的破壊により、部分的にアニールされたＰ
ＥＣＶＤアモルファスシリコン膜の、より向上した結晶
化を低温で行う方法である。
【００３０】
【発明の実施の形態】本発明による多結晶シリコン膜形
成方法は概して、固相結晶化プロセスの以下の４つのス
テップを含む。
成方法は概して、固相結晶化プロセスの以下の４つのス
テップを含む。
【００３１】＜ステップ１＞図１に模式的に示すよう
に、プラズマ気相成長法（ＰＥＣＶＤ）により、ガラス
基板１上にアモルファスシリコン膜２を堆積する。
に、プラズマ気相成長法（ＰＥＣＶＤ）により、ガラス
基板１上にアモルファスシリコン膜２を堆積する。
【００３２】＜ステップ２＞図２に模式的に示すよう
に、アモルファスシリコン膜２中のアモルファスシリコ
ンを部分的に結晶化または前アニールすることにより、
微結晶シリコン粒子領域（白い気泡として表す）と、そ
れに隣接する非結晶化シリコン粒子領域とを形成する。
に、アモルファスシリコン膜２中のアモルファスシリコ
ンを部分的に結晶化または前アニールすることにより、
微結晶シリコン粒子領域（白い気泡として表す）と、そ
れに隣接する非結晶化シリコン粒子領域とを形成する。
【００３３】＜ステップ３＞図３に模式的に示すよう
に、ステップ２で得られた膜内に、予め選択された導電
型および種類のイオンを、予め選択されたエネルギ量お
よびドーズ量で打ち込むことにより、微結晶シリコン粒
子のうち予め選択された粒子を選択的に排除するか又は
縮小させ（外側の線と内側の線との差により示す。すな
わち、イオンを打ち込むことにより、小さい微結晶はな
くなって、大きい微粒子は縮小する）、さらに、非結晶
化シリコン粒子領域（図示せず）をアモルファス化す
る。
に、ステップ２で得られた膜内に、予め選択された導電
型および種類のイオンを、予め選択されたエネルギ量お
よびドーズ量で打ち込むことにより、微結晶シリコン粒
子のうち予め選択された粒子を選択的に排除するか又は
縮小させ（外側の線と内側の線との差により示す。すな
わち、イオンを打ち込むことにより、小さい微結晶はな
くなって、大きい微粒子は縮小する）、さらに、非結晶
化シリコン粒子領域（図示せず）をアモルファス化す
る。
【００３４】＜ステップ４＞図４に模式的に示すよう
に、ステップ３で得られた膜をアニールすることによ
り、少なくとも実質的に結晶化を完了させ（外側の線と
内側の線との差により示す。すなわち、後アニーリング
によって、微結晶は、気泡の内側線で囲まれる大きさか
ら外側線で囲まれる大きさまで成長する）、それによ
り、多結晶シリコン膜を形成する。
に、ステップ３で得られた膜をアニールすることによ
り、少なくとも実質的に結晶化を完了させ（外側の線と
内側の線との差により示す。すなわち、後アニーリング
によって、微結晶は、気泡の内側線で囲まれる大きさか
ら外側線で囲まれる大きさまで成長する）、それによ
り、多結晶シリコン膜を形成する。
【００３５】以下の記載から明らかになるように、ステ
ップ２および３は、アモルファス状態の物質中における
結晶の形成を調整する単一のステップとも考えられ得
る。本明細書においては、半導体状態の物質または材料
としてシリコンを用いるが、本発明は如何なる適切な半
導体状態の物質にも適用できることを理解されたい。さ
らに、ステップ２は、アモルファス状態の物質中におけ
る結晶の形成の開始とも考えられ得、その場合、以下に
述べる予め選択された時間の後、結晶の形成が中止され
る。
ップ２および３は、アモルファス状態の物質中における
結晶の形成を調整する単一のステップとも考えられ得
る。本明細書においては、半導体状態の物質または材料
としてシリコンを用いるが、本発明は如何なる適切な半
導体状態の物質にも適用できることを理解されたい。さ
らに、ステップ２は、アモルファス状態の物質中におけ
る結晶の形成の開始とも考えられ得、その場合、以下に
述べる予め選択された時間の後、結晶の形成が中止され
る。
【００３６】以下、上記４つのステップをより詳細に述
べる。ステップ２およびステップ３とを組み合わせるこ
とにより、結晶の特性および製造方法に対する必要要件
に関して、ある種の所望の変更が達成される。すなわ
ち、結晶化時間の短縮、結晶粒径の増加（約０．５〜
０．７μｍの範囲内）、および結晶粒径の均一性に対す
る制御の向上が達成される。
べる。ステップ２およびステップ３とを組み合わせるこ
とにより、結晶の特性および製造方法に対する必要要件
に関して、ある種の所望の変更が達成される。すなわ
ち、結晶化時間の短縮、結晶粒径の増加（約０．５〜
０．７μｍの範囲内）、および結晶粒径の均一性に対す
る制御の向上が達成される。
【００３７】所望の変更が達成されるか否かに影響を与
えるパラメータは、（１）前アニール温度（６００℃以
下）、（２）前アニール時間、（３）打ち込むイオンの
種類、（４）打ち込みエネルギ量、（５）打ち込みドー
ズ量、および（６）アニール温度（すなわち、ステップ
２において前アニールを行った後、ステップ４において
行うアニールの温度、６００℃以下）を含む。アニール
ステップ４は、以下の表１においては、後アニールと記
載されている。上記に要約し且つ以下に詳細に述べる、
本発明による方法に含まれるステップにおいて、パラメ
ータ（１）および（２）はステップ２に関し、パラメー
タ（３）〜（５）はステップ３に関し、パラメータ
（６）はステップ４に関する。フラットパネルディスプ
レイに用いる場合、基板はアルミナ−ホウケイ酸塩ガラ
スであるため、方法中のいずれのステップの温度も６０
０℃以下に制限され、低ければ低いほど望ましい。薄膜
堆積前の基板の予備処理には、市販のスルホン酸／過酸
化物流体のような、いずれの適切なクリーニング材料を
も用いることができる。
えるパラメータは、（１）前アニール温度（６００℃以
下）、（２）前アニール時間、（３）打ち込むイオンの
種類、（４）打ち込みエネルギ量、（５）打ち込みドー
ズ量、および（６）アニール温度（すなわち、ステップ
２において前アニールを行った後、ステップ４において
行うアニールの温度、６００℃以下）を含む。アニール
ステップ４は、以下の表１においては、後アニールと記
載されている。上記に要約し且つ以下に詳細に述べる、
本発明による方法に含まれるステップにおいて、パラメ
ータ（１）および（２）はステップ２に関し、パラメー
タ（３）〜（５）はステップ３に関し、パラメータ
（６）はステップ４に関する。フラットパネルディスプ
レイに用いる場合、基板はアルミナ−ホウケイ酸塩ガラ
スであるため、方法中のいずれのステップの温度も６０
０℃以下に制限され、低ければ低いほど望ましい。薄膜
堆積前の基板の予備処理には、市販のスルホン酸／過酸
化物流体のような、いずれの適切なクリーニング材料を
も用いることができる。
【００３８】本発明を実施する際、ステップ２およびス
テップ４の両方、すなわち前アニールおよびアニールの
ステップにおいて、用いた温度は、６００℃であった。
これは、結晶化時間を、ある所望の予め選択された範囲
内におさめるためである。温度を実質的に、ガラス基板
がダメージを受けない上限の温度にしているのは、本発
明の方法により達成すべき、温度の低下とは相反する目
的があるからである。すなわち、ガラス基板はダメージ
を受けてはならない（６００℃以下）が、温度は、商業
的に有効な結晶化速度を達成するに十分高くなければな
らない（すなわち、温度が高ければ高いほど結晶化速度
は上昇する）。本発明において、これらの２つの要素の
バランスをとった結果、好適な温度の範囲は、約５５０
℃以上且つ６００℃以下である。結晶化のための予め選
択された時間は、以下に示す変数(variable) によると
１２〜１５時間である。概して、前アニールステップの
予め選択された時間範囲は、本発明のステップ２および
ステップ３に記載される、前アニールおよびイオン打ち
込みなしに結晶化されるコントロールサンプルのアニー
ル時間の約３０〜３５％と考えることができる。前アニ
ールとアニール（ステップ２およびステップ４）の両方
を組み合わせた所望の時間は、３６時間未満であり、好
適には約２４時間未満である。
テップ４の両方、すなわち前アニールおよびアニールの
ステップにおいて、用いた温度は、６００℃であった。
これは、結晶化時間を、ある所望の予め選択された範囲
内におさめるためである。温度を実質的に、ガラス基板
がダメージを受けない上限の温度にしているのは、本発
明の方法により達成すべき、温度の低下とは相反する目
的があるからである。すなわち、ガラス基板はダメージ
を受けてはならない（６００℃以下）が、温度は、商業
的に有効な結晶化速度を達成するに十分高くなければな
らない（すなわち、温度が高ければ高いほど結晶化速度
は上昇する）。本発明において、これらの２つの要素の
バランスをとった結果、好適な温度の範囲は、約５５０
℃以上且つ６００℃以下である。結晶化のための予め選
択された時間は、以下に示す変数(variable) によると
１２〜１５時間である。概して、前アニールステップの
予め選択された時間範囲は、本発明のステップ２および
ステップ３に記載される、前アニールおよびイオン打ち
込みなしに結晶化されるコントロールサンプルのアニー
ル時間の約３０〜３５％と考えることができる。前アニ
ールとアニール（ステップ２およびステップ４）の両方
を組み合わせた所望の時間は、３６時間未満であり、好
適には約２４時間未満である。
【００３９】上記ステップを行うために用いられる好適
な装置に関しては、市販のいずれの装置も上記結果を達
成する。このような装置の例は、参考のためここに援用
する、上記の米国特許に記載されている。
な装置に関しては、市販のいずれの装置も上記結果を達
成する。このような装置の例は、参考のためここに援用
する、上記の米国特許に記載されている。
【００４０】＜ステップ１−基板上へのアモルファスシ
リコン膜の堆積＞好適な堆積方法は、３５０℃におけ
る、シラン（ＳｉＨ4）ガスを用いるプラズマ気相成長
法（ＰＥＣＶＤ）である。好適な基板は、アルミナ−ホ
ウケイ酸ガラスである。なぜなら、アルミナ−ホウケイ
酸ガラスが上述したフラットパネルディスプレイに適用
するために現時点で最も有効だからである。フラットパ
ネルディスプレイ装置に適用する場合、このような装置
の製造方法における、いずれのステップの温度も６００
℃以下に制限される。方法の最適化は、６００℃未満で
且つできるだけ低い温度によって達成される。本発明の
方法における、温度に関する好適は仕様は、前アニール
ステップとアニールステップの両方の温度を６００℃に
固定し、これにより結晶化を所望の時間（３６時間未
満、好適には約２４時間未満）内におさめることであ
る。
リコン膜の堆積＞好適な堆積方法は、３５０℃におけ
る、シラン（ＳｉＨ4）ガスを用いるプラズマ気相成長
法（ＰＥＣＶＤ）である。好適な基板は、アルミナ−ホ
ウケイ酸ガラスである。なぜなら、アルミナ−ホウケイ
酸ガラスが上述したフラットパネルディスプレイに適用
するために現時点で最も有効だからである。フラットパ
ネルディスプレイ装置に適用する場合、このような装置
の製造方法における、いずれのステップの温度も６００
℃以下に制限される。方法の最適化は、６００℃未満で
且つできるだけ低い温度によって達成される。本発明の
方法における、温度に関する好適は仕様は、前アニール
ステップとアニールステップの両方の温度を６００℃に
固定し、これにより結晶化を所望の時間（３６時間未
満、好適には約２４時間未満）内におさめることであ
る。
【００４１】別の堆積方法は、（１）ジシラン（Ｓｉ2
Ｈ6）ガスまたはシランガスとＳｉＦ4ガスとの混合物を
用いたＰＥＣＶＤ、（２）シラン、ジシラン、又はより
高次元のシランのいずれかを用いて、実質的に純粋な形
態、あるいは窒素ガス、水素ガス、ヘリウムガス又はア
ルゴンガス中で希釈された形態のいずれかで行う減圧化
学蒸着法（ＬＰＣＶＤ）、（３）シランを用いて、実質
的に純粋な形態、あるいは窒素ガス、水素ガス、ヘリウ
ムガス又はアルゴンガス中で希釈された形態で行う高速
熱化学蒸着法(rapid thermal chemical vapor depositi
on、ＲＴＣＶＤ)、および（４）シランまたはジシラン
を用い且つ高密度プラズマ源としてＥＣＲまたはヘリコ
ン共鳴器(helicon resonator)を用いて行う高密度プラ
ズマ蒸着法（ＨＤＰＤ）を含む。
Ｈ6）ガスまたはシランガスとＳｉＦ4ガスとの混合物を
用いたＰＥＣＶＤ、（２）シラン、ジシラン、又はより
高次元のシランのいずれかを用いて、実質的に純粋な形
態、あるいは窒素ガス、水素ガス、ヘリウムガス又はア
ルゴンガス中で希釈された形態のいずれかで行う減圧化
学蒸着法（ＬＰＣＶＤ）、（３）シランを用いて、実質
的に純粋な形態、あるいは窒素ガス、水素ガス、ヘリウ
ムガス又はアルゴンガス中で希釈された形態で行う高速
熱化学蒸着法(rapid thermal chemical vapor depositi
on、ＲＴＣＶＤ)、および（４）シランまたはジシラン
を用い且つ高密度プラズマ源としてＥＣＲまたはヘリコ
ン共鳴器(helicon resonator)を用いて行う高密度プラ
ズマ蒸着法（ＨＤＰＤ）を含む。
【００４２】＜ステップ２−部分的結晶化／前アニール
＞部分的結晶化を達成するために、堆積したままのアモ
ルファスシリコン膜を、流動窒素ガス雰囲気中において
６００℃の石英拡散炉内で、予め選択された以下の時間
に亘って放置する。窒素ガスの流量は、このような炉内
で通常用いられる量であってよい。別の加熱方法は、
（１）真空下での拡散炉の使用、（２）高温且つ短時間
（７００℃で約１〜２分）における高速熱アニール、
（３）低パワー（例えば２００〜２５０ｍｊ／ｃｍ2）
におけるレーザアニール、および（４）高エネルギ量且
つ高ドーズ量（例えば、２５０ｋｅＶで１×１０16ｃｍ
-2）における打ち込みを含む。
＞部分的結晶化を達成するために、堆積したままのアモ
ルファスシリコン膜を、流動窒素ガス雰囲気中において
６００℃の石英拡散炉内で、予め選択された以下の時間
に亘って放置する。窒素ガスの流量は、このような炉内
で通常用いられる量であってよい。別の加熱方法は、
（１）真空下での拡散炉の使用、（２）高温且つ短時間
（７００℃で約１〜２分）における高速熱アニール、
（３）低パワー（例えば２００〜２５０ｍｊ／ｃｍ2）
におけるレーザアニール、および（４）高エネルギ量且
つ高ドーズ量（例えば、２５０ｋｅＶで１×１０16ｃｍ
-2）における打ち込みを含む。
【００４３】前アニール期間または時間は、図５を参照
して選択した。図５のデータは、前アニールされた膜の
構造に対する前アニール時間の影響を示すために作成し
た。堆積したままのアモルファスシリコン膜の結晶フラ
クションは、名目上は（nominally)ゼロである。膜は、
加熱されるにつれて相転移を経るため、結晶フラクショ
ンが増加する。しかし、図５に示すように、膜の加熱と
膜の結晶フラクションの形成との間に線形関係はない。
このことは、膜がある誘導(induction)時間を越える間
加熱されない限り、所望の微結晶成長は起こらないこと
を示唆している。本発明の実施の際、以下に述べる特定
のアモルファスシリコン膜の場合、好適な誘導サブステ
ップは、６００℃で約８．５〜９．０時間行われること
が判明した。この場合、誘導サブステップを含む前アニ
ールステップは、約１２〜１５時間の範囲で行われた。
して選択した。図５のデータは、前アニールされた膜の
構造に対する前アニール時間の影響を示すために作成し
た。堆積したままのアモルファスシリコン膜の結晶フラ
クションは、名目上は（nominally)ゼロである。膜は、
加熱されるにつれて相転移を経るため、結晶フラクショ
ンが増加する。しかし、図５に示すように、膜の加熱と
膜の結晶フラクションの形成との間に線形関係はない。
このことは、膜がある誘導(induction)時間を越える間
加熱されない限り、所望の微結晶成長は起こらないこと
を示唆している。本発明の実施の際、以下に述べる特定
のアモルファスシリコン膜の場合、好適な誘導サブステ
ップは、６００℃で約８．５〜９．０時間行われること
が判明した。この場合、誘導サブステップを含む前アニ
ールステップは、約１２〜１５時間の範囲で行われた。
【００４４】＜ステップ３−イオン打ち込み＞膜内への
イオン注入または打ち込みは、微結晶シリコン粒子の選
択的排除または縮小を達成し、さらに膜内の隣接する非
結晶化領域をアモルファス化する。このような領域は、
アモルファス領域を取り囲むとも考えられ得る。好適な
種類のイオンは、シリコン（Ｓｉ）またはゲルマニウム
（Ｇｅ）であり、これらは以下の表に示す予め選択され
たエネルギ量およびドーズ量で用いられる。シリコン膜
へのＳｉまたはＧｅの追加は、膜の電気特性に悪影響を
与えない。逆に、錫、アルミニウム、またはニッケルな
どの他の金属元素の追加は、同一の効果をもたらし得る
が、膜の電気的性能に望ましくない副作用（すなわち、
高い漏電流）をももたらし得る。
イオン注入または打ち込みは、微結晶シリコン粒子の選
択的排除または縮小を達成し、さらに膜内の隣接する非
結晶化領域をアモルファス化する。このような領域は、
アモルファス領域を取り囲むとも考えられ得る。好適な
種類のイオンは、シリコン（Ｓｉ）またはゲルマニウム
（Ｇｅ）であり、これらは以下の表に示す予め選択され
たエネルギ量およびドーズ量で用いられる。シリコン膜
へのＳｉまたはＧｅの追加は、膜の電気特性に悪影響を
与えない。逆に、錫、アルミニウム、またはニッケルな
どの他の金属元素の追加は、同一の効果をもたらし得る
が、膜の電気的性能に望ましくない副作用（すなわち、
高い漏電流）をももたらし得る。
【００４５】本発明のイオン打ち込みは、結晶排除ステ
ップとも考えられる。なぜなら、ステップ３のイオン打
ち込みステップにおいて、微結晶粒子になっていない薄
膜内のシリコンをアモルファス化するときに、結晶が排
除されるからである。結晶を排除する他の方法は、照射
またはビーム照射を含み得る。
ップとも考えられる。なぜなら、ステップ３のイオン打
ち込みステップにおいて、微結晶粒子になっていない薄
膜内のシリコンをアモルファス化するときに、結晶が排
除されるからである。結晶を排除する他の方法は、照射
またはビーム照射を含み得る。
【００４６】打ち込みエネルギ量は、IBM Corporation
のＴＲＩＭTMシミュレーションソフトウェアのような市
販の従来のシミュレーション技術を用いて、打ち込み誘
導空格子のピークを、厚み１００ｎｍの膜の厚み方向の
中央部またはこのような膜と下層のガラス基板との界面
とのいずれかに位置づけるように選択された。打ち込ま
れた種類のイオンのドーズ量は、図６に示す理論に従っ
て選択された。低ドーズの場合、部分的に結晶化された
膜の結晶性に実質的な変化は起こらない。しかし、定量
面から考えると、ドーズ量が増加すると、結晶性の変化
が起こる。打ち込まれたイオンは、エネルギ源からの外
部エネルギ付与を介してエネルギを得ることにより、弱
い結合を切り離す能力を得る。従って、打ち込まれたイ
オンは、アモルファス相においてＳｉ原子どうしを連結
しているような弱い結合を切り離すが、上記の部分的結
晶化ステップ（ステップ２）において形成された微結晶
粒子の微結晶クラスタにおいてＳｉ原子どうしを連結し
ているような強い結合を切り離すことはできない。その
結果、遊離Ｓｉ原子がマイグレートして成長中の微結晶
クラスタに結合し得るか、又は新しい粒子を形成するこ
とさえもあり得る。
のＴＲＩＭTMシミュレーションソフトウェアのような市
販の従来のシミュレーション技術を用いて、打ち込み誘
導空格子のピークを、厚み１００ｎｍの膜の厚み方向の
中央部またはこのような膜と下層のガラス基板との界面
とのいずれかに位置づけるように選択された。打ち込ま
れた種類のイオンのドーズ量は、図６に示す理論に従っ
て選択された。低ドーズの場合、部分的に結晶化された
膜の結晶性に実質的な変化は起こらない。しかし、定量
面から考えると、ドーズ量が増加すると、結晶性の変化
が起こる。打ち込まれたイオンは、エネルギ源からの外
部エネルギ付与を介してエネルギを得ることにより、弱
い結合を切り離す能力を得る。従って、打ち込まれたイ
オンは、アモルファス相においてＳｉ原子どうしを連結
しているような弱い結合を切り離すが、上記の部分的結
晶化ステップ（ステップ２）において形成された微結晶
粒子の微結晶クラスタにおいてＳｉ原子どうしを連結し
ているような強い結合を切り離すことはできない。その
結果、遊離Ｓｉ原子がマイグレートして成長中の微結晶
クラスタに結合し得るか、又は新しい粒子を形成するこ
とさえもあり得る。
【００４７】低ドーズ量の場合も高ドーズ量の場合も、
打ち込み後、膜内の結晶フラクションは増加する。高ド
ーズ量の場合、最終的には強い結合の切り離しが開始さ
れ、その後広がっていく。その結果、打ち込み後の膜の
結晶フラクションは、打ち込み前の膜の結晶フラクショ
ンよりも減少する。本発明の場合のドーズ量は、結晶性
に対する上記の影響を利用するために、これらの一般的
な理論から引き出した予想に基づいて選択された。
打ち込み後、膜内の結晶フラクションは増加する。高ド
ーズ量の場合、最終的には強い結合の切り離しが開始さ
れ、その後広がっていく。その結果、打ち込み後の膜の
結晶フラクションは、打ち込み前の膜の結晶フラクショ
ンよりも減少する。本発明の場合のドーズ量は、結晶性
に対する上記の影響を利用するために、これらの一般的
な理論から引き出した予想に基づいて選択された。
【００４８】以下の表１は、プロセスパラメータおよび
結晶特性に関する、ある発見を要約している。
結晶特性に関する、ある発見を要約している。
【００４９】
【表１】
【００５０】（*）Ｄｒ＝１００ｘ（ｒ−ｒ0）／ｒ0で
あり、イオン打ち込みステップの前後における結晶フラ
クションの変化を示す。 （ｒ0）は打ち込み前の結晶フ
ラクションであり、（ｒ）は打ち込み後の結晶フラクシ
ョンである。Ｄｒの値が正（＋）であることは、結晶フ
ラクションが（打ち込みの結果）増加したことを示し、
Ｄｒの値が負（−）であることは、結晶フラクションが
減少したことを示す。
あり、イオン打ち込みステップの前後における結晶フラ
クションの変化を示す。 （ｒ0）は打ち込み前の結晶フ
ラクションであり、（ｒ）は打ち込み後の結晶フラクシ
ョンである。Ｄｒの値が正（＋）であることは、結晶フ
ラクションが（打ち込みの結果）増加したことを示し、
Ｄｒの値が負（−）であることは、結晶フラクションが
減少したことを示す。
【００５１】表１を参照すると、プロセスパラメータに
適切な値を選択することにより、粒径などの結晶特性、
および結晶化時間の減少などの、方法に関する必要要件
に、ある種の変化が達成され得ることがわかる。望まし
い粒径の増加および結晶化時間の減少は、イオンを打ち
込まれた膜の特性と表１の最下行に示すコントロールサ
ンプル（イオンを打ち込まれていない）の特性とを比較
することによって理解できる。
適切な値を選択することにより、粒径などの結晶特性、
および結晶化時間の減少などの、方法に関する必要要件
に、ある種の変化が達成され得ることがわかる。望まし
い粒径の増加および結晶化時間の減少は、イオンを打ち
込まれた膜の特性と表１の最下行に示すコントロールサ
ンプル（イオンを打ち込まれていない）の特性とを比較
することによって理解できる。
【００５２】別のタイプの打ち込みは、錫、アルミニウ
ム、またはニッケルなどの金属の使用を含むが、上述し
たように、これらの金属は膜の電気特性に望ましくない
副作用（すなわち、高い漏電流）をもたらす傾向があ
る。
ム、またはニッケルなどの金属の使用を含むが、上述し
たように、これらの金属は膜の電気特性に望ましくない
副作用（すなわち、高い漏電流）をもたらす傾向があ
る。
【００５３】＜ステップ４−アニール＞好適なアニール
は、実質的に完全な結晶化が起こるまで、約５５０〜６
００℃の範囲の温度において石英拡散炉内で行われる。
は、実質的に完全な結晶化が起こるまで、約５５０〜６
００℃の範囲の温度において石英拡散炉内で行われる。
【００５４】別のアニール方法は、（１）高速熱アニー
ル、（２）レーザアニール、および（３）プラズマアシ
スティッドアニール(plasma-assisted anneal、ＥＣＲ
のような高濃度／高周波数プラズマを用いる)を含む。
ル、（２）レーザアニール、および（３）プラズマアシ
スティッドアニール(plasma-assisted anneal、ＥＣＲ
のような高濃度／高周波数プラズマを用いる)を含む。
【００５５】本発明の方法は、低温の多結晶シリコン膜
を形成することが望まれる、いかなる場合にも適用可能
である。本発明の方法は、特に、アクティブマトリクス
液晶ディスプレイ用の多結晶シリコンＴＦＴに用いられ
る低温多結晶シリコン膜の形成に適用可能である。
を形成することが望まれる、いかなる場合にも適用可能
である。本発明の方法は、特に、アクティブマトリクス
液晶ディスプレイ用の多結晶シリコンＴＦＴに用いられ
る低温多結晶シリコン膜の形成に適用可能である。
【００５６】
【発明の効果】以上述べたように、本発明の方法による
と、従来の方法よりも短い時間で且つ６００℃以下の比
較的低い温度で多結晶シリコン膜を形成することができ
る。
と、従来の方法よりも短い時間で且つ６００℃以下の比
較的低い温度で多結晶シリコン膜を形成することができ
る。
【図１】本発明による多結晶シリコン膜の製造方法にお
いて、ＰＥＣＶＤ法により、ガラス基板上にアモルファ
スシリコン膜を堆積する工程を示す図である。
いて、ＰＥＣＶＤ法により、ガラス基板上にアモルファ
スシリコン膜を堆積する工程を示す図である。
【図２】図１のアモルファスシリコン膜を部分的に結晶
化する工程を示す図である。
化する工程を示す図である。
【図３】図２の、部分的に結晶化したアモルファスシリ
コン膜にイオンを打ち込む工程を示す図である。
コン膜にイオンを打ち込む工程を示す図である。
【図４】図３の、イオンを打ち込まれた膜をアニールす
る工程を示す図である。
る工程を示す図である。
【図５】本発明による多結晶シリコン膜の製造方法にお
いて、前アニール時間と結晶フラクションとの関係を示
すグラフである。
いて、前アニール時間と結晶フラクションとの関係を示
すグラフである。
【図６】本発明による多結晶シリコン膜の製造方法にお
いて、打ち込むイオンのドーズ量を選択するための基礎
となった理論を示す図である。
いて、打ち込むイオンのドーズ量を選択するための基礎
となった理論を示す図である。
１ ガラス基板 ２ アモルファスシリコン膜
Claims (33)
- 【請求項１】 アモルファス状態の物質を含む膜から多
結晶半導体状態の物質を形成する固相結晶化方法であっ
て、 基板上に、実質的にアモルファス状態の物質の膜を堆積
する工程と、 該アモルファス状態の物質中における結晶の形成を調整
する工程と、 該膜をアニールして、調整された多結晶状態の物質を少
なくとも実質的に形成する工程と、を含む方法。 - 【請求項２】 前記調整する工程は、 前記アモルファス状態の物質を部分的に結晶化して、非
結晶化状態の物質の粒子の領域に隣接する微結晶状態の
物質の粒子の領域を、前記膜内に形成する工程と、 該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、該微結晶状態の物質の粒子のうち予め選択された粒
子を選択的に排除し更に該非結晶化領域をアモルファス
化する工程と、を含む、請求項１に記載の方法。 - 【請求項３】 前記アモルファス状態の物質としてシリ
コンを選択する工程をさらに含む、請求項２に記載の方
法。 - 【請求項４】 前記打ち込む工程は、シリコンイオンお
よびゲルマニウムイオンからなる群よりイオンを選択す
ること、シリコンイオンの場合は約１００ｋｅＶ未満の
エネルギ量で１×１０16ｃｍ-2未満の予め選択されたド
ーズ量を用いること、およびゲルマニウムの場合は２０
０ｋｅＶ未満のエネルギ量で１×１０15ｃｍ-2以下の予
め選択されたドーズ量を用いることにより行われる、請
求項２に記載の方法。 - 【請求項５】 前記打ち込む工程は、シリコンイオンお
よびゲルマニウムイオンからなる群よりイオンを選択す
ること、シリコンイオンの場合は約１００ｋｅＶ未満の
エネルギ量で１×１０16ｃｍ-2未満の予め選択されたド
ーズ量を用いること、およびゲルマニウムの場合は２０
０ｋｅＶ未満のエネルギ量で１×１０15ｃｍ-2以下の予
め選択されたドーズ量を用いることにより行われる、請
求項３に記載の方法。 - 【請求項６】 プロセス温度を６００℃以下に制御する
工程をさらに含む、請求項３に記載の方法。 - 【請求項７】 プロセス温度を６００℃以下に制御する
工程をさらに含む、請求項５に記載の方法。 - 【請求項８】 前記部分的に結晶化する工程の一部とし
て行われる誘導工程をさらに含み、該誘導工程は、予め
選択された誘導時間にわたって前記膜を加熱することに
より微結晶シリコン粒子を形成する、請求項７に記載の
方法。 - 【請求項９】 前記誘導する工程は、約８．５〜９．０
時間の範囲で、前記膜を６００℃で加熱することを含
む、請求項８に記載の方法。 - 【請求項１０】 前記部分的に結晶化する工程は、約１
２〜１５時間の範囲で、前記膜を６００℃で加熱するこ
とを含む、請求項９に記載の方法。 - 【請求項１１】 アモルファス状態の物質を含む膜から
多結晶半導体状態の物質を形成する固相結晶化方法であ
って、 基板上に、実質的にアモルファス状態の物質の膜を堆積
する工程と、 該アモルファス状態の物質中における結晶の形成を開始
する工程と、 予め選択された時間の後、該結晶の形成を中止する工程
と、 該膜をアニールして、少なくとも実質的に多結晶状態の
物質を形成する工程と、を含む方法。 - 【請求項１２】 前記開始する工程は、前記アモルファ
ス状態の物質を部分的に結晶化して非結晶化状態の物質
の粒子の領域に隣接する微結晶状態の物質の粒子の領域
を、前記膜内に形成する工程を含み、 該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、該微結晶状態の物質の粒子のうち予め選択された粒
子を選択的に排除し更に該非結晶領域をアモルファス化
する工程をさらに含む、請求項１１に記載の方法。 - 【請求項１３】 前記アモルファス材料としてシリコン
を選択する工程をさらに含む、請求項１２に記載の方
法。 - 【請求項１４】 アモルファス状態の材料を含む膜から
多結晶材料の半導体膜を形成する結晶化方法であって、 基板上に、実質的にアモルファスである材料の膜を堆積
する工程と、 前記アモルファス材料を部分的に結晶化して、非結晶化
材料粒子の領域に隣接する微結晶材料粒子の領域を、前
記膜内に形成する工程と、 該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、微結晶材料粒子のうち予め選択された粒子を選択的
に排除し更に該非結晶化領域をアモルファス化する工程
と、 該膜をアニールして、少なくとも実質的に多結晶材料を
形成する工程と、を含む方法。 - 【請求項１５】 前記アモルファス材料としてシリコン
を選択する工程をさらに含む、請求項１４に記載の方
法。 - 【請求項１６】 前記打ち込む工程は、シリコンイオン
およびゲルマニウムイオンからなる群よりイオンを選択
すること、シリコンイオンの場合は約１００ｋｅＶ未満
のエネルギ量で１×１０16ｃｍ-2未満の予め選択された
ドーズ量を用いること、およびゲルマニウムの場合は２
００ｋｅＶ未満のエネルギ量で１×１０15ｃｍ-2以下の
予め選択されたドーズ量を用いることにより行われる、
請求項１５に記載の方法。 - 【請求項１７】 プロセス温度を６００℃以下に制御す
る工程をさらに含む、請求項１５に記載の方法。 - 【請求項１８】 プロセス温度を６００℃以下に制御す
る工程をさらに含む、請求項１６に記載の方法。 - 【請求項１９】 前記部分的に結晶化する工程の一部と
して行われる誘導工程をさらに含み、該誘導工程は、予
め選択された誘導時間にわたって前記膜を加熱すること
により微結晶シリコン粒子を形成する、請求項１８に記
載の方法。 - 【請求項２０】 前記誘導する工程は、約８．５〜９．
０時間の範囲で、前記膜を６００℃で加熱することを含
む、請求項１９に記載の方法。 - 【請求項２１】 前記部分的に結晶化する工程は、約１
２〜１５時間の範囲で、前記膜を６００℃で加熱するこ
とを含む、請求項２０に記載の方法。 - 【請求項２２】 薄膜トランジスタ（ＴＦＴ）の分野に
おいて、アモルファス状態の材料を含む膜から多結晶材
料のＴＦＴ半導体膜を形成する方法であって、 基板上に実質的にアモルファスである材料の膜を堆積す
る工程と、 前記アモルファス材料を部分的に結晶化して、非結晶化
材料粒子の領域に隣接する微結晶材料粒子の領域を、前
記膜内に形成する工程と、 該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、微結晶材料粒子のうち予め選択された粒子を選択的
に排除し更に該非結晶領域をアモルファス化する工程
と、 該膜をアニールして、少なくとも実質的に多結晶材料を
形成する工程と、を含む方法。 - 【請求項２３】 前記打ち込む工程は、シリコンイオン
およびゲルマニウムイオンからなる群よりイオンを選択
すること、シリコンイオンの場合は約１００ｋｅＶ未満
のエネルギ量で１×１０16ｃｍ-2の予め選択されたドー
ズ量を用いること、およびゲルマニウムの場合は２００
ｋｅＶ未満のエネルギ量で１×１０15ｃｍ-2の予め選択
されたドーズ量を用いることにより行われる、請求項２
２に記載の方法。 - 【請求項２４】 プロセス温度を６００℃以下に制御す
る工程をさらに含む、請求項２２に記載の方法。 - 【請求項２５】 プロセス温度を６００℃以下に制御す
る工程をさらに含む、請求項２３に記載の方法。 - 【請求項２６】 前記部分的に結晶化する工程の一部と
して行われる誘導工程をさらに含み、該誘導工程は、予
め選択された誘導時間にわたって前記膜を加熱すること
により微結晶シリコン粒子を形成する、請求項２５に記
載の方法。 - 【請求項２７】 前記誘導する工程は、約８．５〜９．
０時間の範囲で、前記膜を６００℃で加熱することを含
む、請求項２６に記載の方法。 - 【請求項２８】 前記部分的に結晶化する工程は、約１
２〜１５時間の範囲で、前記膜を６００℃で加熱するこ
とを含む、請求項２７に記載の方法。 - 【請求項２９】 ＴＦＴ装置のアクティブ層であって、
基板上に実質的にアモルファス状態の物質の膜を堆積
し、該アモルファス状態の物質中における結晶の形成を
調整し、該膜をアニールして、調整された多結晶状態の
物質を少なくとも実質的に形成することにより形成され
るアクティブ層。 - 【請求項３０】 前記調整することは、 前記アモルファス状態の物質を部分的に結晶化して、非
結晶化状態の物質の粒子の領域に隣接する微結晶状態の
物質の粒子の領域を、前記膜内に形成することと、 該膜中に、予め選択された導電型および種類のイオンを
予め選択されたエネルギ量およびドーズ量で打ち込ん
で、該微結晶状態の物質の粒子のうち予め選択された粒
子を選択的に排除し更に該非結晶化領域をアモルファス
化することと、を含む、請求項２９に記載のアクティブ
層。 - 【請求項３１】 前記アモルファス状態の物質としてシ
リコンを有する、請求項３０に記載のアクティブ層。 - 【請求項３２】 ＴＦＴ装置のアクティブ膜であって、
基板上に、実質的にアモルファスである材料の膜を堆積
し、前記アモルファス材料を部分的に結晶化して、非結
晶化材料粒子の領域に隣接する微結晶材料粒子の領域
を、前記膜内に形成し、該膜中に、予め選択された導電
型および種類のイオンを予め選択されたエネルギ量およ
びドーズ量で打ち込んで、該微結晶材料粒子のうち予め
選択された粒子を選択的に排除し更に該非結晶化領域を
アモルファス化し、該膜をアニールして少なくとも実質
的に多結晶材料を形成することにより形成される、アク
ティブ層。 - 【請求項３３】 前記アモルファス材料としてシリコン
を有する、請求項３２に記載のアクティブ層。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1489996P | 1996-04-05 | 1996-04-05 | |
| US60/014,899 | 1996-05-24 | ||
| US08/653,258 | 1996-05-24 | ||
| US08/653,258 US6383899B1 (en) | 1996-04-05 | 1996-05-24 | Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055960A true JPH1055960A (ja) | 1998-02-24 |
| JP3389448B2 JP3389448B2 (ja) | 2003-03-24 |
Family
ID=26686687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08696497A Expired - Fee Related JP3389448B2 (ja) | 1996-04-05 | 1997-04-04 | アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6383899B1 (ja) |
| JP (1) | JP3389448B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545294B1 (en) | 1999-05-18 | 2003-04-08 | Hitachi, Ltd. | Electronic apparatus having semiconductor device including plurality of transistors formed on a polycrystalline layered structure in which the number of crystal grains in each polycrystalline layer is gradually reduced from lower to upper layer |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723621B1 (en) * | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| KR100487426B1 (ko) * | 2001-07-11 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법 |
| US7195992B2 (en) * | 2003-10-07 | 2007-03-27 | Sandisk 3D Llc | Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
| US6962861B2 (en) * | 2003-11-19 | 2005-11-08 | Macronix International Co., Ltd. | Method of forming a polysilicon layer comprising microcrystalline grains |
| US8895352B2 (en) * | 2009-06-02 | 2014-11-25 | International Business Machines Corporation | Method to improve nucleation of materials on graphene and carbon nanotubes |
| KR101201903B1 (ko) * | 2010-07-20 | 2012-11-16 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리 구조 및 그 형성방법 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3857013A (en) | 1971-09-09 | 1974-12-24 | Western Electric Co | Methods of and apparatus for joining materials |
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| US4154873A (en) | 1977-11-10 | 1979-05-15 | Burr-Brown Research Corporation | Method of increasing field inversion threshold voltage and reducing leakage current and electrical noise in semiconductor devices |
| JPS5633821A (en) * | 1979-08-29 | 1981-04-04 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Photoannealing method for semiconductor layer |
| JPS57159013A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor thin film |
| US4472873A (en) | 1981-10-22 | 1984-09-25 | Fairchild Camera And Instrument Corporation | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure |
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
| US4476150A (en) | 1983-05-20 | 1984-10-09 | The United States Of America As Represented By The Secretary Of The Army | Process of and apparatus for laser annealing of film-like surface layers of chemical vapor deposited silicon carbide and silicon nitride |
| JPS61116821A (ja) * | 1984-11-13 | 1986-06-04 | Sony Corp | 単結晶薄膜の形成方法 |
| JPS62137819A (ja) * | 1985-12-12 | 1987-06-20 | Sony Corp | 半導体薄膜の固相成長方法 |
| JPS63137412A (ja) * | 1986-11-29 | 1988-06-09 | Sharp Corp | 半導体用基板の製造方法 |
| US4904611A (en) * | 1987-09-18 | 1990-02-27 | Xerox Corporation | Formation of large grain polycrystalline films |
| JPH01102434A (ja) | 1987-10-15 | 1989-04-20 | Sharp Corp | マトリックス型液晶表示パネル |
| JPH0816756B2 (ja) | 1988-08-10 | 1996-02-21 | シャープ株式会社 | 透過型アクティブマトリクス液晶表示装置 |
| US5290712A (en) * | 1989-03-31 | 1994-03-01 | Canon Kabushiki Kaisha | Process for forming crystalline semiconductor film |
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
| JPH03250728A (ja) * | 1990-02-28 | 1991-11-08 | Toshiba Corp | 多結晶シリコンの製造方法 |
| JP2882844B2 (ja) * | 1990-03-29 | 1999-04-12 | 富士ゼロックス株式会社 | 薄膜半導体装置の製造方法 |
| ATE132919T1 (de) * | 1990-04-10 | 1996-01-15 | Canon Kk | Verfahren zur herstellung einer halbleiterdünnschicht |
| JPH0492413A (ja) * | 1990-08-08 | 1992-03-25 | Canon Inc | 結晶薄膜の成長方法 |
| DE4035842A1 (de) * | 1990-11-10 | 1992-05-14 | Telefunken Electronic Gmbh | Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen |
| JPH0547660A (ja) * | 1991-08-07 | 1993-02-26 | Ricoh Co Ltd | 半導体薄膜の固相成長方法 |
| US5403756A (en) | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
| JP2779289B2 (ja) | 1992-05-11 | 1998-07-23 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| JP3240719B2 (ja) * | 1992-12-10 | 2001-12-25 | ソニー株式会社 | 半導体薄膜結晶の成長方法 |
| US5391508A (en) | 1992-12-21 | 1995-02-21 | Sharp Kabushiki Kaisha | Method of forming semiconductor transistor devices |
| US5306657A (en) | 1993-03-22 | 1994-04-26 | United Microelectronics Corporation | Process for forming an FET read only memory device |
| JP3250728B2 (ja) | 1998-11-19 | 2002-01-28 | 日本電気株式会社 | 等化器 |
-
1996
- 1996-05-24 US US08/653,258 patent/US6383899B1/en not_active Expired - Fee Related
-
1997
- 1997-04-04 JP JP08696497A patent/JP3389448B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545294B1 (en) | 1999-05-18 | 2003-04-08 | Hitachi, Ltd. | Electronic apparatus having semiconductor device including plurality of transistors formed on a polycrystalline layered structure in which the number of crystal grains in each polycrystalline layer is gradually reduced from lower to upper layer |
| US6888162B2 (en) | 1999-05-18 | 2005-05-03 | Hitachi, Ltd. | Electronic apparatus having polycrystalline semiconductor thin film structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3389448B2 (ja) | 2003-03-24 |
| US6383899B1 (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017779A (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US6403497B1 (en) | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| JPS6178120A (ja) | 薄膜単結晶の製造方法 | |
| JP3389448B2 (ja) | アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法 | |
| JP2746606B2 (ja) | 大粒子多結晶質膜の製造方法 | |
| KR19980036973A (ko) | 마이크로파를 이용한 다결정 박막의 제조방법 | |
| JPH06283422A (ja) | 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 | |
| JP3110792B2 (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS6360518A (ja) | 半導体層の結晶成長方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP2001093854A (ja) | 多結晶膜の製造方法および半導体装置の製造方法 | |
| JP3332645B2 (ja) | 多結晶半導体の製造方法 | |
| KR20010038202A (ko) | 반도체박막을 저온성장하는 방법 | |
| JP3224312B2 (ja) | 微結晶シリコン形成方法 | |
| JPH0752715B2 (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH03248434A (ja) | 半導体装置の製造方法 | |
| JPH04226039A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JPH0393236A (ja) | 半導体装置の製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |