JPH11261394A - 制御ロジック演算用遅延タイマ装置 - Google Patents
制御ロジック演算用遅延タイマ装置Info
- Publication number
- JPH11261394A JPH11261394A JP6329698A JP6329698A JPH11261394A JP H11261394 A JPH11261394 A JP H11261394A JP 6329698 A JP6329698 A JP 6329698A JP 6329698 A JP6329698 A JP 6329698A JP H11261394 A JPH11261394 A JP H11261394A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control logic
- logic operation
- timer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 制御ロジック演算の再開時にタイマ動作が完
了していた場合でも、再開時に初期化信号をオンさせる
ことにより、制御ロジック演算の停止直前の状態からタ
イマ要素を直ちに再起動可能な制御ロジック演算用遅延
タイマ装置を得る。 【解決手段】 所定時間による遅延動作を行うタイマ要
素と、オンオフ信号からなる入力信号Ｓｉを取り込む入
力端子Ｔ１と、オンオフ信号からなる出力信号Ｓｏを出
力する出力端子Ｔ２とを有し、入力信号のオンタイミン
グを所定時間だけ遅延した出力信号を出力する制御ロジ
ック演算用遅延タイマ装置において、タイマ要素に対し
て初期状態を与える初期化手段と、タイマ要素を起動さ
せるための初期化信号Ｎｓを取り込む外部入力端子Ｔ３
とを備え、初期化手段は、初期化信号が入力されたとき
に、入力信号がオンレベルであれば、出力信号を直ちに
オンさせる。
了していた場合でも、再開時に初期化信号をオンさせる
ことにより、制御ロジック演算の停止直前の状態からタ
イマ要素を直ちに再起動可能な制御ロジック演算用遅延
タイマ装置を得る。 【解決手段】 所定時間による遅延動作を行うタイマ要
素と、オンオフ信号からなる入力信号Ｓｉを取り込む入
力端子Ｔ１と、オンオフ信号からなる出力信号Ｓｏを出
力する出力端子Ｔ２とを有し、入力信号のオンタイミン
グを所定時間だけ遅延した出力信号を出力する制御ロジ
ック演算用遅延タイマ装置において、タイマ要素に対し
て初期状態を与える初期化手段と、タイマ要素を起動さ
せるための初期化信号Ｎｓを取り込む外部入力端子Ｔ３
とを備え、初期化手段は、初期化信号が入力されたとき
に、入力信号がオンレベルであれば、出力信号を直ちに
オンさせる。
Description
【０００１】
【発明の属する技術分野】この発明は、デジタル制御シ
ステムに用いられる制御ロジック演算用遅延タイマ装置
に関し、特に制御ロジック演算の再開時にタイマ動作が
完了していた場合でも、再開時に初期化信号をオンさせ
ることにより、制御ロジック演算の停止直前の状態から
タイマ要素を直ちに再起動可能な制御ロジック演算用遅
延タイマ装置に関するものである。
ステムに用いられる制御ロジック演算用遅延タイマ装置
に関し、特に制御ロジック演算の再開時にタイマ動作が
完了していた場合でも、再開時に初期化信号をオンさせ
ることにより、制御ロジック演算の停止直前の状態から
タイマ要素を直ちに再起動可能な制御ロジック演算用遅
延タイマ装置に関するものである。
【０００２】
【従来の技術】図３は従来の制御ロジック演算用遅延タ
イマ装置を示すブロック図である。図３において、１は
タイマ要素（図示せず）を有する遅延タイマであり、入
力端子Ｔ１および出力端子Ｔ２を有する。
イマ装置を示すブロック図である。図３において、１は
タイマ要素（図示せず）を有する遅延タイマであり、入
力端子Ｔ１および出力端子Ｔ２を有する。
【０００３】Ｓｉは遅延タイマ１の入力端子Ｔ１に入力
される入力信号、Ｓｏは遅延タイマ１の出力端子Ｔ２か
ら出力される出力信号である。入力信号Ｓｉおよび出力
信号Ｓｏは、いずれもオンオフ信号からなり、ここでは
破線矢印で示されている。
される入力信号、Ｓｏは遅延タイマ１の出力端子Ｔ２か
ら出力される出力信号である。入力信号Ｓｉおよび出力
信号Ｓｏは、いずれもオンオフ信号からなり、ここでは
破線矢印で示されている。
【０００４】次に、図４および図５のタイミングチャー
トを参照しながら、図３に示した従来の制御ロジック演
算用遅延タイマ装置の動作について説明する。ここで
は、遅延タイマ内のタイマ要素は、あらかじめ設定され
た所定時間Ｔにより動作するものとする。
トを参照しながら、図３に示した従来の制御ロジック演
算用遅延タイマ装置の動作について説明する。ここで
は、遅延タイマ内のタイマ要素は、あらかじめ設定され
た所定時間Ｔにより動作するものとする。
【０００５】デジタル制御システム（図示せず）の制御
ロジック演算において、入力端子Ｔ１から入力された入
力信号Ｓｉが「０（オフ）」レベルから「１（オン）」
レベルに切り替わると、出力信号Ｓｏは、図４のよう
に、所定時間Ｔだけ遅延されたタイミングで「０（オ
フ）」レベルから「１（オン）」レベルに切り替わる。
ロジック演算において、入力端子Ｔ１から入力された入
力信号Ｓｉが「０（オフ）」レベルから「１（オン）」
レベルに切り替わると、出力信号Ｓｏは、図４のよう
に、所定時間Ｔだけ遅延されたタイミングで「０（オ
フ）」レベルから「１（オン）」レベルに切り替わる。
【０００６】また、入力信号Ｓｉが「１（オン）」レベ
ルから「０（オフ）」レベルに切り替わると、出力信号
Ｓｏは、直ちに「１（オン）」レベルから「０（オ
フ）」レベルに切り替わる。このように、制御ロジック
演算において、入力信号Ｓｉを所定時間Ｔだけ遅延させ
た出力信号Ｓｏを得ることができる。
ルから「０（オフ）」レベルに切り替わると、出力信号
Ｓｏは、直ちに「１（オン）」レベルから「０（オ
フ）」レベルに切り替わる。このように、制御ロジック
演算において、入力信号Ｓｉを所定時間Ｔだけ遅延させ
た出力信号Ｓｏを得ることができる。
【０００７】また、図５のように、制御ロジック演算が
停止しているときに、入力信号Ｓｉが既にオンになって
いる場合には、制御ロジック演算開始時点ｔｓからタイ
マ動作が再開し、出力信号Ｓｏは、所定時間Ｔの経過後
にオンレベルとなる。そして、入力信号Ｓｉがオフレベ
ルに切り替わると、出力信号Ｓｏも直ちにオフレベルに
切り替わる。
停止しているときに、入力信号Ｓｉが既にオンになって
いる場合には、制御ロジック演算開始時点ｔｓからタイ
マ動作が再開し、出力信号Ｓｏは、所定時間Ｔの経過後
にオンレベルとなる。そして、入力信号Ｓｉがオフレベ
ルに切り替わると、出力信号Ｓｏも直ちにオフレベルに
切り替わる。
【０００８】しかしながら、制御ロジック演算が停止す
る前に、タイマ動作が完了していた場合には、制御ロジ
ック演算の再開後において、タイマ動作は、オンレベル
の出力信号Ｓｏを引き続いて継続すべきである。
る前に、タイマ動作が完了していた場合には、制御ロジ
ック演算の再開後において、タイマ動作は、オンレベル
の出力信号Ｓｏを引き続いて継続すべきである。
【０００９】
【発明が解決しようとする課題】従来の制御ロジック演
算用遅延タイマ装置は以上のように、制御ロジック演算
の再開時にタイマ動作が完了した状態で再起動させる
と、再びタイマ動作を繰り返すので、入力信号Ｓｉがオ
ン状態であっても、オンレベルの出力信号Ｓｏを引き続
いて継続出力することができないという問題点があっ
た。
算用遅延タイマ装置は以上のように、制御ロジック演算
の再開時にタイマ動作が完了した状態で再起動させる
と、再びタイマ動作を繰り返すので、入力信号Ｓｉがオ
ン状態であっても、オンレベルの出力信号Ｓｏを引き続
いて継続出力することができないという問題点があっ
た。
【００１０】この発明は上記のような問題点を解決する
ためになされたもので、制御ロジック演算の再開時にタ
イマ動作が完了していた場合でも、再開時に初期化信号
をオンさせることにより、制御ロジック演算の停止直前
の状態からタイマ要素を直ちに再起動可能な制御ロジッ
ク演算用遅延タイマ装置を得ることを目的とする。
ためになされたもので、制御ロジック演算の再開時にタ
イマ動作が完了していた場合でも、再開時に初期化信号
をオンさせることにより、制御ロジック演算の停止直前
の状態からタイマ要素を直ちに再起動可能な制御ロジッ
ク演算用遅延タイマ装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る制御ロジ
ック演算用遅延タイマ装置は、所定時間による遅延動作
を行うタイマ要素と、オンオフ信号からなる入力信号を
取り込む入力端子と、オンオフ信号からなる出力信号を
出力する出力端子とを有し、入力信号のオンタイミング
を所定時間だけ遅延した出力信号を出力する制御ロジッ
ク演算用遅延タイマ装置において、タイマ要素に対して
初期状態を与える初期化手段と、タイマ要素を起動させ
るための初期化信号を取り込む外部入力端子とを備え、
初期化手段は、初期化信号が入力されたときに、入力信
号がオンレベルであれば、出力信号を直ちにオンさせる
ものである。
ック演算用遅延タイマ装置は、所定時間による遅延動作
を行うタイマ要素と、オンオフ信号からなる入力信号を
取り込む入力端子と、オンオフ信号からなる出力信号を
出力する出力端子とを有し、入力信号のオンタイミング
を所定時間だけ遅延した出力信号を出力する制御ロジッ
ク演算用遅延タイマ装置において、タイマ要素に対して
初期状態を与える初期化手段と、タイマ要素を起動させ
るための初期化信号を取り込む外部入力端子とを備え、
初期化手段は、初期化信号が入力されたときに、入力信
号がオンレベルであれば、出力信号を直ちにオンさせる
ものである。
【００１２】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図について説明する。図１はこの発明の
実施の形態１を示すブロック図であり、図１において、
前述と同様のものについては、同一符号を付して詳述を
省略する。
実施の形態１を図について説明する。図１はこの発明の
実施の形態１を示すブロック図であり、図１において、
前述と同様のものについては、同一符号を付して詳述を
省略する。
【００１３】１０はタイマ要素に初期状態を与える初期
化手段（図示せず）を備えた遅延タイマであり、前述の
入力端子Ｔ１および出力端子Ｔ２に加えて、初期化信号
Ｎｓを取り込む外部入力端子Ｔ３を備えている。ここ
で、初期化信号Ｎｓは、オンオフ信号からなり、入力信
号Ｓｉおよび出力信号Ｓｏと同様に、破線矢印で示され
ている。
化手段（図示せず）を備えた遅延タイマであり、前述の
入力端子Ｔ１および出力端子Ｔ２に加えて、初期化信号
Ｎｓを取り込む外部入力端子Ｔ３を備えている。ここ
で、初期化信号Ｎｓは、オンオフ信号からなり、入力信
号Ｓｉおよび出力信号Ｓｏと同様に、破線矢印で示され
ている。
【００１４】次に、図２のタイミングチャートを参照し
ながら、図１に示したこの発明の実施の形態１の動作に
ついて説明する。この場合、遅延タイマ１０には、入力
信号Ｓｉのみならず、パルス信号からなる初期化信号Ｎ
ｓが外部から入力され得る。
ながら、図１に示したこの発明の実施の形態１の動作に
ついて説明する。この場合、遅延タイマ１０には、入力
信号Ｓｉのみならず、パルス信号からなる初期化信号Ｎ
ｓが外部から入力され得る。
【００１５】まず、初期化信号Ｎｓが入力されない場合
には、遅延タイマ１０は、前述と同様に、入力信号Ｓｉ
から所定時間Ｔだけオンタイミングを遅延させた出力信
号Ｓｏを出力する。
には、遅延タイマ１０は、前述と同様に、入力信号Ｓｉ
から所定時間Ｔだけオンタイミングを遅延させた出力信
号Ｓｏを出力する。
【００１６】一方、初期化信号Ｎｓがオンされると、遅
延タイマ１０内のタイマ要素は、もし入力信号Ｓｉがオ
ン状態であれば、所定時間Ｔを無視して、直ちに出力信
号Ｓｏをオンにする。
延タイマ１０内のタイマ要素は、もし入力信号Ｓｉがオ
ン状態であれば、所定時間Ｔを無視して、直ちに出力信
号Ｓｏをオンにする。
【００１７】すなわち、時刻ｔｓにおいて、制御ロジッ
ク演算の開始パルスに相当する初期化信号Ｎｓ（オンレ
ベル）が外部入力端子Ｔ３に入力されたときに、入力信
号Ｓｉがオンレベルであれば、所定時間Ｔが経過してい
なくても、直ちに、出力信号Ｓｏがオンレベルとなっ
て、出力端子Ｔ２から出力される。
ク演算の開始パルスに相当する初期化信号Ｎｓ（オンレ
ベル）が外部入力端子Ｔ３に入力されたときに、入力信
号Ｓｉがオンレベルであれば、所定時間Ｔが経過してい
なくても、直ちに、出力信号Ｓｏがオンレベルとなっ
て、出力端子Ｔ２から出力される。
【００１８】これにより、制御ロジック演算が一時的に
停止して再開された場合に、既にタイマ動作が完了して
いまっていても、演算再開と同時に初期化信号Ｎｓをオ
ンさせることにより、制御ロジック演算が停止する直前
の状態からタイマ要素を再起動させることができる。
停止して再開された場合に、既にタイマ動作が完了して
いまっていても、演算再開と同時に初期化信号Ｎｓをオ
ンさせることにより、制御ロジック演算が停止する直前
の状態からタイマ要素を再起動させることができる。
【００１９】
【発明の効果】以上のようにこの発明によれば、所定時
間による遅延動作を行うタイマ要素と、オンオフ信号か
らなる入力信号を取り込む入力端子と、オンオフ信号か
らなる出力信号を出力する出力端子とを有し、入力信号
のオンタイミングを所定時間だけ遅延した出力信号を出
力する制御ロジック演算用遅延タイマ装置において、タ
イマ要素に対して初期状態を与える初期化手段と、タイ
マ要素を起動させるための初期化信号を取り込む外部入
力端子とを備え、初期化手段は、初期化信号が入力され
たときに、入力信号がオンレベルであれば、出力信号を
直ちにオンさせるようにしたので、制御ロジック演算の
再開時にタイマ動作が完了していた場合でも、再開時に
初期化信号をオンさせることにより、制御ロジック演算
の停止直前の状態からタイマ要素を直ちに再起動するこ
とのできる制御ロジック演算用遅延タイマ装置が得られ
る効果がある。
間による遅延動作を行うタイマ要素と、オンオフ信号か
らなる入力信号を取り込む入力端子と、オンオフ信号か
らなる出力信号を出力する出力端子とを有し、入力信号
のオンタイミングを所定時間だけ遅延した出力信号を出
力する制御ロジック演算用遅延タイマ装置において、タ
イマ要素に対して初期状態を与える初期化手段と、タイ
マ要素を起動させるための初期化信号を取り込む外部入
力端子とを備え、初期化手段は、初期化信号が入力され
たときに、入力信号がオンレベルであれば、出力信号を
直ちにオンさせるようにしたので、制御ロジック演算の
再開時にタイマ動作が完了していた場合でも、再開時に
初期化信号をオンさせることにより、制御ロジック演算
の停止直前の状態からタイマ要素を直ちに再起動するこ
とのできる制御ロジック演算用遅延タイマ装置が得られ
る効果がある。
【図１】 この発明の実施の形態１を示すブロック図で
ある。
ある。
【図２】 この発明の実施の形態１の動作を示すタイミ
ングチャートである。
ングチャートである。
【図３】 従来の制御ロジック演算用遅延タイマ装置を
示すブロック図である。
示すブロック図である。
【図４】 従来の制御ロジック演算用遅延タイマ装置の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図５】 従来の制御ロジック演算用遅延タイマ装置の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
１０ 遅延タイマ、Ｎｓ 初期化信号、Ｓｉ 入力信
号、Ｓｏ 出力信号、Ｔ 所定時間、Ｔ１ 入力端子、
Ｔ２ 出力端子、Ｔ３ 外部入力端子。
号、Ｓｏ 出力信号、Ｔ 所定時間、Ｔ１ 入力端子、
Ｔ２ 出力端子、Ｔ３ 外部入力端子。
Claims (1)
- 【請求項１】 所定時間による遅延動作を行うタイマ要
素と、 オンオフ信号からなる入力信号を取り込む入力端子と、 オンオフ信号からなる出力信号を出力する出力端子とを
有し、 前記入力信号のオンタイミングを前記所定時間だけ遅延
した前記出力信号を出力する制御ロジック演算用遅延タ
イマ装置において、 前記タイマ要素に対して初期状態を与える初期化手段
と、 前記タイマ要素を起動させるための初期化信号を取り込
む外部入力端子とを備え、 前記初期化手段は、前記初期化信号が入力されたとき
に、前記入力信号がオンレベルであれば、前記出力信号
を直ちにオンさせることを特徴とする制御ロジック演算
用遅延タイマ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6329698A JPH11261394A (ja) | 1998-03-13 | 1998-03-13 | 制御ロジック演算用遅延タイマ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6329698A JPH11261394A (ja) | 1998-03-13 | 1998-03-13 | 制御ロジック演算用遅延タイマ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11261394A true JPH11261394A (ja) | 1999-09-24 |
Family
ID=13225223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6329698A Withdrawn JPH11261394A (ja) | 1998-03-13 | 1998-03-13 | 制御ロジック演算用遅延タイマ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11261394A (ja) |
-
1998
- 1998-03-13 JP JP6329698A patent/JPH11261394A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970078452A (ko) | 통신시스템을 형성하는 카메라, 부속품 및 카메라시스템 | |
| WO2000067379A3 (de) | Verfahren und vorrichtung zur open-load-diagnose einer schaltstufe | |
| JP2007097179A (ja) | 調整可能なディレイセル及びこれを含むディレイライン | |
| JPH11191727A (ja) | パルス整形回路 | |
| JPH11261394A (ja) | 制御ロジック演算用遅延タイマ装置 | |
| KR970012744A (ko) | 반도체 메모리장치의 리던던시 디코더회로 | |
| CN111341242B (zh) | 电路驱动系统、驱动芯片及显示装置 | |
| KR101846192B1 (ko) | 디지털-아날로그 집적 회로 및 제어 방법 | |
| JPH0744432B2 (ja) | クロック生成装置 | |
| KR950033802A (ko) | 동기카운터 및 그 캐리전파방법 | |
| JPH11261393A (ja) | 制御ロジック演算用遅延タイマ装置 | |
| JP2548778Y2 (ja) | ワイパーの制御回路 | |
| JPH05297834A (ja) | Ｌｃｄドライバーのデータ入力回路 | |
| SU720556A2 (ru) | Многоканальное программное реле времени | |
| SU1137569A1 (ru) | Триггерное устройство | |
| JP2723741B2 (ja) | 半導体集積回路のクロック発生回路 | |
| SU591859A1 (ru) | Устройство дл формировани остатка по модулю три | |
| JPH0883494A (ja) | 不揮発性メモリにおけるデータ・ローディング・ノイズ抑制の方法及び回路 | |
| JP2597729B2 (ja) | マイクロコンピュータ | |
| KR970051196A (ko) | 반도체 메모리의 클럭 동기회로 | |
| JP2789755B2 (ja) | 同期式半導体記憶装置 | |
| JPH0527881A (ja) | 復帰入力回路 | |
| JPH05235672A (ja) | 音声ミューティング回路 | |
| JPH0437309A (ja) | パワーオンリセット回路付電気回路 | |
| JP2000269793A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |