JPH11316731A - データ入出力処理装置 - Google Patents
データ入出力処理装置Info
- Publication number
- JPH11316731A JPH11316731A JP13745598A JP13745598A JPH11316731A JP H11316731 A JPH11316731 A JP H11316731A JP 13745598 A JP13745598 A JP 13745598A JP 13745598 A JP13745598 A JP 13745598A JP H11316731 A JPH11316731 A JP H11316731A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data input
- output processing
- data
- channel type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ファームウェア（ＦＷ）によるチャンネル種別
の判別処理工程をなくし、高速又は高効率のデータ入出
力処理装置を提供すること。 【解決手段】チャンネル装置からのデータ転送情報を受
けるＦＷ制御部１１と、このＦＷ制御部１１のＦＷアド
レス１５等及びＦＷ書き込みデータ１９を受けるＦＷ記
憶１２を、チャンネル種別毎に複数に分割する。
の判別処理工程をなくし、高速又は高効率のデータ入出
力処理装置を提供すること。 【解決手段】チャンネル装置からのデータ転送情報を受
けるＦＷ制御部１１と、このＦＷ制御部１１のＦＷアド
レス１５等及びＦＷ書き込みデータ１９を受けるＦＷ記
憶１２を、チャンネル種別毎に複数に分割する。
Description
【０００１】
【発明の属する技術分野】本発明はデータ入出力装置、
特に電気／光など複数チャンネル種別をサポートするマ
イクロプログラム制御を有する入出力処理装置に関す
る。
特に電気／光など複数チャンネル種別をサポートするマ
イクロプログラム制御を有する入出力処理装置に関す
る。
【０００２】
【従来の技術】複数のチャンネル種別をサポートし、各
チャンネルから送られてくるデータ転送情報をマイクロ
プログラムで制御するデータ入出力処理装置が知られて
いる。尚、マイクロプログラムとは、微小プログラムの
ことであり、マイクロ命令の列を意味する。
チャンネルから送られてくるデータ転送情報をマイクロ
プログラムで制御するデータ入出力処理装置が知られて
いる。尚、マイクロプログラムとは、微小プログラムの
ことであり、マイクロ命令の列を意味する。
【０００３】従来の斯るデータ入出力処理装置は、例え
ば特開平１−２９７７５１号及び特開平１−３０６９４
４号公報等に開示されている。斯る従来のデータ入出力
処理装置の一例を図２を参照して簡単に説明する。
ば特開平１−２９７７５１号及び特開平１−３０６９４
４号公報等に開示されている。斯る従来のデータ入出力
処理装置の一例を図２を参照して簡単に説明する。
【０００４】図２は、従来のデータ入出力処理装置のブ
ロック図である。図２において、チャンネル装置からの
データ転送情報６が、ファームウェア（以下ＦＷと省略
する）制御部１に入力される。このＦＷ制御部１からの
ＦＷリードタイミング８、ＦＷアドレス５及びＦＷライ
トタイミング１０が、ＦＷ記憶２に入力される。また、
このＦＷ記憶２には、ＦＷ書き込みデータ９が入力され
る。
ロック図である。図２において、チャンネル装置からの
データ転送情報６が、ファームウェア（以下ＦＷと省略
する）制御部１に入力される。このＦＷ制御部１からの
ＦＷリードタイミング８、ＦＷアドレス５及びＦＷライ
トタイミング１０が、ＦＷ記憶２に入力される。また、
このＦＷ記憶２には、ＦＷ書き込みデータ９が入力され
る。
【０００５】ここで、ＦＷ記憶２は、チャンネル種別す
べてをサポートするＦＷを格納又は記憶している。この
ＦＷをアクセスする際のアドレスは、ＦＷ制御部１によ
りＦＷアドレス５で指示される。ＦＷ記憶２に対するリ
ード／ライトは、夫々ＦＷリードタイミング８／ＦＷラ
イトタイミング１０により行われる。
べてをサポートするＦＷを格納又は記憶している。この
ＦＷをアクセスする際のアドレスは、ＦＷ制御部１によ
りＦＷアドレス５で指示される。ＦＷ記憶２に対するリ
ード／ライトは、夫々ＦＷリードタイミング８／ＦＷラ
イトタイミング１０により行われる。
【０００６】この入出力処理装置のＦＷによるデータ転
送の各処理においては、チャンネル種別による処理の違
いがあり、初めにチャンネル種別の判別を行わなければ
ならない。その後に、各チャンネル種別の処理を実行す
る。
送の各処理においては、チャンネル種別による処理の違
いがあり、初めにチャンネル種別の判別を行わなければ
ならない。その後に、各チャンネル種別の処理を実行す
る。
【０００７】
【発明が解決しようとする課題】上述した従来のデータ
入出力処理装置にあっては、データ転送の各処理毎にチ
ャンネル種別を判別する処理をＦＷで実行するので、デ
ータ転送のチャンネル種別毎の処理の違いが増加した場
合に、チャンネル種別を判別する処理が増え、ＦＷ処理
時間が増加するという問題がある。また、チャンネル種
別の増加に関しても同様である。
入出力処理装置にあっては、データ転送の各処理毎にチ
ャンネル種別を判別する処理をＦＷで実行するので、デ
ータ転送のチャンネル種別毎の処理の違いが増加した場
合に、チャンネル種別を判別する処理が増え、ＦＷ処理
時間が増加するという問題がある。また、チャンネル種
別の増加に関しても同様である。
【０００８】１つのＦＷですべてのチャンネル種別をサ
ポートすることは、ある１つのチャンネル種別の修正が
生じたとき、実際ＦＷの入れ替えを行う際に、正常な動
作をしているチャンネル種別に対しても動作を停止して
ＦＷの入れ替えを行わなければならないという問題があ
る。また、チャンネル種別の追加を行う場合も同様であ
る。
ポートすることは、ある１つのチャンネル種別の修正が
生じたとき、実際ＦＷの入れ替えを行う際に、正常な動
作をしているチャンネル種別に対しても動作を停止して
ＦＷの入れ替えを行わなければならないという問題があ
る。また、チャンネル種別の追加を行う場合も同様であ
る。
【０００９】そこで、本発明の目的は、データ転送処理
を行うＦＷのチャンネル種別の判別を、ＦＷのチャンネ
ル種別の判別処理を行うことなく、ＦＷ処理の高速化を
実現するデータ入出力処理装置を提供することにある。
を行うＦＷのチャンネル種別の判別を、ＦＷのチャンネ
ル種別の判別処理を行うことなく、ＦＷ処理の高速化を
実現するデータ入出力処理装置を提供することにある。
【００１０】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるデータ入出力処理装置は、次のような
特徴的な構成を採用している。
め、本発明によるデータ入出力処理装置は、次のような
特徴的な構成を採用している。
【００１１】（１）チャンネル装置からのデータ転送情
報を受けるＦＷ制御部と、ＦＷ書き込みデータを受ける
ＦＷ記憶とを有するデータ入出力処理装置において、前
記ＦＷ記憶は、前記チャンネル装置からのチャンネル種
別毎に分割された領域を有するデータ入出力処理装置。
報を受けるＦＷ制御部と、ＦＷ書き込みデータを受ける
ＦＷ記憶とを有するデータ入出力処理装置において、前
記ＦＷ記憶は、前記チャンネル装置からのチャンネル種
別毎に分割された領域を有するデータ入出力処理装置。
【００１２】（２）前記ＦＷ記憶の前記各チャンネル毎
の分割領域は、前記ＦＷ制御部からのＦＷアドレス幅に
依存する一定記憶サイズを有する（１）のデータ入出力
処理装置。
の分割領域は、前記ＦＷ制御部からのＦＷアドレス幅に
依存する一定記憶サイズを有する（１）のデータ入出力
処理装置。
【００１３】（３）前記ＦＷアドレスは、夫々前記ＦＷ
制御部により制御されるデータ転送実行チャンネル種別
読み取り手段及びアドレス生成回路より得る（２）のデ
ータ入出力処理装置。
制御部により制御されるデータ転送実行チャンネル種別
読み取り手段及びアドレス生成回路より得る（２）のデ
ータ入出力処理装置。
【００１４】（４）前記データ転送実行チャンネル種別
読み取り手段には、前記ＦＷ制御部からデータ読み込み
タイミング信号及びＦＷ書き込みチャンネル種別コード
が入力される（３）のデータ入出力処理装置。
読み取り手段には、前記ＦＷ制御部からデータ読み込み
タイミング信号及びＦＷ書き込みチャンネル種別コード
が入力される（３）のデータ入出力処理装置。
【００１５】（５）前記アドレス生成回路には、前記Ｆ
Ｗ制御部からアドレス情報が入力される（３）のデータ
入出力処理装置。
Ｗ制御部からアドレス情報が入力される（３）のデータ
入出力処理装置。
【００１６】
【発明の実施の形態】以下、添付図、特に図１を参照し
て、本発明のデータ入出力処理装置の好適実施形態例を
詳細に説明する。
て、本発明のデータ入出力処理装置の好適実施形態例を
詳細に説明する。
【００１７】図１は、本発明のデータ入出力処理装置の
好適実施形態のブロック図を示す。ＦＷ記憶１２は、各
チャンネル種別のＦＷを格納するメモリ（記憶装置）で
あり、チャンネル種別００，０１・・・・，ｎまでの記憶領
域を有する。これら各領域の記憶サイズは一定であり、
ＦＷ記憶１２へのＦＷアドレス１５の幅に依存する。
好適実施形態のブロック図を示す。ＦＷ記憶１２は、各
チャンネル種別のＦＷを格納するメモリ（記憶装置）で
あり、チャンネル種別００，０１・・・・，ｎまでの記憶領
域を有する。これら各領域の記憶サイズは一定であり、
ＦＷ記憶１２へのＦＷアドレス１５の幅に依存する。
【００１８】ＦＷアドレス１５の上位ビットは、ハード
ウェア（ＨＷ）からのデータ転送実行チャンネル種別読
み取り手段１３によって、チャンネルからのデータ転送
情報の中から読み取られるチャンネル種別コードであ
る。ＦＷアドレス１５の下位ビット部分は、ＦＷ制御部
１１からのアドレス情報２４により、アドレス生成回路
１４で生成された各ＦＷの相対アドレスである。
ウェア（ＨＷ）からのデータ転送実行チャンネル種別読
み取り手段１３によって、チャンネルからのデータ転送
情報の中から読み取られるチャンネル種別コードであ
る。ＦＷアドレス１５の下位ビット部分は、ＦＷ制御部
１１からのアドレス情報２４により、アドレス生成回路
１４で生成された各ＦＷの相対アドレスである。
【００１９】チャンネル装置からのデータ転送情報１６
は、ＦＷ制御部１１及びデータ転送実行チャンネル種別
読み取り手段１３に入力される。ＦＷ制御部１１は、Ｆ
Ｗ記憶１２にＦＷリードタイミング信号２０及びＦＷラ
イトタイミング信号２１を送る。更に、ＦＷ制御部１１
は、アドレス生成回路１４に上述したアドレス情報２４
を送り、データ転送実行チャンネル種別読み取り手段１
３にデータ転送読み込みタイミング信号２３及びＦＷ書
き込みチャンネル種別コード２２を送る。
は、ＦＷ制御部１１及びデータ転送実行チャンネル種別
読み取り手段１３に入力される。ＦＷ制御部１１は、Ｆ
Ｗ記憶１２にＦＷリードタイミング信号２０及びＦＷラ
イトタイミング信号２１を送る。更に、ＦＷ制御部１１
は、アドレス生成回路１４に上述したアドレス情報２４
を送り、データ転送実行チャンネル種別読み取り手段１
３にデータ転送読み込みタイミング信号２３及びＦＷ書
き込みチャンネル種別コード２２を送る。
【００２０】動作を説明すると、例えばデータ転送実行
チャンネル＃１のＦＷリードを行う場合を考える。チャ
ンネル装置からのデータ転送情報１６をＦＷ制御部１１
に取り込むタイミングで、実行チャンネル種別情報を読
み込む為に、データ転送情報読み込みタイミング信号２
３に基づき、ＦＷ制御部１１とデータ転送実行チャンネ
ル種別読み取り手段１３は、データ転送情報／チャンネ
ル種別コードを読み取る。ＦＷ制御部１１は、データ転
送情報の処理を行い、次のＦＷを読み込む為に、アドレ
ス生成回路１４にアドレス情報を送り、ＦＷ制御部１１
からのＦＷリードタイミング信号２０に基づきＦＷを読
み取る。
チャンネル＃１のＦＷリードを行う場合を考える。チャ
ンネル装置からのデータ転送情報１６をＦＷ制御部１１
に取り込むタイミングで、実行チャンネル種別情報を読
み込む為に、データ転送情報読み込みタイミング信号２
３に基づき、ＦＷ制御部１１とデータ転送実行チャンネ
ル種別読み取り手段１３は、データ転送情報／チャンネ
ル種別コードを読み取る。ＦＷ制御部１１は、データ転
送情報の処理を行い、次のＦＷを読み込む為に、アドレ
ス生成回路１４にアドレス情報を送り、ＦＷ制御部１１
からのＦＷリードタイミング信号２０に基づきＦＷを読
み取る。
【００２１】次に、ＦＷ記憶１２へのＦＷ書き込みの場
合を説明する。データ転送実行チャンネル種別読み取り
手段１３に、ＦＷ制御部１１からＦＷ書き込みチャンネ
ル種別コード２２をデータ転送情報読み取りタイミング
信号２３に基づいて読み込む。また、アドレス情報２４
をアドレス生成回路１４に送る。ＦＷ制御部１１のＦＷ
ライトタイミング信号２１のタイミングにより、ＦＷ書
き込みデータ１９のデータを書き込む。
合を説明する。データ転送実行チャンネル種別読み取り
手段１３に、ＦＷ制御部１１からＦＷ書き込みチャンネ
ル種別コード２２をデータ転送情報読み取りタイミング
信号２３に基づいて読み込む。また、アドレス情報２４
をアドレス生成回路１４に送る。ＦＷ制御部１１のＦＷ
ライトタイミング信号２１のタイミングにより、ＦＷ書
き込みデータ１９のデータを書き込む。
【００２２】以上の説明から明らかな如く、本発明のデ
ータ入出力処理装置によると、マイクロプログラムを格
納するメモリを各チャンネル種別毎に領域を分割して、
各チャンネル種別毎のマイクロプログラムを格納する。
また、チャンネル装置からのデータ転送情報よりデータ
転送実行チャンネル種別読み取り手段を設けることで、
ＨＷによるチャンネル種別領域毎のアクセスを可能に
し、分割領域内のアドレスのみをマイクロプログラムで
制御することができる。
ータ入出力処理装置によると、マイクロプログラムを格
納するメモリを各チャンネル種別毎に領域を分割して、
各チャンネル種別毎のマイクロプログラムを格納する。
また、チャンネル装置からのデータ転送情報よりデータ
転送実行チャンネル種別読み取り手段を設けることで、
ＨＷによるチャンネル種別領域毎のアクセスを可能に
し、分割領域内のアドレスのみをマイクロプログラムで
制御することができる。
【００２３】しかし、上述の実施例は、本発明の単なる
例示にすぎず、必要に応じて種々の変形変更が可能であ
ること当業者には容易に理解できよう。
例示にすぎず、必要に応じて種々の変形変更が可能であ
ること当業者には容易に理解できよう。
【００２４】
【発明の効果】上述の説明から理解される如く、本発明
のデータ入出力処理装置によると、ＨＷによるチャンネ
ル種別の判別ができるので、ＦＷによるチャンネル種別
判別ステップが不要になり、ＦＷ処理の高速化又は高効
率化が可能になる。また、ＦＷ格納メモリのチャンネル
種別による領域の分割で、ＨＷによるチャンネル種別の
判別が実現できるという実用上の顕著な効果を有する。
のデータ入出力処理装置によると、ＨＷによるチャンネ
ル種別の判別ができるので、ＦＷによるチャンネル種別
判別ステップが不要になり、ＦＷ処理の高速化又は高効
率化が可能になる。また、ＦＷ格納メモリのチャンネル
種別による領域の分割で、ＨＷによるチャンネル種別の
判別が実現できるという実用上の顕著な効果を有する。
【図１】本発明のデータ入出力処理装置の好適実施例の
ブロック図である。
ブロック図である。
【図２】従来のデータ入出力処理装置の一例のブロック
図である。
図である。
１１ ＦＷ制御部 １２ ＦＷ記憶 １３ データ転送実行チャンネル種別読み取り手段 １４ アドレス生成回路 １５ ＦＷアドレス
Claims (5)
- 【請求項１】チャンネル装置からのデータ転送情報を受
けるＦＷ制御部と、ＦＷ書き込みデータを受けるＦＷ記
憶とを有するデータ入出力処理装置において、 前記ＦＷ記憶は、前記チャンネル装置からのチャンネル
種別毎に分割された領域を有することを特徴とするデー
タ入出力処理装置。 - 【請求項２】前記ＦＷ記憶の前記各チャンネル毎の分割
領域は、前記ＦＷ制御部からのＦＷアドレス幅に依存す
る一定記憶サイズを有することを特徴とする請求項１の
データ入出力処理装置。 - 【請求項３】前記ＦＷアドレスは、夫々前記ＦＷ制御部
により制御されるデータ転送実行チャンネル種別読み取
り手段及びアドレス生成回路より得ることを特徴とする
請求項２のデータ入出力処理装置。 - 【請求項４】前記データ転送実行チャンネル種別読み取
り手段には、前記ＦＷ制御部からデータ読み込みタイミ
ング信号及びＦＷ書き込みチャンネル種別コードが入力
されることを特徴とする請求項３のデータ入出力処理装
置。 - 【請求項５】前記アドレス生成回路には、前記ＦＷ制御
部からアドレス情報が入力されることを特徴とする請求
項３のデータ入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13745598A JPH11316731A (ja) | 1998-05-01 | 1998-05-01 | データ入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13745598A JPH11316731A (ja) | 1998-05-01 | 1998-05-01 | データ入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11316731A true JPH11316731A (ja) | 1999-11-16 |
Family
ID=15199017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13745598A Pending JPH11316731A (ja) | 1998-05-01 | 1998-05-01 | データ入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11316731A (ja) |
-
1998
- 1998-05-01 JP JP13745598A patent/JPH11316731A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0226950A2 (en) | Memory access control circuit | |
| JP4616586B2 (ja) | メモリ初期化制御装置 | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JPH11212877A (ja) | 記憶装置 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JP2853736B2 (ja) | クラスタ番号変換回路 | |
| JPH1116339A (ja) | メモリコマンド制御回路 | |
| JP2591785B2 (ja) | コンピュータ装置 | |
| JPS63197251A (ja) | 情報処理装置 | |
| KR0168973B1 (ko) | 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그장치 | |
| JPH05197612A (ja) | データ・アクセス回路 | |
| JPH05298249A (ja) | 情報処理装置のｉｏデバイス制御方式 | |
| JPH11184751A (ja) | メモリ制御回路及びメモリ装置 | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPH0746634A (ja) | 時分割スイッチ回路 | |
| JPH08202610A (ja) | レジスタ制御回路 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPH04209046A (ja) | メモリアクセス回路 | |
| JPH1049427A (ja) | 演算読み出し機能付き記憶装置 | |
| JP2004118595A (ja) | アクセス制御装置及びアクセス制御方法 | |
| JPS6047613B2 (ja) | マイクロプログラム制御方式 | |
| JPH11120089A (ja) | 並列記憶装置 | |
| JPS58208997A (ja) | 誤り訂正を行なう記憶装置の部分書込みを含む連続動作方式 |