JPH1154870A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JPH1154870A
JPH1154870A JP22111297A JP22111297A JPH1154870A JP H1154870 A JPH1154870 A JP H1154870A JP 22111297 A JP22111297 A JP 22111297A JP 22111297 A JP22111297 A JP 22111297A JP H1154870 A JPH1154870 A JP H1154870A
Authority
JP
Japan
Prior art keywords
bump
copper foil
conductor pattern
base material
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22111297A
Other languages
English (en)
Other versions
JP3889485B2 (ja
Inventor
Hidekazu Ikeda
田 英一 池
Tadashi Miyazaki
崎 正 宮
Joji Chigira
城士 千吉良
Shigeru Kurihara
繁 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Cable Co Ltd
Original Assignee
Oki Electric Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Cable Co Ltd filed Critical Oki Electric Cable Co Ltd
Priority to JP22111297A priority Critical patent/JP3889485B2/ja
Publication of JPH1154870A publication Critical patent/JPH1154870A/ja
Application granted granted Critical
Publication of JP3889485B2 publication Critical patent/JP3889485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 表裏両面に導体パタ−ンを持ち、表面はバン
プ(突起)と導体パタ−ンが共存する為、高密度配線化
やパタ−ン設計の自由度の増大が可能であるばかりでな
く、バンプの先端がくぼんだ形状(凹状)となっている
ため、被接触物が凸状の場合でも十分な接触が得られる
配線基板及びその製造方法の提供。 【解決手段】 絶縁性基材4を表面銅箔7と裏面銅箔8
で挟み込み、表面銅箔7に開口部を設け、絶縁性基材を
4を露出する。次に絶縁性基材4にプラズマエッチンッ
グ、化学エッチンッグ、レ−ザ加工等により貫通孔6を
設け、裏面銅箔8に貫通孔6を設けて表裏両面導体パタ
−ンを形成する。表裏両面導体パタ−ンをレジスト(マ
スキング)9し、裏面の導体パタ−ンの端面よりメッキ
を析出させてバンプを形成して、レジスト(マスキン
グ)9を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表裏両面に導体パ
タ−ンを持ち、表面はバンプ(突起)と導体パタ−ンが
共存する為、高密度配線化やパタ−ン設計の自由度の増
大が可能であるばかりでなく、バンプの先端がくぼんだ
形状(凹状)となっているため、被接触物が凸状の場合
でも十分な接触が得られる配線基板及びその製造方法に
関する。
【0002】
【発明が解決しようとする課題】従来、絶縁性基材に貫
通穴を有し、その開口部にバンプ状の金属突起物を設け
た配線基板では、バンプが突出している面にはバンプの
みで導体パタ−ンが共存せず、この為、高密度配線化に
対応出来ず、バンプ周辺への必要なパタ−ン形成が行え
ない等問題点があった。又、バンプの先端形状が凸状で
被接触物の形状が凸状の場合、ややもすると接触性は十
分とはいい難かった。本発明は、これらの問題点を解決
するために、バンプ突出面に導体パタ−ンが共存し、バ
ンプ先端の中央部が凹形状を持つ配線基板及びその製造
法を提供しようとするものである。
【0003】
【発明を解決するための手段】本発明の第1番目として
は、表裏両面に導体パタ−ンを持ち、表面は、バンプと
導体パタ−ンが共存する構造である。第2番目として
は、第1番目のバンプの先端がくぼんだ形状(凹状)と
なっている構造である。第3番目としては、絶縁性基材
4を表面銅箔7と裏面銅箔8で挟み込む第1工程と、表
面銅箔7に開口部を設け、絶縁性基材4を露出する第2
工程と、絶縁性基材4にプラズマエッチンッグ、化学エ
ッチンッグ、レ−ザ加工等により貫通孔6を設ける第3
工程と、裏面銅箔8に貫通孔6を設けかつ、表裏両面導
体パタ−ンを形成する第4工程と、表裏両面導体パタ−
ンをレジスト(マスキング)9し、裏面の導体パタ−ン
の端面よりメッキを析出させてバンプを形成する第5工
程と、バンプを熟成させ、レジスト(マスキング)9を
除去して完了する第6工程からなる配線基板の製造方法
である。
【0004】
【作用】表裏両面に導体パタ−ンを持ち、表面はバンプ
と導体パタ−ンが共存する為、高密度配線化やパタ−ン
設計の自由度の増大が可能である。又、バンプの先端が
くぼんだ形状(凹状)のため、被接触物が凸状の場合で
も十分な接触が得られる。
【0005】
【発明の実施の形態】以下、本発明の配線基板及びその
製造方法の実施例を添付図面を参照して詳細に説明す
る。図1は、本発明の配線基板1の断面図、図2は、本
発明の配線基板1の製造方法で、製造工程説明図であ
る。図から明らかなように、第1番目としては、絶縁性
基材4を表裏導体パタ−ンで挟んだ配線基板において、
バンプ形成位置に表面の導体パタ−ン3と絶縁性基材4
と裏面導体パタ−ン5に貫通孔6を設け、前記貫通孔6
には、バンプ状の金属突出物2が絶縁性基材4の表面上
に盛り上がって形成され、かつ貫通孔6以外の部分にお
いては、表裏の両面導体パタ−ンが共存していることを
特徴とする配線基板1である。第2番目としては、第1
番目のバンプ状の金属突出物2の中央が凹状に形成され
ていることを特徴とする配線基板1である。ここで、バ
ンプの先端がくぼんだ形状(凹状)の方が好ましいが、
これに限らず、通常のバンプ(突起)形状でも構わな
い。第3番目としては、絶縁性基材4を表面銅箔7と裏
面銅箔8で挟み込む第1工程と、表面銅箔7に開口部を
設け、絶縁性基材4を露出する第2工程と、絶縁性基材
4にプラズマエッチンッグ、化学エッチンッグ、レ−ザ
加工等により貫通孔6を設ける第3工程と、裏面銅箔8
に貫通孔6を設けかつ、表裏両面導体パタ−ンを形成す
る第4工程と、表裏両面導体パタ−ンをレジスト(マス
キング)9し、裏面の導体パタ−ンの端面よりメッキを
析出させてバンプを形成する第5工程と、バンプを熟成
させ、レジスト(マスキング)9を除去して完了する第
6工程からなることを特徴とする配線基板の製造方法で
ある。以下、本発明の具体的実施例は下記の通りであ
る。
【0006】
【実施例】 第1工程: 両面銅張板を形成。 第2工程: バンプ形成位置の表面銅箔に開口部を設
け、絶縁基材であるポリイミドを露出させる。 第3工程: ポリイミドに貫通孔を設ける。(プラズマ
等によるポリイミドエッチング、銅箔の部分はエッチン
グされない) 第4工程: 両面にパタ−ンを形成。(銅箔のエッチン
グによる) 裏面銅箔の貫通孔部分もエッチングされ除
去される。 第5工程: バンプ形成(電気メッキ) 表面と裏面の
導体パタ−ンをレジスト(マスキング)し、裏面の導体
パタ−ンの端面よりメッキを析出させバンプを形成す
る。 第6工程: バンプを熟成させ、レジスト(マスキン
グ)9を除去して完了。
【0007】次に、本発明の配線基板1の接触抵抗を測
定した結果、従来品と比較して接触性が向上しており、
良好な結果が得られた。
【0008】本発明の実施例では、両面銅張板の場合で
絶縁性基材4としてポリイミドを代表例にとり図示した
が、これに限るものではない。このように、設計上本発
明の範囲内で各種の変形を含むものであることはいうま
でもない。
【0009】
【発明の効果】以上の説明から明らかなように、本発明
の配線基板及びその製造方法によれば、表裏両面に導体
パタ−ンを持ち、表面は、バンプと導体パタ−ンが共存
する為、高密度配線化やパタ−ン設計の自由度の増大が
可能となるものである。又、バンプの先端がくぼんだ形
状(凹状)となっているため、被接触物が凸状の場合で
も十分な接触が得られるという効果があり、その工業的
価値は大なるものがある。
【図面の簡単な説明】
【図1】本発明の配線基板1の断面図。
【図2】本発明の配線基板1の製造方法で、製造工程説
明図。
【符号の説明】
1 本発明の配線基板 2 バンプ状金属突出物 3 表面導体パタ−ン 4 絶縁性基材 5 裏面導体パタ−ン 6 貫通孔 7 表面銅箔 8 裏面銅箔 9 レジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年11月25日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 繁 神奈川県川崎市中原区下小田中2丁目12番 8号 沖電線株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基材4を表裏導体パタ−ンで挟ん
    だ配線基板において、バンプ形成位置に表面の導体パタ
    −ン3と絶縁性基材4と裏面導体パタ−ン5に貫通孔6
    を設け、前記貫通孔6には、バンプ状の金属突出物2が
    絶縁性基材4の表面上に盛り上がって形成され、かつ貫
    通孔6以外の部分においては、表裏の両面導体パタ−ン
    が共存していることを特徴とする配線基板1。
  2. 【請求項2】 請求項1のバンプ状の金属突出物2の中
    央が凹状に形成されていることを特徴とする配線基板
    1。
  3. 【請求項3】 絶縁性基材4を表面銅箔7と裏面銅箔8
    で挟み込む第1工程と、 表面銅箔7に開口部を設け、絶縁性基材4を露出する第
    2工程と、 絶縁性基材4に貫通孔6を設ける第3工程と、 裏面銅箔8に貫通孔6を設けかつ、表裏両面導体パタ−
    ンを形成する第4工程と、 表裏両面導体パタ−ンをレジスト(マスキング)9し、
    裏面の導体パタ−ンの端面よりメッキを析出させてバン
    プを形成する第5工程と、 バンプを熟成させ、レジスト(マスキング)9を除去し
    て完了する第6工程からなることを特徴とする配線基板
    の製造方法。
JP22111297A 1997-08-01 1997-08-01 配線基板の製造方法 Expired - Fee Related JP3889485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22111297A JP3889485B2 (ja) 1997-08-01 1997-08-01 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22111297A JP3889485B2 (ja) 1997-08-01 1997-08-01 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1154870A true JPH1154870A (ja) 1999-02-26
JP3889485B2 JP3889485B2 (ja) 2007-03-07

Family

ID=16761675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22111297A Expired - Fee Related JP3889485B2 (ja) 1997-08-01 1997-08-01 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3889485B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
JP2006253176A (ja) * 2005-03-08 2006-09-21 Tdk Corp 基板及び電子部品の製造方法
US7589416B2 (en) 2005-05-26 2009-09-15 Tdk Corporation Substrate, electronic component, and manufacturing method of these

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
JP2006253176A (ja) * 2005-03-08 2006-09-21 Tdk Corp 基板及び電子部品の製造方法
US7589416B2 (en) 2005-05-26 2009-09-15 Tdk Corporation Substrate, electronic component, and manufacturing method of these

Also Published As

Publication number Publication date
JP3889485B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
KR830008634A (ko) 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
JPH11177235A (ja) プリント配線板の製造方法
JP3889485B2 (ja) 配線基板の製造方法
KR19990076719A (ko) 전자부품 탑재용 기판 및 그의 제조방법
JP2000091722A (ja) プリント配線板及びその製造方法
JPH03245593A (ja) プリント配線板の製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JPH1093213A (ja) 回路基板、回路装置および装置
JPH0336319B2 (ja)
JP4150464B2 (ja) 2メタルテープキャリアパッケージとその製造方法
JP4010684B2 (ja) 回路基板の製造法
JP2004200448A (ja) 電子部品の基板実装方法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JPH1117331A (ja) 可撓性回路基板の製造法
JPH0368187A (ja) フレキシブル回路基板
JPS592400B2 (ja) プリント板の製造方法
JPH118465A (ja) アディティブ法プリント配線板の製造方法
JPH11266077A (ja) 端面メッキ付プリント配線板及びその製造方法
JPH05327184A (ja) 電子部品搭載用基板の製造方法
JPH0582931A (ja) フレキシブルプリント配線板
JPH0296389A (ja) 両面プリント回路基板
JPH0366194A (ja) プリント配線板の製造方法
JPH07106753A (ja) 印刷配線板の製造方法
JPH04106996A (ja) 回路基板
JPS5832798B2 (ja) 印刷配線板の製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061130

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151208

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees