JPH1167903A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1167903A JPH1167903A JP21675697A JP21675697A JPH1167903A JP H1167903 A JPH1167903 A JP H1167903A JP 21675697 A JP21675697 A JP 21675697A JP 21675697 A JP21675697 A JP 21675697A JP H1167903 A JPH1167903 A JP H1167903A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- forming
- plug
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 11
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000010936 titanium Substances 0.000 claims abstract description 37
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000010937 tungsten Substances 0.000 claims abstract description 36
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 36
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 35
- 238000000992 sputter etching Methods 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 abstract description 30
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】配線プラグと配線層との間の接触抵抗を低下さ
せて、高温で大電流を通電させた場合でも配線層間の接
続特性が良好に保持されるようにする。 【解決手段】下層配線１０上にタングステンプラグ５１
を形成した後、タングステンプラグ５１の表面をスパッ
タエッチングによりクリーニングする。その後このウエ
ハを、真空を保持した状態でチタン膜形成用のスパッタ
リング部に移動して、スパッタリング法によりタングス
テンプラグ５１上にチタン膜９を形成する。その後この
ウエハを、真空を保持した状態でアルミニウム合金膜形
成用のスパッタリング部に移動して、チタン膜９上にア
ルミニウム合金膜６を形成する。
せて、高温で大電流を通電させた場合でも配線層間の接
続特性が良好に保持されるようにする。 【解決手段】下層配線１０上にタングステンプラグ５１
を形成した後、タングステンプラグ５１の表面をスパッ
タエッチングによりクリーニングする。その後このウエ
ハを、真空を保持した状態でチタン膜形成用のスパッタ
リング部に移動して、スパッタリング法によりタングス
テンプラグ５１上にチタン膜９を形成する。その後この
ウエハを、真空を保持した状態でアルミニウム合金膜形
成用のスパッタリング部に移動して、チタン膜９上にア
ルミニウム合金膜６を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法における配線形成工程に関する。
方法における配線形成工程に関する。
【０００２】
【従来の技術】近年における半導体集積回路の高密度化
に伴い、配線についても微細化および多層化が進んでい
る。従来の多層配線構造の半導体装置の製造方法では、
下部配線層の上に絶縁膜を形成し、この絶縁膜にフォト
リソグラフィー工程およびドライエッチング工程によっ
てコンタクトホールを形成した後、上部配線層をなすア
ルミニウム（Ａｌ）合金からなる膜をスパッタリング法
により堆積することで、絶縁膜上への薄膜形成と同時に
コンタクトホール内にもアルミニウム合金を埋め込むこ
とが行われていた。
に伴い、配線についても微細化および多層化が進んでい
る。従来の多層配線構造の半導体装置の製造方法では、
下部配線層の上に絶縁膜を形成し、この絶縁膜にフォト
リソグラフィー工程およびドライエッチング工程によっ
てコンタクトホールを形成した後、上部配線層をなすア
ルミニウム（Ａｌ）合金からなる膜をスパッタリング法
により堆積することで、絶縁膜上への薄膜形成と同時に
コンタクトホール内にもアルミニウム合金を埋め込むこ
とが行われていた。
【０００３】しかしながら、微細化が進んでコンタクト
ホールの寸法が著しく小さくなると、通常のスパッタリ
ング法により絶縁膜上への薄膜形成と同時にコンタクト
ホール内にアルミニウム合金を埋める方法では、配線層
間の接続不良が生じやすいという問題がある。そのた
め、近年では、絶縁膜のコンタクトホール内に「配線プ
ラグ」としてタングステン（Ｗ）を存在させる工程（配
線プラグ形成工程）を行った後に、その上にアルミニウ
ム合金薄膜を形成することが行われている。
ホールの寸法が著しく小さくなると、通常のスパッタリ
ング法により絶縁膜上への薄膜形成と同時にコンタクト
ホール内にアルミニウム合金を埋める方法では、配線層
間の接続不良が生じやすいという問題がある。そのた
め、近年では、絶縁膜のコンタクトホール内に「配線プ
ラグ」としてタングステン（Ｗ）を存在させる工程（配
線プラグ形成工程）を行った後に、その上にアルミニウ
ム合金薄膜を形成することが行われている。
【０００４】ここで、配線プラグ形成工程は例えば以下
のようにして行われる。すなわち、コンタクトホールが
形成された絶縁膜上とコンタクトホールの壁面および底
面とに、先ず、タングステンと絶縁膜との密着性を向上
させる密着層を形成した後、その上にＣＶＤ法によりタ
ングステン膜を堆積する。その後、プラズマエッチング
法により絶縁膜上のタングステン膜を除去して、コンタ
クトホール内にのみタングステンを残してタングステン
プラグとする。
のようにして行われる。すなわち、コンタクトホールが
形成された絶縁膜上とコンタクトホールの壁面および底
面とに、先ず、タングステンと絶縁膜との密着性を向上
させる密着層を形成した後、その上にＣＶＤ法によりタ
ングステン膜を堆積する。その後、プラズマエッチング
法により絶縁膜上のタングステン膜を除去して、コンタ
クトホール内にのみタングステンを残してタングステン
プラグとする。
【０００５】このようにしてタングステンプラグが形成
されたウエハを、プラズマエッチング装置から取り出し
てスパッタリング装置内に入れ、ウエハ上面のタングス
テンプラグを含む面にアルミニウム合金膜および反射防
止膜（窒化チタン等）を順次形成し、フォトリソグラフ
ィーおよびエッチングでパターニングすることにより配
線層を形成する。
されたウエハを、プラズマエッチング装置から取り出し
てスパッタリング装置内に入れ、ウエハ上面のタングス
テンプラグを含む面にアルミニウム合金膜および反射防
止膜（窒化チタン等）を順次形成し、フォトリソグラフ
ィーおよびエッチングでパターニングすることにより配
線層を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術においては、タングステンプラグと配線層
との間の接触抵抗が高いため、高温で大電流を通電させ
た場合に、発熱によりエレクロトマイグレーションが加
速されて、配線層間の接続特性が低下するという問題点
がある。
うな従来技術においては、タングステンプラグと配線層
との間の接触抵抗が高いため、高温で大電流を通電させ
た場合に、発熱によりエレクロトマイグレーションが加
速されて、配線層間の接続特性が低下するという問題点
がある。
【０００７】本発明は、このような従来技術の問題点に
着目してなされたものであり、前述のような配線プラグ
形成工程の後に配線層の形成を行う半導体装置の製造方
法において、配線プラグと配線層との間の接触抵抗を低
下させて、高温で大電流を通電させた場合でも配線層間
の接続特性が良好に保持されるようにすることを課題と
する。
着目してなされたものであり、前述のような配線プラグ
形成工程の後に配線層の形成を行う半導体装置の製造方
法において、配線プラグと配線層との間の接触抵抗を低
下させて、高温で大電流を通電させた場合でも配線層間
の接続特性が良好に保持されるようにすることを課題と
する。
【０００８】
【課題を解決するための手段】本発明者は、上記課題を
解決するために鋭意検討した結果、タングステンプラグ
と配線層との間の接触抵抗が高いのは、配線プラグ形成
工程により形成された配線プラグの表面に、絶縁膜上の
導電性材料をエッチングにより除去する際に生じるエッ
チング残留物や、配線プラグをなす導電性材料の酸化物
等が存在するためであることを見いだして本発明を完成
させた。
解決するために鋭意検討した結果、タングステンプラグ
と配線層との間の接触抵抗が高いのは、配線プラグ形成
工程により形成された配線プラグの表面に、絶縁膜上の
導電性材料をエッチングにより除去する際に生じるエッ
チング残留物や、配線プラグをなす導電性材料の酸化物
等が存在するためであることを見いだして本発明を完成
させた。
【０００９】すなわち、本発明は、上側に配線層が形成
される絶縁膜にコンタクトホールを形成し、このコンタ
クトホール内と絶縁膜上に導電性材料を堆積した後に、
絶縁膜上の導電性材料を除去することにより、コンタク
トホール内に配線プラグをなす導電性材料を存在させる
配線プラグ形成工程と、この配線プラグ形成工程後のウ
エハ上に配線材料からなる薄膜を形成し、この薄膜に対
してフォトリソグラフィおよびエッチングにより配線パ
ターンを形成する配線層形成工程とを含む半導体装置の
製造方法において、配線プラグ形成工程後のウエハの少
なくとも配線プラグの表面をスパッタエッチングにより
クリーニングした後、真空または不活性ガス雰囲気を保
持した状態で配線層形成工程の薄膜形成工程に移行する
ことを特徴とする半導体装置の製造方法を提供する。
される絶縁膜にコンタクトホールを形成し、このコンタ
クトホール内と絶縁膜上に導電性材料を堆積した後に、
絶縁膜上の導電性材料を除去することにより、コンタク
トホール内に配線プラグをなす導電性材料を存在させる
配線プラグ形成工程と、この配線プラグ形成工程後のウ
エハ上に配線材料からなる薄膜を形成し、この薄膜に対
してフォトリソグラフィおよびエッチングにより配線パ
ターンを形成する配線層形成工程とを含む半導体装置の
製造方法において、配線プラグ形成工程後のウエハの少
なくとも配線プラグの表面をスパッタエッチングにより
クリーニングした後、真空または不活性ガス雰囲気を保
持した状態で配線層形成工程の薄膜形成工程に移行する
ことを特徴とする半導体装置の製造方法を提供する。
【００１０】本発明の方法によれば、配線プラグの表面
に存在するエッチング残留物や酸化物等がスパッタエッ
チングによりクリーニングされた後に、配線層形成工程
の薄膜形成が行われる。また、このスパッタエッチング
工程の後、真空または不活性ガス雰囲気を保持した状態
で配線層形成工程の薄膜形成工程に移行するため、クリ
ーニングされた配線プラグの表面が他の雰囲気に晒され
ない状態で、その上に配線層をなす薄膜形成が行われ
る。これらのことから、配線プラグの配線層との間に介
装物が存在し難くなる。
に存在するエッチング残留物や酸化物等がスパッタエッ
チングによりクリーニングされた後に、配線層形成工程
の薄膜形成が行われる。また、このスパッタエッチング
工程の後、真空または不活性ガス雰囲気を保持した状態
で配線層形成工程の薄膜形成工程に移行するため、クリ
ーニングされた配線プラグの表面が他の雰囲気に晒され
ない状態で、その上に配線層をなす薄膜形成が行われ
る。これらのことから、配線プラグの配線層との間に介
装物が存在し難くなる。
【００１１】また、スパッタエッチング工程後に真空ま
たは不活性ガス雰囲気を保持した状態でチタン膜形成工
程に移行し、このチタン膜形成工程で、スパッタエッチ
ングされたウエハ表面の少なくとも配線プラグの表面に
チタン膜を形成した後、真空または不活性ガス雰囲気を
保持した状態で配線層形成工程の薄膜形成工程に移行す
ることが好ましい。
たは不活性ガス雰囲気を保持した状態でチタン膜形成工
程に移行し、このチタン膜形成工程で、スパッタエッチ
ングされたウエハ表面の少なくとも配線プラグの表面に
チタン膜を形成した後、真空または不活性ガス雰囲気を
保持した状態で配線層形成工程の薄膜形成工程に移行す
ることが好ましい。
【００１２】また、配線プラグをなす主たる導電性材料
としては、タングステン、多結晶シリコン、アルミニウ
ム等が挙げられるが、特にタングステンが好ましい。
としては、タングステン、多結晶シリコン、アルミニウ
ム等が挙げられるが、特にタングステンが好ましい。
【００１３】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１〜４は、本発明の第一実施形態の方法を
工程順に説明するための、ウエハの部分断面図である。
説明する。図１〜４は、本発明の第一実施形態の方法を
工程順に説明するための、ウエハの部分断面図である。
【００１４】先ず、シリコン基板上に所定のプロセスを
施すことにより、表面に下層配線１０を有するウエハ１
を形成し、このウエハ１の表面に、シリコン酸化膜（絶
縁膜）２を形成する。
施すことにより、表面に下層配線１０を有するウエハ１
を形成し、このウエハ１の表面に、シリコン酸化膜（絶
縁膜）２を形成する。
【００１５】ここで、下層配線１０は、膜厚３００Åの
チタン（Ｔｉ）膜１１、膜厚１０００Åの窒化チタン
（ＴｉＮ）膜１２、膜厚２００Åのチタン膜１３、膜厚
４０００Åのアルミニウム合金膜（Ｓｉ含有率：１ｗｔ
％、Ｃｕ含有率：０．５ｗｔ％）１４、膜厚３００Åの
チタン膜１５、および膜厚３００Åの窒化チタン膜１６
を順次スパッタリング法により形成した後、これらの積
層膜に対してフォトレジストをマスクとしたドライエッ
チングを施すことにより形成される。
チタン（Ｔｉ）膜１１、膜厚１０００Åの窒化チタン
（ＴｉＮ）膜１２、膜厚２００Åのチタン膜１３、膜厚
４０００Åのアルミニウム合金膜（Ｓｉ含有率：１ｗｔ
％、Ｃｕ含有率：０．５ｗｔ％）１４、膜厚３００Åの
チタン膜１５、および膜厚３００Åの窒化チタン膜１６
を順次スパッタリング法により形成した後、これらの積
層膜に対してフォトレジストをマスクとしたドライエッ
チングを施すことにより形成される。
【００１６】シリコン酸化膜２は、ＣＶＤ法とスピンオ
ングラス法との併用で、表面が平坦になるように形成す
る。また、シリコン酸化膜２の膜厚は下層配線１０の上
部で１００００Åとする。
ングラス法との併用で、表面が平坦になるように形成す
る。また、シリコン酸化膜２の膜厚は下層配線１０の上
部で１００００Åとする。
【００１７】次に、このシリコン酸化膜２に対して、フ
ォトレジストをマスクとしたドライエッチングを施すこ
とにより、上下の配線を接続するコンタクトホール（バ
イアホール）２１を形成する。
ォトレジストをマスクとしたドライエッチングを施すこ
とにより、上下の配線を接続するコンタクトホール（バ
イアホール）２１を形成する。
【００１８】次に、コンタクトホール２１の壁面および
底面（下層配線１０をなす窒化チタン膜１６の表面）を
含むウエハ全面に、スパッタリング法によりチタン膜３
を３００Åの膜厚で形成した後、窒化チタン膜４を１０
００Åの膜厚で形成する。
底面（下層配線１０をなす窒化チタン膜１６の表面）を
含むウエハ全面に、スパッタリング法によりチタン膜３
を３００Åの膜厚で形成した後、窒化チタン膜４を１０
００Åの膜厚で形成する。
【００１９】次に、窒化チタン膜４の上に、ＷＦ6 とＨ
2 とＳｉＨ4 を主たる原料ガスとしたＣＶＤ法により、
シリコン酸化膜２上での膜厚が６０００Åとなるよう
に、タングステン膜５を形成する。これにより、コンタ
クトホール２１内とシリコン酸化膜２上に、密着層（チ
タン膜３および窒化チタン膜４）を介してタングステン
が堆積される。図１はこの状態を示す。
2 とＳｉＨ4 を主たる原料ガスとしたＣＶＤ法により、
シリコン酸化膜２上での膜厚が６０００Åとなるよう
に、タングステン膜５を形成する。これにより、コンタ
クトホール２１内とシリコン酸化膜２上に、密着層（チ
タン膜３および窒化チタン膜４）を介してタングステン
が堆積される。図１はこの状態を示す。
【００２０】次に、ＳＦ6 とＡｒとを主たるエッチング
ガスとする反応性イオンエッチングにより、タングステ
ン膜５をエッチバックする。これにより、コンタクトホ
ール２１内にのみタングステンが埋め込まれて、タング
ステンプラグ５１が形成される。図２はこの状態を示
す。
ガスとする反応性イオンエッチングにより、タングステ
ン膜５をエッチバックする。これにより、コンタクトホ
ール２１内にのみタングステンが埋め込まれて、タング
ステンプラグ５１が形成される。図２はこの状態を示
す。
【００２１】以上が配線プラグ形成工程である。次に、
スパッタエッチング部と、ターゲットとしてアルミニウ
ム合金（Ｓｉ含有率：１ｗｔ％、Ｃｕ含有率：０．５ｗ
ｔ％）が設置されたＡｌスパッタリング部と、ターゲッ
トとしてチタンが設置されたＴｉスパッタリング部とを
備え、各部間のウエハの移動が真空を保持した状態でで
きるようになっている成膜装置により、以下の工程を行
った。
スパッタエッチング部と、ターゲットとしてアルミニウ
ム合金（Ｓｉ含有率：１ｗｔ％、Ｃｕ含有率：０．５ｗ
ｔ％）が設置されたＡｌスパッタリング部と、ターゲッ
トとしてチタンが設置されたＴｉスパッタリング部とを
備え、各部間のウエハの移動が真空を保持した状態でで
きるようになっている成膜装置により、以下の工程を行
った。
【００２２】すなわち、先ず、この成膜装置のスパッタ
エッチング部内の陰極側に、配線プラグ形成工程後のウ
エハを設置し、陽極側にはターゲットを設置しない状態
で、真空中でアルゴンガスを導入し電極間に電圧を印加
することにより、ウエハ表面全体に対してスパッタエッ
チングを行う。このスパッタエッチングは、シリコン熱
酸化膜が１５ｎｍエッチングされる条件で行う。これに
より、タングステンプラグ５１の表面を含むウエハ表面
全体がクリーニングされる。
エッチング部内の陰極側に、配線プラグ形成工程後のウ
エハを設置し、陽極側にはターゲットを設置しない状態
で、真空中でアルゴンガスを導入し電極間に電圧を印加
することにより、ウエハ表面全体に対してスパッタエッ
チングを行う。このスパッタエッチングは、シリコン熱
酸化膜が１５ｎｍエッチングされる条件で行う。これに
より、タングステンプラグ５１の表面を含むウエハ表面
全体がクリーニングされる。
【００２３】次に、このウエハを、スパッタエッチング
部からＡｌスパッタリング部へ真空を保持した状態で移
動させ、Ａｌスパッタリング部内にアルゴンガスを導入
して電極間に電圧を印加することにより、通常のスパッ
タリング法でウエハ上に膜厚７０００Åのアルミニウム
合金膜６を形成する。
部からＡｌスパッタリング部へ真空を保持した状態で移
動させ、Ａｌスパッタリング部内にアルゴンガスを導入
して電極間に電圧を印加することにより、通常のスパッ
タリング法でウエハ上に膜厚７０００Åのアルミニウム
合金膜６を形成する。
【００２４】次に、このウエハを、Ａｌスパッタリング
部からＴｉスパッタリング部へ真空を保持した状態で移
動させ、Ｔｉスパッタリング部内で窒素ガスを用いた反
応性スパッタリングを行うことにより、アルミニウム合
金膜６の上に膜厚３００Åの窒化チタン膜７を形成す
る。図３はこの状態を示す。
部からＴｉスパッタリング部へ真空を保持した状態で移
動させ、Ｔｉスパッタリング部内で窒素ガスを用いた反
応性スパッタリングを行うことにより、アルミニウム合
金膜６の上に膜厚３００Åの窒化チタン膜７を形成す
る。図３はこの状態を示す。
【００２５】次に、この窒化チタン膜７およびアルミニ
ウム合金膜６に対して、フォトレジストをマスクとした
ドライエッチングを施すことにより、上層配線８が形成
されて、下層配線１０と上層配線８とがタングステンプ
ラグ５１で接続される。図４はこの状態を示す。
ウム合金膜６に対して、フォトレジストをマスクとした
ドライエッチングを施すことにより、上層配線８が形成
されて、下層配線１０と上層配線８とがタングステンプ
ラグ５１で接続される。図４はこの状態を示す。
【００２６】その後、保護膜形成およびボンディングパ
ッド部の開口形成等を行うことにより、２層配線構造の
ＭＯＳ形ＬＳＩ（半導体装置）を得る。また、第二実施
形態として、前述のスパッタエッチング後であって、ア
ルミニウム合金膜６を形成する前のウエハ表面にチタン
膜９を形成して、これを含むものを上層配線８Ａとした
以外は、第一実施形態と同様にしてＭＯＳ形ＬＳＩを作
製する。
ッド部の開口形成等を行うことにより、２層配線構造の
ＭＯＳ形ＬＳＩ（半導体装置）を得る。また、第二実施
形態として、前述のスパッタエッチング後であって、ア
ルミニウム合金膜６を形成する前のウエハ表面にチタン
膜９を形成して、これを含むものを上層配線８Ａとした
以外は、第一実施形態と同様にしてＭＯＳ形ＬＳＩを作
製する。
【００２７】すなわち、第一実施形態と同様のスパッタ
エッチング後に、先ず、ウエハをスパッタエッチング部
からＴｉスパッタリング部へ真空を保持した状態で移動
させ、Ｔｉスパッタリング部内で通常のスパッタリング
法によりウエハ上にチタン膜９を２００Åで形成する。
次に、このウエハをＴｉスパッタリング部からＡｌスパ
ッタリング部へ真空を保持した状態で移動させ、このＡ
ｌスパッタリング部内でチタン膜９の上に、第一実施形
態と同様に膜厚７０００Åのアルミニウム合金膜６を形
成する。
エッチング後に、先ず、ウエハをスパッタエッチング部
からＴｉスパッタリング部へ真空を保持した状態で移動
させ、Ｔｉスパッタリング部内で通常のスパッタリング
法によりウエハ上にチタン膜９を２００Åで形成する。
次に、このウエハをＴｉスパッタリング部からＡｌスパ
ッタリング部へ真空を保持した状態で移動させ、このＡ
ｌスパッタリング部内でチタン膜９の上に、第一実施形
態と同様に膜厚７０００Åのアルミニウム合金膜６を形
成する。
【００２８】次に、このウエハを、Ａｌスパッタリング
部からＴｉスパッタリング部へ真空を保持した状態で移
動させ、このＴｉスパッタリング部内で第一実施形態と
同様に、アルミニウム合金膜６の上に膜厚３００Åの窒
化チタン膜７を形成する。図５はこの状態を示す。
部からＴｉスパッタリング部へ真空を保持した状態で移
動させ、このＴｉスパッタリング部内で第一実施形態と
同様に、アルミニウム合金膜６の上に膜厚３００Åの窒
化チタン膜７を形成する。図５はこの状態を示す。
【００２９】次に、このチタン膜９、アルミニウム合金
膜６、および窒化チタン膜７に対して、フォトレジスト
をマスクとしたドライエッチングを施すことにより、上
層配線８Ａが形成されて、下層配線１０と上層配線８Ａ
とがタングステンプラグ５１で接続される。図６はこの
状態を示す。
膜６、および窒化チタン膜７に対して、フォトレジスト
をマスクとしたドライエッチングを施すことにより、上
層配線８Ａが形成されて、下層配線１０と上層配線８Ａ
とがタングステンプラグ５１で接続される。図６はこの
状態を示す。
【００３０】このようにして得られた第一実施形態およ
び第二実施形態のＭＯＳ形ＬＳＩと、スパッタエッチン
グを行わない以外は全て第一実施形態と同じ方法で形成
されたＭＯＳ形ＬＳＩ（従来例）について、同一構造の
バイアチェーン（タングステンプラグにより２０箇所で
連結されている２層配線）の抵抗値を、それぞれ４０サ
ンプル以上について測定して、各場合毎の平均抵抗値、
標準偏差、最大抵抗値を導出した。
び第二実施形態のＭＯＳ形ＬＳＩと、スパッタエッチン
グを行わない以外は全て第一実施形態と同じ方法で形成
されたＭＯＳ形ＬＳＩ（従来例）について、同一構造の
バイアチェーン（タングステンプラグにより２０箇所で
連結されている２層配線）の抵抗値を、それぞれ４０サ
ンプル以上について測定して、各場合毎の平均抵抗値、
標準偏差、最大抵抗値を導出した。
【００３１】これらの結果を下記の表１に示す。
【００３２】
【表１】
【００３３】表１に示すように、従来例と比較して第一
実施形態は、平均抵抗値および最大抵抗値の両方とも低
いことから、タングステンプラグの表面をスパッタエッ
チングした後に真空状態を保持したまま配線層の成膜を
行うことで、タングステンプラグと上層配線との間の接
触抵抗を低くできることが分かる。また、標準偏差が低
いことから、タングステンプラグと上層配線との間の接
触状態を安定化できることが分かる。
実施形態は、平均抵抗値および最大抵抗値の両方とも低
いことから、タングステンプラグの表面をスパッタエッ
チングした後に真空状態を保持したまま配線層の成膜を
行うことで、タングステンプラグと上層配線との間の接
触抵抗を低くできることが分かる。また、標準偏差が低
いことから、タングステンプラグと上層配線との間の接
触状態を安定化できることが分かる。
【００３４】さらに、第二実施形態は第一実施形態より
いずれの値も低くなっているため、タングステンプラグ
の表面をスパッタエッチングした後に真空状態を保持し
たままチタン膜および配線層の成膜を順次行うことで、
タングステンプラグと上層配線との間の接触特性をより
一層良好なものにできることが分かる。
いずれの値も低くなっているため、タングステンプラグ
の表面をスパッタエッチングした後に真空状態を保持し
たままチタン膜および配線層の成膜を順次行うことで、
タングステンプラグと上層配線との間の接触特性をより
一層良好なものにできることが分かる。
【００３５】また、同じバイアチェーンに、温度：２４
０℃、電流：４ｍＡの条件でストレスを負荷し、所定時
間経過後の抵抗値を測定して、ストレス負荷前の抵抗値
からの変化率を算出した。図７はその結果を示すグラフ
であって、抵抗値変化率とストレス負荷時間との関係を
示す。
０℃、電流：４ｍＡの条件でストレスを負荷し、所定時
間経過後の抵抗値を測定して、ストレス負荷前の抵抗値
からの変化率を算出した。図７はその結果を示すグラフ
であって、抵抗値変化率とストレス負荷時間との関係を
示す。
【００３６】このグラフから、従来例より第一実施形態
の方が、第一実施形態より第二実施形態の方が、それぞ
れストレス負荷時間の増加に伴う抵抗値変化率の増加量
が小さくなっていることが分かる。すなわち、タングス
テンプラグの表面のスパッタエッチング後に真空状態を
保持したまま配線層の成膜を行うことで、エレクトロマ
イグレーションが起こり難い信頼性の高い配線構造とな
ることが分かる。また、タングステンプラグの表面をス
パッタエッチングした後に真空状態を保持したままチタ
ン膜および配線層の成膜を順次行うことで、より信頼性
の高い配線構造が得られることが分かる。
の方が、第一実施形態より第二実施形態の方が、それぞ
れストレス負荷時間の増加に伴う抵抗値変化率の増加量
が小さくなっていることが分かる。すなわち、タングス
テンプラグの表面のスパッタエッチング後に真空状態を
保持したまま配線層の成膜を行うことで、エレクトロマ
イグレーションが起こり難い信頼性の高い配線構造とな
ることが分かる。また、タングステンプラグの表面をス
パッタエッチングした後に真空状態を保持したままチタ
ン膜および配線層の成膜を順次行うことで、より信頼性
の高い配線構造が得られることが分かる。
【００３７】なお、前記各実施形態では、スパッタエッ
チング部とＡｌスパッタリング部とＴｉスパッタリング
部とを備え、各部間のウエハの移動が真空を保持した状
態でできるようになっている成膜装置により、同一装置
内でスパッタエッチングと配線用薄膜形成を行っている
が、本発明の方法は、このような成膜装置を使用しない
で行うこともできる。
チング部とＡｌスパッタリング部とＴｉスパッタリング
部とを備え、各部間のウエハの移動が真空を保持した状
態でできるようになっている成膜装置により、同一装置
内でスパッタエッチングと配線用薄膜形成を行っている
が、本発明の方法は、このような成膜装置を使用しない
で行うこともできる。
【００３８】すなわち、例えば、１対の電極を備えたス
パッタリング装置を１台用い、スパッタエッチングモー
ドとスパッタリング成膜モードを切り換えることによ
り、スパッタエッチング工程から成膜工程への移行を行
ってもよい。ただし、その場合には、ウエハおよびター
ゲットの付け外しを真空または不活性ガス雰囲気を保持
したまま行う機構が必要となる。
パッタリング装置を１台用い、スパッタエッチングモー
ドとスパッタリング成膜モードを切り換えることによ
り、スパッタエッチング工程から成膜工程への移行を行
ってもよい。ただし、その場合には、ウエハおよびター
ゲットの付け外しを真空または不活性ガス雰囲気を保持
したまま行う機構が必要となる。
【００３９】また、スパッタエッチング装置と配線層形
成用の成膜装置がそれぞれ独立した別の装置であって
も、ウエハを真空または不活性ガス雰囲気で装置間を移
動させる手段を設ければ、本発明の方法は実施できる。
成用の成膜装置がそれぞれ独立した別の装置であって
も、ウエハを真空または不活性ガス雰囲気で装置間を移
動させる手段を設ければ、本発明の方法は実施できる。
【００４０】また、配線層形成工程の薄膜形成方法はス
パッタリング法に限定されない。また、前記各実施形態
では、２層配線構造の半導体装置の上下の配線層間の配
線プラグについて述べてあるが、本発明の方法は、半導
体基板上の不純物拡散層とその上の配線層とを接続する
配線プラグについても適用可能である。
パッタリング法に限定されない。また、前記各実施形態
では、２層配線構造の半導体装置の上下の配線層間の配
線プラグについて述べてあるが、本発明の方法は、半導
体基板上の不純物拡散層とその上の配線層とを接続する
配線プラグについても適用可能である。
【００４１】
【発明の効果】以上説明したように、請求項１〜３に係
る方法によれば、配線プラグと上層配線との間の接触抵
抗が低くなるため、高温で大電流を通電させた場合でも
発熱が抑えられて、配線層間の接続特性が良好に保持さ
れる。これにより、信頼性の高い配線構造を有する半導
体装置が得られる。特に、請求項２の方法は前記効果が
より高いものとなる。
る方法によれば、配線プラグと上層配線との間の接触抵
抗が低くなるため、高温で大電流を通電させた場合でも
発熱が抑えられて、配線層間の接続特性が良好に保持さ
れる。これにより、信頼性の高い配線構造を有する半導
体装置が得られる。特に、請求項２の方法は前記効果が
より高いものとなる。
【図１】本発明の第一および第二実施形態の方法を工程
順に説明するための、ウエハの部分断面図であって、タ
ングステン膜形成後の状態を示す。
順に説明するための、ウエハの部分断面図であって、タ
ングステン膜形成後の状態を示す。
【図２】本発明の第一および第二実施形態の方法を工程
順に説明するための、ウエハの部分断面図であって、絶
縁膜上のタングステン膜を除去した後の状態を示す。
順に説明するための、ウエハの部分断面図であって、絶
縁膜上のタングステン膜を除去した後の状態を示す。
【図３】本発明の第一実施形態の方法を工程順に説明す
るための、ウエハの部分断面図であって、上層配線用の
薄膜を形成した後の状態を示す。
るための、ウエハの部分断面図であって、上層配線用の
薄膜を形成した後の状態を示す。
【図４】本発明の第一実施形態の方法を工程順に説明す
るための、上層配線のパターン形成後の状態を示す。
るための、上層配線のパターン形成後の状態を示す。
【図５】本発明の第二実施形態の方法を工程順に説明す
るための、ウエハの部分断面図であって、上層配線用の
薄膜を形成した後の状態を示す。
るための、ウエハの部分断面図であって、上層配線用の
薄膜を形成した後の状態を示す。
【図６】本発明の第二実施形態の方法を工程順に説明す
るための、上層配線のパターン形成後の状態を示す。
るための、上層配線のパターン形成後の状態を示す。
【図７】実施形態で測定を行った、ストレス負荷による
抵抗値変化率とストレス負荷時間との関係を示すグラフ
である。
抵抗値変化率とストレス負荷時間との関係を示すグラフ
である。
１ 表面に下層配線を有するウエハ １０ 下層配線 １１ チタン膜 １２ 窒化チタン膜 １３ チタン膜 １４ アルミニウム合金膜 １５ チタン膜 １６ 窒化チタン膜 ２ シリコン酸化膜（絶縁膜） ２１ コンタクトホール ３ チタン膜 ４ 窒化チタン膜 ５ タングステン膜 ５１ タングステンプラグ ６ アルミニウム合金膜 ７ 窒化チタン膜 ８ 上層配線 ８Ａ 上層配線
Claims (3)
- 【請求項１】 上側に配線層が形成される絶縁膜にコン
タクトホールを形成し、このコンタクトホール内と絶縁
膜上に導電性材料を堆積した後に、絶縁膜上の導電性材
料を除去することにより、コンタクトホール内に配線プ
ラグをなす導電性材料を存在させる配線プラグ形成工程
と、この配線プラグ形成工程後のウエハ上に配線材料か
らなる薄膜を形成し、この薄膜に対してフォトリソグラ
フィおよびエッチングにより配線パターンを形成する配
線層形成工程とを含む半導体装置の製造方法において、 配線プラグ形成工程後のウエハの少なくとも配線プラグ
の表面をスパッタエッチングによりクリーニングした
後、真空または不活性ガス雰囲気を保持した状態で配線
層形成工程の薄膜形成工程に移行することを特徴とする
半導体装置の製造方法。 - 【請求項２】 スパッタエッチング工程後に真空または
不活性ガス雰囲気を保持した状態でチタン膜形成工程に
移行し、このチタン膜形成工程で、スパッタエッチング
されたウエハ表面の少なくとも配線プラグの表面にチタ
ン膜を形成した後、真空または不活性ガス雰囲気を保持
した状態で配線層形成工程の薄膜形成工程に移行するこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 配線プラグをなす主たる導電性材料はタ
ングステンであることを特徴とする請求項１または２記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21675697A JPH1167903A (ja) | 1997-08-11 | 1997-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21675697A JPH1167903A (ja) | 1997-08-11 | 1997-08-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167903A true JPH1167903A (ja) | 1999-03-09 |
Family
ID=16693434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21675697A Pending JPH1167903A (ja) | 1997-08-11 | 1997-08-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167903A (ja) |
-
1997
- 1997-08-11 JP JP21675697A patent/JPH1167903A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706626B2 (en) | Method of fabricating contact plug | |
| US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| US6617231B1 (en) | Method for forming a metal extrusion free via | |
| US6395629B1 (en) | Interconnect method and structure for semiconductor devices | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JPH1167903A (ja) | 半導体装置の製造方法 | |
| JPH11330236A (ja) | 多層配線を有する電子装置及びその製造方法 | |
| US6566263B1 (en) | Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP2003218199A (ja) | 半導体装置の製造方法 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JP2000323478A (ja) | 半導体装置の配線構造 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPH09107032A (ja) | 半導体装置の製造方法 | |
| JPH0582653A (ja) | 半導体装置の製造方法 | |
| JPH05102150A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A02 | Decision of refusal |
Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A02 |