JPH1168146A - 受光素子を有する半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 空乏層幅を充分確保でき、高速で高感度な受
光素子を、高速なバイポーラ素子とともに同一の半導体
基板上に混載することができるようにする。 【解決手段】 半導体基体よりなるか、あるいは半導体
基体上に成膜された半導体層よりなる第１導電型の第１
の半導体領域３１と第１の半導体領域３１上に形成さ
れ、これに比し低不純物濃度の第１導電型の第２の半導
体領域３２と、第２の半導体領域３２に対して第２導電
型不純物が導入された不純物導入領域よりなる第１また
は第２導電型の高抵抗率の第３の半導体領域３３と、第
３の半導体領域３３上に形成された第１または第２導電
型の低不純物濃度の第４の半導体領域３４と、第４の半
導体領域３４上に形成された高不純物濃度の第２導電型
不純物を含有する第５の半導体領域３５とを具備して成
る受光素子が形成された構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受光素子を有する
半導体装置とその製造方法に関する。

【０００２】

【従来の技術】受光素子のフォトダイオードは、光信号
を電気信号に変換することが可能であり、各種の光−電
気変換器における制御用光センサーなどに広く用いられ
ている。受光素子を有する半導体装置は、しばしば受光
素子としての例えばフォトダイオードが、バイポーラト
ランジスタ、抵抗、キャパシタ等の他の各種回路素子と
ともに同一の半導体基板上に混載されて、いわゆるフォ
トＩＣとして構成される。この種のフォトＩＣは、一般
に、バイポーラトランジスタの製造方法に従って形成さ
れる。一方、この種のフォトＩＣにおいては、高感度、
かつ高速な受光素子と高性能のバイポーラトランジスタ
と混載して形成することの要求が高い。

【０００３】図４は、従来構造による受光素子であるフ
ォトダイオードと、バイポーラトランジスタとが混載さ
れてなる集積回路（ＩＣ）、いわゆるフォトＩＣの概略
断面図を示す。図示の例では、バイポーラトランジスタ
としてｎｐｎトランジスタＴＲ、フォトダイオードＰＤ
としてアノードコモン型フォトダイオードが同一の半導
体基板上に具備されて成る例えばフォトＩＣとして用い
られるバイポーラＩＣを例示するものである。

【０００４】このバイポーラＩＣにおいては、抵抗率２
０Ω・ｃｍの低不純物濃度のｐ型Ｓｉ基板よりなる半導
体基体１が用意され、ｎｐｎ型トランジスタの形成領域
Ｔに、高不純物濃度のｎ型のコレクタ埋込み領域２が選
択的に形成され、フォトダイオードの形成領域Ｐに、ｐ
型のアノード埋込み領域３がそれぞれ選択的に形成され
る。そして、この半導体基体１上に、例えば抵抗率が２
０Ωｃｍ、厚さが１μｍのｎ型半導体層４がエピタキシ
ャル成長されて半導体基板５が形成される。

【０００５】この半導体基板５の、半導体素子間、この
例ではトランジスタ形成部Ｔおよびフォトダイオード形
成部Ｐ間と、これらを囲んで互いに絶縁分離を行うべき
部分、あるいは素子内の絶縁分離を行うべき部分に局部
的熱酸化いわゆる LOCOS（Local Oxidation of Silico
n）によってＳｉＯ₂ による分離絶縁層６が形成され
る。また、半導体素子間を絶縁分離する分離絶縁層６下
には、高不純物濃度の分離領域１６が形成される。

【０００６】半導体層４の、ｎｐｎトランジスタの形成
領域Ｔの、分離絶縁層６によって囲まれた部分には、ｎ
型のコレクタ領域７が形成され、これに、選択的にｐ型
のベース領域８が形成される。また、このベース領域８
の周辺部上には、ｐ型の不純物が導入された第１の多結
晶半導体層９が被着されて、この多結晶半導体層９から
の不純物拡散によってｐ型のベース電極取出し領域１０
が形成される。また、ベース領域８の中心部上には、ｎ
型の不純物が導入された第２の多結晶半導体層１１が被
着されて、この多結晶半導体層１１からの不純物拡散に
よってｎ型のエミッタ領域１２が形成される。

【０００７】また、コレクタ領域７には、コレクタ埋込
み領域２に達する深さのｎ型の高不純物濃度のコレクタ
電極取出し領域１３が形成される。

【０００８】一方、アノードコモン型フォトダイオード
の形成領域Ｐにおいては、ｎ型の半導体層４によって低
不純物濃度のカソード領域１４が構成され、これの上の
受光面の全域に渡って高不純物濃度のカソード領域１５
が形成される。また、分離絶縁層６によって上記カソー
ド領域１４および１５と分離された、アノード埋込み領
域３の周辺部上に、ｐ型の高不純物濃度のアノード電極
取出し領域１７が形成され、この領域１７が、例えば高
不純物濃度のｐ型の分離領域１６を介してアノード埋込
み領域３に連結するようになされる。

【０００９】半導体基板５の表面すなわち半導体層４の
表面には、例えばＳｉＯ₂ よる絶縁層１８が形成され、
これに穿設したコンタクト窓を通じて、コレクタ電極取
出し領域１３上、第１の多結晶半導体層９上、高不純物
濃度のカソード領域１５上、アノード電極取出し領域１
７上にそれぞれコレクタ電極１９Ｃ、ベース電極１９
Ｂ、カソード電極１９Ｋ、アノード電極１９Ａがオーミ
ックに被着形成される。また、第２の多結晶半導体層１
１は、表面絶縁層１８上に延在して形成され、この多結
晶半導体層１１上にエミッタ電極１９Ｅがオーミックに
被着形成される。

【００１０】このようにして、共通（同一）半導体基板
５上に、ｎ型のコレクタ領域７、ｐ型のベース領域８お
よびｎ型のエミッタ領域１２によってｎｐｎ型のトラン
ジスタＴＲが形成されるとともに、ｐ型の半導体基体１
に形成されたｐ型のアノード埋込み領域３、ｎ型のカソ
ード領域１４および１５によってアノードコモン型のフ
ォトダイオードＰＤが形成されたバイポーラＩＣが形成
される。

【００１１】このバイポーラＩＣにおいて、コレクタ埋
込み領域２などの高不純物濃度領域は、例えば１×１０
¹⁷atoms/cm³ 〜１×１０²¹atoms/cm³ 程度の不純物濃度
を有し、低不純物濃度の半導体基体１、半導体層４など
は、例えば１×１０¹¹atoms/cm³ 〜１×１０¹⁶atoms/cm
³ 程度の不純物濃度を有する。

【００１２】また、図５は、従来の同様の受光素子を具
備するいわゆるフォトＩＣとバイポーラＩＣとが混在す
る半導体集積回路の他の例の概略断面図を示すもので、
この例においては、ｐ型Ｓｉ基板より成る半導体基体１
上に、全面的に高不純物濃度のｐ型の第１の半導体層２
１を形成し、これの上に全面的に低不純物濃度のｐ型い
わゆるｐ^- 型の第２の半導体層２２をエピタキシャル成
長する。更に、この半導体層２２上に、これより更に低
不純物濃度のいわゆるｐ^--型の第３の半導体層２３をエ
ピタキシャル成長する。この第３の半導体層２３は、そ
の厚さが例えば７μｍとされ、抵抗率が２００Ω・ｃｍ
とされる。

【００１３】そして、この第３の半導体層２３を横切っ
て、各素子間、すなわちこの例では各バイポーラトラン
ジスタの形成部およびフォトダイオードの形成部間とこ
れらを囲んでｐ型の高不純物濃度の分離領域２６が形成
される。また、第３の半導体層２３上には、半導体層４
がエピタキシャル成長されて、半導体基板５が形成され
る。図５において、図４と対応する部分には同一符号を
付して重複説明を省略するが、この場合においても、共
通の半導体基板５に、ｎｐｎ型トランジスタＴＲとフォ
トダイオードＰＤとが形成されたフォトＩＣが構成され
る。

【００１４】

【発明が解決しようとする課題】上述した受光素子を含
む半導体装置、いわゆるフォトＩＣにおいては、以下の
ような問題があった。

【００１５】すなわち、図４で説明した構造のＩＣにお
ける第１の問題点は、フォトダイオードの感度を高くす
ることが難しいということである。これについて、具体
的に説明すると、図４に示す低不純物濃度のエピタキシ
ャル成長半導体層４によるカソード領域１４は、いわゆ
るＰＩＮフォトダイオードのＩ領域に相当し、光電変換
を有効に行わせる領域となるが、その厚さは１μｍ以下
とされる。この厚さを１μｍ以下に選定する理由は、こ
の半導体層４に、数十ＧＨｚの周波数特性を有するバイ
ポーラトランジスタを形成するには、この半導体層４の
厚さは、１μｍ以下にすることが必要であり、この厚さ
をそれ以上にすると周波数特性が悪くなってしまうこと
に因る。

【００１６】それに対して、フォトダイオードの受光感
度を充分に確保するためには、光吸収長の２倍程度の深
さで発生したキャリア（電子・正孔）をも光電流に寄与
させる必要がある。例えばＤＶＤ（Digital Versatile
Disc) で用いている６５０ｎｍの波長の光において、そ
の光強度がシリコン表面における光強度の１／ｅ（ｅ：
自然対数の底＝２．７１８２８１８２８‥‥）になるシ
リコン表面よりの深さ、すなわち光吸収長は、約３μｍ
であって、上述した半導体層４の厚さの１μｍよりもか
なり長い。

【００１７】したがって、上述の構成によるフォトダイ
オードＰＤにおいては、ｎ型半導体層４すなわち低不純
物濃度のカソード領域１４より深い位置、すなわちｐ型
の埋込みアノード領域３の比較的不純物濃度が高い領域
で発生したキャリアは、その拡散長が短く、空乏層へ達
する前に再結合して、光電流に寄与しない。その結果、
充分な受光感度を確保することができないことになる。

【００１８】ここで、ｐ型のアノード埋込み領域３は、
フォトダイオードのアノード側の寄生抵抗を減らすため
に必要であり、このｐ型アノード埋込み領域３が省略さ
れる場合は、寄生抵抗が増大することから、周波数特性
の悪化を招くことになる。

【００１９】図４で説明した従来の受光素子を含む半導
体装置、いわゆるフォトＩＣにおける第２の問題点は、
上述したように、半導体層４に形成されるバイポーラト
ランジスタＴＲの要求から、この半導体層４の厚さは、
１μｍ以下とされるものであるが、この場合、フォトダ
イオードにおいて、この半導体４によるカソード領域１
４がその全厚さに渡って空乏化しても、このような狭い
空乏層の幅では、フォトダイオードの寄生容量が大きく
なり、フォトダイオードの周波数特性を良くすることが
難しいことにある。

【００２０】このような図４に示す従来の半導体装置に
おける第１および第２の問題点を解決するものとして前
述した図５に示す半導体装置が提案されたものであり、
この構成によれば、ＰＩＮフォトダイオードのＩ領域
が、それぞれ低不純物濃度によるいわゆるｐ^- 型の第２
の半導体層２２と、これの上のいわゆるｐ^--型の半導体
層２３と、更にこれの上のいわゆるｎ^- 型の半導体層４
とによって構成されていることから、このＩ領域の厚さ
を充分大にすることができる。すなわち、このＩ領域の
厚さを光の吸収長よりも充分厚く形成でき、その結果、
充分な受光感度を確保することができる。

【００２１】一方、ｐ^--型の第３の半導体層２３は、前
述したように、半導体層１４の厚さが７μｍ程度で、抵
抗率が２００〔Ω・ｃｍ〕程度であって、フォトダイオ
ードに印加する逆方向電圧である１．５〜２．５〔Ｖ〕
で充分空乏化され、空乏層幅を充分確保できるため、フ
ォトダイオードの寄生容量も充分小さくすることがで
き、フォトダイオードＰＤの周波数特性も充分高くする
ことができるものである。

【００２２】ところが、この図５の構成においては、そ
のｐ^--型半導体層２３の抵抗率が２００〔Ω・ｃｍ〕と
いうきわめて高い抵抗率とされて、低い逆方向電圧で空
乏層が広がるようにされていることから、このｐ^--型半
導体層２３をもって素子分離を行うことができない。し
たがって、この構成においては、各素子間例えばバイポ
ーラ素子間には、この素子分離を行うためのｐ型の高不
純物濃度の分離領域２６を低不純物濃度のｐ^--型半導体
層２３を横切って形成し、この分離領域２６とｐ^- 半導
体層２２とをもって素子分離を行う必要がある。

【００２３】しかしながら、このような分離領域２６
を、半導体層２２もしくは半導体層２１に達する深さに
形成するには、高温、長時間の熱処理が必要であり、こ
のために、この分離領域２６における横方向の広がりも
大きくなって、トランジスタＴＲの実質的占有面積、す
なわちセルサイズが大となる。

【００２４】また、この構成による場合、高不純物濃度
の分離領域２６と、バイポーラトランジスタＴＲの同様
に高不純物濃度のコレクタ埋込み領域２との対向部にお
いては、耐圧等の問題から、所要の間隔を保持する必要
があって、これにより更にセルサイズの増大化を来す。

【００２５】また、このように、トランジスタＴＲのコ
レクタ埋込み領域２と、分離領域２６とが対峙している
ことから、これら間の寄生容量、接合容量による寄生容
量の増加を来し、これによってトランジスタの周波数特
性を悪化させるという問題が生じる。

【００２６】つまり、図４の構成によるときは、バイポ
ーラトランジスタ素子の周波数特性を確保した状態で、
フォトダイオードを形成するときは、その受光感度ない
しは周波数特性に問題が生じ、図５の構成によってフォ
トダイオードの受光感度および周波数特性の改善を図る
場合、寄生容量によるバイポーラトランジスタの周波数
特性に問題が生じ、バイポーラトランジスタの特性と、
フォトダイオードの感度、および周波数特性の改善は、
トレードオフの関係となるという問題があった。

【００２７】本発明は、このような諸問題の解決をはか
り、フォトダイオードの受光感度を高め、フォトダイオ
ードの寄生容量を小さくしてその周波数特性を高め、か
つ、バイポーラ素子の特性、セルサイズを、フォトダイ
オードの混載されない場合のバイポーラ素子の特性、お
よびセルサイズと同等にすることができるようにした受
光素子を有する半導体装置とその製造方法を提供するも
のである。

【００２８】

【課題を解決するための手段】本発明による受光素子を
有する半導体装置は、半導体基体よりなるか、あるいは
半導体基体上に成膜された半導体層よりなる第１導電型
の第１の半導体領域と、この第１の半導体領域上に形成
され、この第１の半導体領域に比し低不純物濃度の第１
導電型の第２の半導体領域と、この第２の半導体領域に
対してこの第２の半導体領域の深さより浅く第２導電型
不純物が導入された不純物導入領域よりなる第１または
第２導電型の高抵抗率の第３の半導体領域と、この第３
の半導体領域上に形成された第１または第２導電型の低
不純物濃度の第４の半導体領域と、この第４の半導体領
域上に形成された高不純物濃度の第２導電型不純物を含
有する第５の半導体領域とを具備した構成とする。

【００２９】また、本発明による受光素子を有する半導
体装置の製造方法は、第１導電型の第１の半導体領域を
形成する工程と、この第１の半導体領域上に、この第１
の半導体領域に比し低不純物濃度の第１導電型の第２の
半導体領域を形成する工程と、この第２の半導体領域に
対してこの第２の半導体領域の深さより浅く第２導電型
不純物を導入して第１または第２導電型の高抵抗率の第
３の半導体領域を形成する工程と、この第３の半導体領
域上に第１または第２導電型の低不純物濃度の第４の半
導体領域を形成する工程と、この第４の半導体領域上に
高不純物濃度の第２導電型不純物を選択的に導入して第
５の半導体領域を形成する工程とを経て目的とする受光
素子を有する半導体装置を製造する。

【００３０】上述したように、本発明によれば、受光素
子を構成する高抵抗率半導体領域を、第１導電型の低不
純物濃度の第２の半導体領域に対して第２導電型不純物
を導入したすなわち第２の半導体領域における第１導電
型を打ち消すことによる第３の半導体領域によって構成
することから、この領域は実際に伝導に寄与するキャリ
ア数を減少させることができることから、実質的に極低
濃度の不純物濃度領域が形成されたと等価になる。した
がって、この受光素子に逆方向電圧を印加した際に生じ
る空乏層幅を容易に大とすることができ、受光感度を高
めることができる。また、この空乏層幅を大にすること
ができることによって、寄生容量の低減化がはかられ、
周波数特性の向上をはかることができる。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。本発明による受光素子を有する半導体装置は、前
述したように、半導体基体よりなるか、あるいは半導体
基体上に成膜された半導体層よりなる第１導電型の第１
の半導体領域と、この第１の半導体領域上に形成され、
この第１の半導体領域に比し低不純物濃度の第１導電型
の第２の半導体領域と、この第２の半導体領域に対して
この第２の半導体領域の深さより浅く第２導電型不純物
が導入された不純物導入領域よりなる第１または第２導
電型の高抵抗率の第３の半導体領域と、この第３の半導
体領域上に形成された第１または第２導電型の低不純物
濃度の第４の半導体領域と、この第４の半導体領域上に
形成された高不純物濃度の第２導電型不純物を含有する
第５の半導体領域とを具備した構成とする。

【００３２】受光素子の、受光面から第１の半導体領域
までの距離は、入射光の吸収長より大に選定し得る。ま
た、第５の半導体領域の厚さは、０．０１μｍ〜０．２
μｍに選定する。そして、受光素子に逆方向電圧を印加
した状態で、第３の半導体領域が完全に空乏化するよう
に、第３の半導体領域の不純物濃度を１×１０¹⁴atoms/
cm³ 以下に選定する。更に、受光素子に逆方向電圧を印
加した状態で、第３の半導体領域と第４の半導体領域と
が完全に空乏化するように、第３の半導体領域の不純物
濃度を１×１０¹⁴atoms/cm³ 以下に選定し、第４の半導
体領域の不純物濃度を５×１０¹⁴atoms/cm³ 以下に選定
する。これら、第３および第４の半導体領域の不純物濃
度は、実際には製造上等の問題から１×１０¹¹atoms/cm
³ 以上とされる。

【００３３】図１は、本発明による半導体装置の一例の
概略断面図で、フォトダイオードＰＤとバイポーラトラ
ンジスタＴＲとが混載されたＩＣを示す。この種のＩ
Ｃ、例えば光記録媒体に対する光学的記録や光学的再生
がなされる光ピックアップ等に適用される場合等におい
ては、一般にフォトダイオードＰＤは、例えばトラッキ
ングサーボ信号をも取り出すことができるように、複数
のフォトダイオードＰＤを有してなるものであるが、図
においては、バイポーラトランジスタＴＲとして、ｎｐ
ｎトランジスタを代表して示し、また１つのフォトダイ
オードＰＤのみを図示している。しかしながら、ｎｐｎ
型トランジスタに限られるものではなく、また、例えば
このｎｐｎトランジスタの他に、これと共にｐｎｐトラ
ンジスタ、抵抗、容量などの素子も、同一半導体基板４
４上に形成されるものである。

【００３４】この例では、半導体基板４４が、例えば第
１導電型（この例ではｐ型）のＳｉ単結晶基板よりなる
半導体基体４０を有し、これの上に半導体層４１〜４
３、あるいは半導体層４２および４３がエピタキシャル
成長されて構成される。

【００３５】すなわち、例えば半導体基体４０の一主面
に臨んで全面的に、埋め込み層を構成する第１導電型、
この例ではｐ型の第１の半導体領域３１が形成される。
この第１の半導体領域３１は、半導体基体４０自体によ
って構成することもできるし、半導体基体４０上に、不
純物の拡散、イオン注入等による導入、Ｓｉのエピタキ
シャル成長等によって形成することができる。

【００３６】この第１の半導体領域４１上に、不純物濃
度が例えば７×１０¹⁴atoms/cm³ とされた比較的低不純
物濃度の第１導電型、すなわち、この例ではｐ^- の第１
導電型半導体層４２がエピタキシャル成長されて第２の
半導体領域３２が構成される。

【００３７】この第２の半導体領域３２に、この半導体
領域３２と異なる第２導電型の不純物が、受光素子の形
成部に選択的に導入されてこの半導体領域３２と同導電
型の第１の導電型、あるいはこれと異なる導電型の第２
の導電型とされた第３の半導体領域３３が構成される
が、いずれにおいても、この不純物導入部において、半
導体領域３２のｐ型の導電型が打ち消されて、より低不
純物濃度のｐ^--型もしくは充分低不純物濃度の第２導電
型のｎ^--と等価の第３の半導体領域３３が形成される。
この第３の半導体領域３３の濃度は、１×１０¹¹atoms/
cm³ 〜１×１０¹⁴atoms/cm³ 、例えば６×１０¹³atoms/
cm³ とする。

【００３８】また、第１導電型の半導体層４２上に、第
２導電型の半導体層４３がエピタキシャル成長されてこ
れにより第４の半導体領域３４が構成される。

【００３９】また、この第４の半導体領域３４上に、第
２導電型の高不純物濃度の第５の半導体領域３５が形成
されて、フォトダイオードＰＤが構成される。

【００４０】一方、第１導電型の半導体層４２の、受光
素子の形成部と他の受光素子の形成部間およびバイポー
ラトランジスタ素子の形成部との間に相当する位置に、
これら間を分離する第１導電型を有し、この半導体層４
２に比し高不純物濃度を有する分離領域２６を形成す
る。この分離領域２６は、フォトダイオードＰＤ内の半
導体層４２で発生したキャリアが、隣接するフォトダイ
オードに達する、いわゆるフォトダイオード間のクロス
トークを低減するために形成されている。この場合、フ
ォトダイオードＰＤ周囲以外には、分離領域２６を形成
する必要はない。

【００４１】また、第１導電型の半導体層４２のバイポ
ーラトランジスタ素子の形成部に、第２導電型の高不純
物濃度のコレクタ埋込み領域２が形成され、これの上の
第２導電型の半導体層４３に、コレクタ領域７が形成さ
れ、これの上に選択的に第１導電型のベース領域８が形
成され、これの上に選択的に第２導電型のエミッタ領域
１２が形成されてバイポーラトランジスタＴＲが構成さ
れる。

【００４２】次に、本発明製造方法を説明する。本発明
による製造方法は、前述したように、第１導電型の第１
の半導体領域を形成する工程と、この第１の半導体領域
上に、この第１の半導体領域に比し低不純物濃度の第１
導電型の第２の半導体領域を形成する工程と、この第２
の半導体領域に対してこの第２の半導体領域の深さより
浅く第２導電型不純物を導入して第１または第２導電型
の高抵抗率の第３の半導体領域を形成する工程と、この
第３の半導体領域上に第１または第２導電型の低不純物
濃度の第４の半導体領域を形成する工程と、この第４の
半導体領域上に高不純物濃度の第２導電型不純物を選択
的に導入して第５の半導体領域を形成する工程とを経て
目的とする受光素子を有する半導体装置を製造する。

【００４３】図２ＡおよびＢを参照して、図１で説明し
た本発明による半導体装置を製造する場合の一例を説明
する。この例においては、図２Ａに示すように、第１導
電型（この例ではｐ型）の単結晶Ｓｉ基板よりなる半導
体基体４０を用意し、その一主面に全面的に、ｐ型の埋
込み領域すなわち第１の半導体領域を構成する半導体層
４１を構成する。この埋込み領域を構成する半導体層４
１は、半導体基体４０の一主面に例えばイオン注入法等
によって不純物を導入することによって形成することも
できるし、半導体基体４０上にエピタキシャル成長によ
って形成することもできる。

【００４４】この半導体層４１（第１の半導体領域３
１）を、イオン注入によって形成する場合は、半導体基
体４０の表面を熱酸化して、例えば１２０ｎｍ程度の厚
さの酸化膜（図示せず）を形成し、この酸化膜上より、
半導体基体４０の一主面に、全面的にｐ型不純物のボロ
ンＢを、３０ｋｅＶで２．５×１０¹⁵ｃｍ^-2の条件でイ
オン注入する。その後、このイオン注入されたボロンＢ
を活性化させるためのアニール処理を行う。このアニー
ル処理は、例えば１２００℃のＮ₂ 雰囲気中で８０分間
の熱処理によって行う。さらにこのイオン注入時のダメ
ージに起因する欠陥を除去する目的で、１２００℃でい
わゆるウエットＯ₂ 雰囲気中で２０分間の酸化処理を行
う。その後フッ酸を用いて酸化膜を除去する。

【００４５】このようにして形成された半導体層４１す
なわち第１の半導体領域３１上に、フォトダイオードＰ
Ｄの第２の半導体領域３２を構成する第１導電型の半導
体層４２を全面的にエピタキシャル成長する。この第１
導電型の半導体層４２は、例えば厚さ２０μｍの抵抗率
２０Ω・ｃｍのｐ型のＳｉを堆積することによって形成
できる。この場合の２０Ω・ｃｍの抵抗率は、不純物濃
度においておおよそ７×１０¹⁴atoms/cm³ である。

【００４６】次に、この半導体層４２上の、フォトダイ
オードＰＤの形成部に、第３の半導体領域３３を選択的
に形成する。この第３の半導体領域３３は、第２導電型
すなわちこの例ではｎ型の不純物を半導体層４２に例え
ばイオン注入によって導入することによって形成する。
このイオン注入は、例えば半導体層４２の表面を熱酸化
して厚さ２０ｎｍの酸化膜（図示せず）を形成した後、
この上に第３の半導体領域３３の形成部に開口が形成さ
れたフォトレジスト層（図示せず）を被着形成し、この
フォトレジスト層をマスクとして、その開口を通じて、
半導体層４２に、ｎ型の不純物の例えばＰ（りん）を４
００ｋｅＶで、１×１０¹⁰／ｃｍ² の条件でイオン注入
する。その後、イオン注入された不純物を活性化させる
ため、１２００℃のＮ₂ 雰囲気中で８０分間のアニール
処理を行う。このようにしてこの例ではｎ^--型で６×１
０¹³atoms/cm³ の濃度の第３の半導体領域３３を形成す
ることができる。

【００４７】次にフォトレジスト層を一旦除去した後、
半導体層４２上に、図示しないが、熱酸化により例えば
厚さ１２０ｎｍの酸化膜を形成した後、この酸化膜上
に、フォトダイオードの形成部の周辺部に沿って帯状の
開口が形成されたフォトレジスト層を被着形成し、この
このフォトレジスト層をマスクとして、その開口を通じ
て、半導体層４２に、ｐ型の不純物の例えばボロンＢ
を、３０ｋｅＶで、２．５×１０¹⁵／ｃｍ² の条件でイ
オン注入する。続いて、イオン注入されたボロンを活性
化させるため、１２００℃のＮ₂ 雰囲気中で８０分間活
性化アニールする。さらに、イオン注入時のダメージに
起因する欠陥を除去する目的で１２００℃でウエットＯ
₂ 雰囲気で２０分間の酸化処理を行い、その後、酸化膜
をエッチング除去する。このようにして、フォトダイオ
ードを囲む位置に、分離領域２６を形成する。

【００４８】この場合の分離領域２６の形成は、前述し
たように、各受光素子すなわちフォトダイオード相互、
およびこの受光素子と他のこれと電気的に分離すべき回
路素子例えばトランジスタとの間には形成するものの、
例えばトランジスタと他の電気的分離を要する素子との
間においては、分離領域２６の形成を回避できる。

【００４９】さらに、図示しないが、フォトレジスト層
を形成し、このフォトレジスト層に、バイポーラトラン
ジスタの形成部上に選択的に開口を形成し、フォトレジ
スト層をマスクとしてその開口を通じて、酸化膜を選択
的にフッ酸で除去して、バイポーラトランジスタの形成
部上に開口を形成し、フォトレジスト層を除去する。

【００５０】この酸化膜の開口を通じてＳｂ₂ ０₃ の固
体ソースを用いて、１２００℃で６０分間熱拡散を行
い、コレクタ埋込み領域２を形成する。その後、酸化膜
の除去を行う。

【００５１】このようにして、第１導電型の半導体層４
２に、この半導体層４２によって構成された第２の半導
体領域３２と、これに選択的に形成された第３の半導体
領域３３と、分離領域２６と、コレクタ埋込み領域２と
が形成される。

【００５２】次に、図２Ｂに示すように、第１導電型の
半導体層４２上に、第２導電型（この例ではｎ型）の半
導体層４３を、例えば厚さ１μｍに、抵抗率２０Ω・ｃ
ｍをもってエピタキシャル成長する。この場合、半導体
層４２の２０Ω・ｃｍの抵抗率における不純物濃度はお
およそ２．５×１０¹⁴ｃｍ^-3である。

【００５３】このようにして、埋込み領域となる第１の
半導体領域が全面的に形成された半導体基体４０上に、
第１導電型の半導体層４２および第２導電型の半導体層
４３がエピタキシャル成長されてなる半導体基板４４が
形成される。

【００５４】その後、図１に示すように、半導体基板４
４の、各半導体素子の形成部間、この例ではトランジス
タ形成部およびフォトダイオード形成部間とこれらを囲
んで、互いに絶縁分離を行うべき部分、あるいは素子内
の絶縁分離を行うべき部分に通常の局部的熱酸化いわゆ
る LOCOSによってＳｉＯ₂ による分離絶縁層６を形成す
る。すなわち、分離絶縁層６の形成部以外に耐酸化膜の
Ｓｉ₃ Ｎ₄ 等のマスク層を形成して、熱酸化処理を行う
ことによって分離絶縁層６の形成を行う。その後、必要
に応じて耐酸化膜を除去し、半導体基体４４の半導体層
４３の、外部に露呈した部分を含めて全面的に、ＳｉＯ
₂ 等の絶縁層をＣＶＤ(ChemicalVapor Deposition) 法
等にによって被着形成する。また、半導体素子間を絶縁
分離する分離絶縁層６下には、高不純物濃度の分離領域
１６をイオン注入法等によって形成する。

【００５５】一方、第４の半導体領域３４上に、全面的
に第２導電型のｎ型の高不純物濃度のカソード領域とし
ての第５の半導体領域３５をイオン注入法、不純物拡散
法等によって導入して形成する。また、例えば第１導電
型の分離領域２６に連結する第１導電型の分離領域１６
上にアノード電極取出し領域１７をイオン注入法、不純
物拡散法等によって導入して形成する。

【００５６】一方、トランジスタ形成部に、通常の方法
によってこの例ではｎｐｎ型トランジスタＴＲを形成す
る。すなわち、例えば半導体層４３の表面側から、コレ
クタ埋込み領域２に達する深さに、第２導電型のｎ型の
不純物を選択的にイオン注入法等によって導入してコレ
クタ電極取出し領域１３を形成し、第２導電型のｎ型の
不純物を選択的にイオン注入法等によって導入してコレ
クタ領域７を形成する。

【００５７】図３を参照して、このトランジスタＴＲの
形成方法の一例を説明する。図３Ａに示すように、ＣＶ
Ｄ法等によって絶縁層１８を形成し、この絶縁層１８
に、ベース領域形成部上に開口１８ａをフォトリソグラ
フィによる選択的エッチングによって形成する。そし
て、この開口１８ａを通じて半導体層４３の表面に接す
るように、多結晶Ｓｉによる第１の多結晶半導体層９
を、まず一旦全面的に例えばＣＶＤ法によって形成す
る。その後、またはその前に、第１の多結晶半導体層９
を、最終的に得るベース電極の輪郭パターンにフォトリ
ソグラフィによるエッチングによってパターン化し、こ
の第１の半導体層９上を覆ってＳｉＯ₂ 等の絶縁層１８
を、例えばＣＶＤ法によって形成する。

【００５８】図３Ｂに示すように、開口１８ａ内に位置
して最終的に真性ベース領域の形成部上に絶縁層１８と
第１の多結晶半導体層９とを貫通して開口１８ｂをフォ
トリソグラフィによる選択的エッチングによって形成す
る。そして、熱酸化によって開口１８ａ内に酸化膜を形
成した後、開口１８ａ内に真性ベース領域を形成するた
めに、イオン注入法によって第２導電型の、この例では
ｐ型の不純物を導入する。

【００５９】図３Ｃに示すように、この開口１８ｂの内
側面にサイドウオール１８ｗを、周知の技術によって形
成する。すなわち、サイドウオール１８ｗの形成は、開
口１８ｂ内を含んで一旦全面的に例えばＳｉＯ₂ による
絶縁層１８を被着し、垂直方向にエッチング性が高い異
方性エッチングによるエッチバックを行うことによっ
て、垂直方向の実質的厚さが大きい開口１８ｂの内側面
の絶縁層が残されることによってサイドウオール１８ｗ
を形成することができる。そして、このようにサイドウ
オール１８ｗが形成された開口１８ｂ内を通じてベース
領域８上にＷを通じて多結晶Ｓｉによる第２の多結晶半
導体層１１を全面的に例えばＣＶＤ法によって形成し、
これをエミッタ電極ないしは配線パターンにパターン化
する。これら第１および第２の半導体層９および１１
は、それぞれ第２導電型および第１導電型の各不純物が
高濃度に含有させた構成とする。

【００６０】その後、更に、図示しないが全面的に例え
ばＳｉＯ₂ による絶縁層１８をＣＶＤ法等によって形成
し、熱処理を行って半導体層４３に、先にイオン注入し
たｐ型のイオン注入部と、第１の多結晶半導体層９か
ら、不純物を拡散して、それぞれ真性ベース領域８ｉと
ベース電極取出し領域１０の形成を行ってベース領域８
を形成すると共に、第２の多結晶半導体層１１からの不
純物拡散によってエミッタ領域１２を形成する。このよ
うにして、図１に示すように、コレクタ領域７、ベース
領域８およびエミッタ領域１２を有するバイポーラトラ
ンジスタＴＲが形成される。

【００６１】そして、絶縁層１８にコンタクト窓を穿設
し、これらコンタクト窓を通じて、コレクタ電極取出し
領域１３上、第１および第２の多結晶半導体層９および
１１上、高不純物濃度のカソード領域となる第５の半導
体領域３５上、アノード電極取出し領域１７上にそれぞ
れコレクタ電極１９Ｃ、ベース電極１９Ｂ、エミッタ電
極１９Ｅ、カソード電極１９Ｋ、アノード電極１９Ａを
オーミックに被着形成する。

【００６２】このようにして、共通（同一）半導体基板
５上に、トランジスタＴＲおよびアノードコモン型のフ
ォトダイオードＰＤが形成された半導体装置が形成され
る。

【００６３】この本発明による半導体装置は、受光素子
を構成する高抵抗率半導体領域を、第１導電型の低不純
物濃度の第２の半導体領域３２に対して第２導電型不純
物を導入したすなわち第２の半導体領域３２における第
１導電型を打ち消すことによる第３の半導体領域３３に
よって構成することから、この領域３３は、実際に伝導
に寄与するキャリア数を減少させることができて疑似的
にすなわち実質的に極低濃度の不純物層が形成されたと
等価になる。したがって、この受光素子すなわちフォト
ダイオードＰＤに逆方向電圧の例えば１．５〜２．５Ｖ
を印加した際に生じる空乏層幅を容易に大とすることが
でき、この第３の半導体領域３３の全域に渡って空乏層
を広げることができることから、入射する光によって発
生するキャリアを有効に電気信号に変換することがで
き、受光感度を高めることができる。また、この空乏層
幅を大にすることができることによって、寄生容量の低
減化がはかられ、高速性、すなわち周波数特性の向上を
はかることができる。

【００６４】そして、この本発明による半導体装置にお
いては、分離領域２６は、フォトダイオードＰＤに関し
ては、他の素子、例えばフォトダイオード相互、これら
フォトダイオードとバイポーラトランジスタＴＲ等との
間においては、形成されるが、図１と図５とを比較して
明らかなように、例えばバイポーラトランジスタＴＲ
と、フォトダイオードＰＤ以外の素子との間（図１およ
び図５における左側部分）には、分離領域２６の形成の
必要は無い。

【００６５】すなわち、第２の半導体領域を構成する第
１導電型半導体層４２は、通常のバイポーラＩＣ構造に
おける、基板濃度と同等の濃度としておけば、通常の受
光素子を具備しないバイポーラトランジスタにおけると
同程度のセルサイズ、特性とすることができることにな
る。

【００６６】また、第１導電型半導体層４２には、厚さ
の制限が特に無くなるので、高濃度の埋込み領域として
の第１の半導体領域３１は、入射光の吸収長に対して、
充分深い位置に形成できるため、フォトダイオードの受
光感度に寄与する、少数キャリアの拡散長の長い領域、
すなわち低不純物濃度の半導体層領域を大きくすること
ができ、フォトダイオードの受光感度を充分確保する事
ができるものである。

【００６７】尚、本発明装置および本発明方法におい
て、第３の半導体領域３３を極低不純物濃度のｎ^--領域
として形成した場合は、第４の半導体領域３４は、第２
導電型、上述した例ではｎ型とするが、第３の半導体領
域３３が極低不純物濃度のｐ^--領域として形成した場合
は、第４の半導体領域３４は、第１導電型、上述した例
ではｐ型とするなど、本発明装置および方法は、本発明
の精神を逸脱することのない範囲で種々の構成を採るこ
とができる。

【００６８】

【発明の効果】上述したように、本発明方法および本発
明装置によれば、受光素子の受光感度に寄与する低不純
物濃度部分を、バイポーラトランジスタや、受光素子の
周波数特性等を低下させることなく大とすることがで
き、周波数特性と受光感度との双方を同時に満足するこ
とのできる受光素子を具備する半導体装置を確実に構成
することができるものである。

【００６９】また、バイポーラトランジスタ素子のセル
サイズすなわち占有面積を、大とする不都合も回避さ
れ、これにより集積密度の向上、半導体装置の小型化を
はかることができる。

【図面の簡単な説明】

【図１】本発明装置の一例の実施例の概略断面図であ
る。

【図２】ＡおよびＢは、本発明製造方法の一例の工程図
である。

【図３】Ａ〜Ｃは、本発明方法の一例の各一工程におけ
るバイポーラトランジスタ部の概略断面図である。

【図４】従来の半導体装置の概略断面図である。

【図５】従来の半導体装置の概略断面図である。

【符号の説明】

ＴＲ・・・バイポーラトランジスタ、ＰＤ・・・フォト
ダイオード、１・・・半導体基体、２・・・コレクタ埋
込み領域、３・・・アノード埋込み領域、７・・・コレ
クタ領域、８・・・ベース領域、１２・・・エミッタ領
域、３１・・・第１の半導体領域、３２・・・第２の半
導体領域、３３・・・第３の半導体層、３４・・・第４
の半導体層、３５・・・第５の半導体層、４０・・・半
導体基体、４１・・・半導体層、４２・・・第１導電型
の半導体層、４３・・・第２導電型の半導体層、４４・
・・半導体基板

Claims (6)

【特許請求の範囲】
1. 【請求項１】 受光素子を有する半導体装置において、 半導体基体よりなるか、あるいは半導体基体上に成膜さ
   れた半導体層よりなる第１導電型の第１の半導体領域
   と、 該第１の半導体領域上に形成され、該第１の半導体領域
   に比し低不純物濃度の第１導電型の第２の半導体領域
   と、 該第２の半導体領域に対して該第２の半導体領域の深さ
   より浅く第２導電型不純物が導入された不純物導入領域
   よりなる第１または第２導電型の高抵抗率の第３の半導
   体領域と、 該第３の半導体領域上に形成された第１または第２導電
   型の低不純物濃度の第４の半導体領域と、 該第４の半導体領域上に形成された高不純物濃度の第２
   導電型不純物を含有する第５の半導体領域とを具備して
   なる受光素子が形成されて成ることを特徴とする受光素
   子を有する半導体装置。
2. 【請求項２】 受光素子の、受光面から上記第１の半導
   体領域までの距離が、入射光の吸収長より大に選定され
   たことを特徴とする請求項１に記載の受光素子を有する
   半導体装置。
3. 【請求項３】 上記第５の半導体領域の厚さが、０．０
   １μｍ〜０．２μｍとされたことを特徴とする請求項１
   に記載の受光素子を有する半導体装置。
4. 【請求項４】 受光素子に逆方向電圧を印加した状態
   で、上記第３の半導体領域が完全に空乏化するように、
   上記第３の半導体領域の不純物濃度を１×１０¹⁴atoms/
   cm³ 以下に選定したことを特徴とする請求項１に記載の
   受光素子を有する半導体装置。
5. 【請求項５】 受光素子に逆方向電圧を印加した状態
   で、上記第３の半導体領域と上記第４の半導体領域とが
   完全に空乏化するように、上記第３の半導体領域の不純
   物濃度を１×１０¹⁴atoms/cm³ 以下に選定し、上記第４
   の半導体領域の不純物濃度を５×１０¹⁴atoms/cm³ 以下
   に選定したことを特徴とする請求項１に記載の受光素子
   を有する半導体装置。
6. 【請求項６】 受光素子を具備する半導体装置の製造方
   法において、 第１導電型の第１の半導体領域を形成する工程と、 該第１の半導体領域上に、該第１の半導体領域に比し低
   不純物濃度の第１導電型の第２の半導体領域を形成する
   工程と、 該第２の半導体領域に対して該第２の半導体領域の深さ
   より浅く第２導電型不純物を導入して第１または第２導
   電型の高抵抗率の第３の半導体領域を形成する工程と、 該第３の半導体領域上に第１または第２導電型の低不純
   物濃度の第４の半導体領域を形成する工程と、 該第４の半導体領域上に高不純物濃度の第２導電型不純
   物を選択的に導入して第５の半導体領域を形成する工程
   とを有し、受光素子を形成することを特徴とする受光素
   子を有する半導体装置の製造方法。