JPH1174514A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1174514A
JPH1174514A JP9232425A JP23242597A JPH1174514A JP H1174514 A JPH1174514 A JP H1174514A JP 9232425 A JP9232425 A JP 9232425A JP 23242597 A JP23242597 A JP 23242597A JP H1174514 A JPH1174514 A JP H1174514A
Authority
JP
Japan
Prior art keywords
type semiconductor
film
region
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9232425A
Other languages
English (en)
Other versions
JP3502531B2 (ja
Inventor
Sumuto Numazawa
澄人 沼沢
Yoshito Nakazawa
芳人 中沢
Masayoshi Kobayashi
正義 小林
Satoshi Kudo
聡 工藤
Yasuo Imai
保雄 今井
Sakae Kubo
栄 久保
Taku Shigematsu
卓 重松
Shiyoukou Oonishi
紹弘 大西
Kouzou Uesawa
浩三 植澤
Kentaro Oishi
健太郎 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP23242597A priority Critical patent/JP3502531B2/ja
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to US09/137,508 priority patent/US6168996B1/en
Publication of JPH1174514A publication Critical patent/JPH1174514A/ja
Priority to US09/621,620 priority patent/US6307231B1/en
Priority to US09/957,041 priority patent/US6410959B2/en
Priority to US10/106,364 priority patent/US6512265B2/en
Priority to US10/325,915 priority patent/US6720220B2/en
Priority to US10/785,103 priority patent/US6803281B2/en
Application granted granted Critical
Publication of JP3502531B2 publication Critical patent/JP3502531B2/ja
Priority to US10/948,262 priority patent/US7180130B2/en
Priority to US11/653,418 priority patent/US20070111423A1/en
Priority to US11/878,846 priority patent/US20070290239A1/en
Priority to US11/882,626 priority patent/US20070278567A1/en
Priority to US11/889,099 priority patent/US20070290268A1/en
Priority to US12/724,323 priority patent/US8076202B2/en
Priority to US13/107,542 priority patent/US8354713B2/en
Priority to US13/291,999 priority patent/US8748266B2/en
Priority to US14/259,702 priority patent/US20140225189A1/en
Priority to US14/492,382 priority patent/US9275863B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01324—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T or inverted-T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 トレンチゲート構造のＭＩＳＦＥＴを有する
半導体装置の信頼性が低下する。 【解決手段】 トレンチゲート構造のＭＩＳＦＥＴを有
する半導体装置の製造方法であって、ドレイン領域であ
る第１導電型半導体層１Ｂの主面からその深さ方向に向
って溝４を形成し、前記溝４の内面に熱酸化膜５Ａと堆
積膜５Ｂからなるゲート絶縁膜５を形成し、かつ前記溝
４内にゲート電極６Ａを形成した後、前記第１導電型半
導体層１Ｂに不純物を導入してチャネル形成領域である
第２導電型半導体領域８を形成すると共に、前記第２導
電型半導体領域８に不純物を導入してソース領域である
第１導電型半導体領域９を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、トレンチゲート構造のトランジスタ素子を有
する半導体装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】電力増幅回路、電源回路等のスイッチン
グ素子としてパワートランジスタ（半導体装置）が使用
されている。この種のパワートランジスタは、複数個の
トランジスタ素子の夫々を電気的に並列に接続した構成
になっている。トランジスタ素子は、例えばトレンチゲ
ート構造のＭＩＳＦＥＴ(Ｍetal Ｉnsulator Ｓemicond
uctor Ｆield Ｅffect Ｔransistor）で構成されてい
る。以下、トレンチゲート構造のＭＩＳＦＥＴを有する
パワートランジスタの製造方法について説明する。
【０００３】まず、単結晶珪素からなるn+型半導体基板
の主面上にエピタキシャル成長法でn-型半導体層を形成
する。このn+型半導体基板及びn-型半導体層はドレイン
領域として使用される。次に、前記n-型半導体層の主面
の全面にｐ型不純物をイオン打込み法で導入し、チャネ
ル形成領域として使用されるｐ型半導体領域を形成す
る。次に、前記ｐ型半導体領域の主面にイオン打込み法
でｎ型不純物を選択的に導入し、ソース領域であるn+型
半導体領域を形成する。
【０００４】次に、前記n-型半導体層の主面上に例えば
酸化珪素膜を形成した後、前記酸化珪素膜にパターンニ
ングを施し、前記n-型半導体層の溝形成領域上に開口部
を有するマスクを形成する。次に、前記マスクをエッチ
ングマスクとして使用し、前記n-型半導体層の主面から
その深さ方向に向って溝を形成する。溝の形成は、異方
性ドライエッチング法で行う。
【０００５】次に、ウエットエッチング処理を施し、前
記マスクを前記溝の上縁部（溝の側面とn-型半導体層の
主面とが交わる部分）から後退させる。次に、等方性ド
ライエッチング処理を施し、前記溝の上縁部及び底面縁
部（溝の側面とその底面とが交わる部分）をなだらかな
形状にする。次に、前記マスクを除去する。
【０００６】次に、熱酸化処理を施し、前記溝の内面に
犠牲熱酸化膜を形成した後、前記犠牲熱酸化膜を除去す
る。この犠牲熱酸化膜の形成及び除去は、溝を形成する
時に生じた欠陥、歪み、汚染等を除去する目的で行なわ
れる。
【０００７】次に、熱酸化処理を施し、前記溝の内面に
熱酸化膜からなるゲート絶縁膜を形成する。次に、前記
溝内を含むn-型半導体層の主面上の全面に多結晶珪素膜
を化学気相成長(Ｃhemical Ｖapor Ｄeposition)法で形
成する。この多結晶珪素膜には抵抗値を低減する不純物
がその堆積中又は堆積後に導入される。
【０００８】次に、エッチバック処理を施し、前記多結
晶珪素膜の表面を平坦化する。次に、前記多結晶珪素膜
にエッチング処理を選択的に施し、前記溝内にゲート電
極を形成すると共に、前記n-型半導体層の主面の周辺領
域上に前記ゲート電極と一体化されたゲート引出用電極
を形成する。この工程により、n-型半導体層の溝内にゲ
ート絶縁膜を介在してゲート電極を形成したトレンチゲ
ート構造のＭＩＳＦＥＴが形成される。
【０００９】次に、前記ゲート電極上を含むn-型半導体
層の主面上の全面に層間絶縁膜を形成し、その後、前記
層間絶縁膜に接続孔を形成し、その後、ソース配線及び
ゲート配線を形成し、その後、最終保護膜を形成し、そ
の後、前記最終保護膜にボンディング開口を形成し、そ
の後、前記n+型半導体基板の裏面にドレイン電極を形成
することにより、トレンチゲート構造のＭＩＳＦＥＴを
有するパワートランジスタがほぼ完成する。
【００１０】このように構成されたトレンチゲート構造
のＭＩＳＦＥＴは、半導体層の主面上にゲート絶縁膜を
介在してゲート電極を形成したＭＩＳＦＥＴに比べて占
有面積を縮小できるので、パワートランジスタの小型化
及び低オン抵抗化を図ることができる。
【００１１】なお、トレンチゲート構造のＭＩＳＦＥＴ
を有するパワートランジスタについては、例えば特開平
７−２６３６９２号公報に記載されている。
【００１２】
【発明が解決しようとする課題】本発明者等は、前述の
パワートランジスタ(半導体装置)について検討した結
果、以下の問題点を見出した。
【００１３】前記パワートランジスタは、ドレイン領域
であるn-型半導体層にチャネル形成領域であるｐ型半導
体領域を形成し、前記ｐ型半導体領域にソース領域であ
るn+型半導体領域を形成し、前記n-型半導体層に溝を形
成した後、熱酸化処理を施して前記溝の内面にゲート絶
縁膜である熱酸化膜を形成している。このため、前記ｐ
型半導体領域の不純物（例えば硼素(Ｂ)）や前記n+型半
導体領域の不純物（例えば砒素(Ａｓ)）が熱酸化膜中に
取り込まれ、ゲート絶縁膜の絶縁耐圧が劣化し易くなる
ので、パワートランジスタの信頼性が低下する。
【００１４】また、溝の側面におけるｐ型半導体領域の
不純物が熱酸化膜中に取り込まれ、溝の側面におけるチ
ャネル形成領域の不純物濃度にバラツキが生じるので、
ＭＩＳＦＥＴのしきい値電圧(Ｖth)が変動し、ＦＥＴ特
性を安定に再現性良く提供することが出来ない。
【００１５】また、熱酸化膜を形成する時の熱処理温度
によってソース領域であるn+型半導体領域の不純物が増
速拡散してＭＩＳＦＥＴの実効チャネル長が短縮され、
パンチスルー耐圧が低下する。そこで、９５０［℃］程
度の低温の熱処理温度で熱酸化膜を形成すれば、ソース
領域であるn+型半導体領域の不純物の増速拡散を抑制で
き、ＭＩＳＦＥＴのパンチスルー耐圧を確保できる。し
かしながら、低温の熱処理温度で熱酸化膜を形成した場
合、熱酸化膜の成長時に生じる圧縮応力によって溝の上
縁部が角張った形状に変形し、この上縁部における熱酸
化膜の膜厚が局所的に薄くなるので、ＭＩＳＦＥＴのゲ
ート耐圧が低下する。そこで、１１００［℃］程度の高
温の熱処理温度で熱酸化膜を形成すれば、溝の上縁部に
おける変形を抑制でき、ＭＩＳＦＥＴのゲート耐圧を確
保できるが、１１００［℃］程度の高温の熱処理温度で
熱酸化膜を形成した場合、前述のように、ソース領域で
あるn+型半導体領域の不純物が増速拡散し、ＭＩＳＦＥ
Ｔのパンチスルー耐圧が低下する。即ち、ＭＩＳＦＥＴ
のパンチスルー耐圧及びゲート耐圧を確保することがで
きないので、パワートランジスタの信頼性が低下する。
【００１６】本発明の目的は、半導体装置の信頼性を高
め、かつ安定で再現性の良いＦＥＴ特性を得ることが可
能な技術を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１９】トレンチゲート構造のＭＩＳＦＥＴを有す
る半導体装置の製造方法であって、ドレイン領域である
第１導電型半導体層の主面からその深さ方向に向って溝
を形成し、前記溝の内面に熱酸化膜と堆積膜からなるゲ
ート絶縁膜を形成し、かつ前記溝内にゲート電極を形成
した後、前記第１導電型半導体層に不純物を導入してチ
ャネル形成領域である第２導電型半導体領域を形成する
と共に、前記第２導電型半導体領域に不純物を導入して
ソース領域である第１導電型半導体領域を形成する。前
記熱酸化膜の形成は酸素ガス雰囲気中又は水蒸気雰囲気
中で行い、前記堆積膜の形成は化学気相成長法で行う。
前記堆積膜は、酸化珪素膜又は窒化珪素膜若しくは酸窒
化膜で形成する。
【００２０】上述した手段によれば、ゲート絶縁膜であ
る熱酸化膜を形成した後に、チャネル形成領域である第
２導電型半導体領域及びソース領域である第１導電型半
導体領域を形成するので、第２導電型半導体領域の不純
物や第１導電型半導体領域の不純物が熱酸化膜中に取り
込まれることはなく、不純物の取り込みによるゲート絶
縁膜の絶縁耐圧の劣化を抑制できる。この結果、半導体
装置の信頼性を高めることができる。
【００２１】また、ゲート絶縁膜である熱酸化膜を形成
した後に、チャネル形成領域である第２半導体領域を形
成するので、溝の側面における第２導電型半導体領域の
不純物が熱酸化膜中に取り込まれることはなく、チャネ
ル形成領域の不純物濃度のバラツキによるＭＩＳＦＥＴ
のしきい値電圧(Ｖth)の変動を抑制できる。この結果、
安定なＦＥＴ特性を再現性良く得ることができる。
【００２２】また、ゲート絶縁膜である熱酸化膜を形成
した後に、ソース領域である第１導電型半導体領域を形
成するので、１１００［℃］程度の高温の熱酸化処理温
度で熱酸化膜の形成を行っても、第１導電型半導体領域
の不純物が増速拡散することはなく、実効チャネル長の
縮小を抑制でき、ＭＩＳＦＥＴのパンチスルー耐圧を確
保できる。また、９５０［℃］程度の低温の熱酸化処理
温度で熱酸化膜の形成を行い、熱酸化膜の成長時に生じ
る圧縮応力によって溝の上縁部（溝の側面と第１導電型
半導体層の主面とが交わる部分）が角張った形状に変形
し、この上縁部における熱酸化膜の膜厚が局所的に薄く
なっても、その部分を堆積膜で補うことができるので、
ＭＩＳＦＥＴのゲート耐圧を確保できる。この結果、半
導体装置の信頼性を高めることができる。
【００２３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２４】（実施形態１）図１は、本発明の実施形態
１であるパワートランジスタ(半導体装置)の要部平面図
であり、図２は、図１に示すＡ−Ａ線の位置で切った断
面図であり、図３は、図１に示すＢ−Ｂ線の位置で切っ
た断面図である。なお、図１において、図を見易くする
ため、後述するソース配線１２Ａ、ゲート配線１２Ｂ、
最終保護膜１３等は図示を省略している。また、図２及
び図３において、図を見易くするため、断面を表わすハ
ッチング(斜線)は一部省略している。
【００２５】本実施形態のパワートランジスタは、図１
及び図２に示すように、例えば、単結晶珪素からなるn+
型半導体基板１Ａの主面上にn-型半導体層１Ｂが形成さ
れた半導体基体を主体とする構成になっている。n-型半
導体層１Ｂは、例えばエピタキシャル成長法で形成さ
れ、単結晶珪素で構成されている。
【００２６】前記半導体基体には複数個のトランジスタ
素子が形成され、この複数個のトランジスタ素子の夫々
は電気的に並列に接続されている。本実施形態のトラン
ジスタ素子はＭＩＳＦＥＴで構成されている。
【００２７】前記ＭＩＳＦＥＴは、主に、チャネル形成
領域、ゲート絶縁膜５、ゲート電極６Ａ、ソース領域及
びドレイン領域で構成されている。チャネル形成領域
は、n-型半導体層１Ｂに形成されたｐ型半導体領域８で
構成されている。ソース領域は、ｐ型半導体領域８に形
成されたn+型半導体領域９で構成されている。ドレイン
領域は、n+型半導体基板１Ａ及びn-型半導体層１Ｂで構
成されている。ゲート絶縁膜５は、n-型半導体層１Ｂの
主面からその深さ方向に向って形成された溝４の内面に
形成されている。ゲート電極６Ａは、溝４内にゲート絶
縁膜５を介在して埋め込まれた導電膜で構成されてい
る。導電膜としては、例えば抵抗値を低減する不純物が
導入された多結晶珪素膜で形成されている。即ち、ＭＩ
ＳＦＥＴは、n-型半導体層１Ｂの主面からその深さ方向
に向ってソース領域、チャネル形成領域、ドレイン領域
の夫々を順次配列した縦型構造で構成され、更に、n-型
半導体層１Ｂに形成された溝４内にゲート絶縁膜５、ゲ
ート電極６Ａの夫々を形成したトレンチゲート構造で構
成されている。また、ＭＩＳＦＥＴは、溝４の側面にお
けるｐ型半導体領域８をチャネル形成領域とするｎチャ
ネル導電型で構成されている。
【００２８】前記ＭＩＳＦＥＴのゲート絶縁膜５は、こ
れに限定されないが、例えば、溝４の内面から熱酸化膜
５Ａ、堆積膜５Ｂの夫々を順次配列した多層膜で構成さ
れている。熱酸化膜５Ａは例えば２０［ｎｍ］程度の膜
厚で形成され、堆積膜５Ｂは例えば５０［ｎｍ］程度の
膜厚で形成されている。熱酸化膜５Ａは、n-型半導体層
１Ｂに溝４を形成した後、例えば、酸素ガス雰囲気又は
水蒸気雰囲気において９５０［℃］程度の熱処理を施す
ことによって形成される。堆積膜５Ｂは、例えば化学気
相成長(Ｃhemical Ｖapor Ｄeposition)法で堆積した酸
化珪素膜で形成されている。この酸化珪素膜は、例えば
８００［℃］程度の温度雰囲気中にて、シラン(Ｓｉ
Ｈ4)を酸素(Ｏ2)と反応させることによって形成され
る。
【００２９】前記n-型半導体層１Ｂの主面の素子形成領
域は溝４によって複数の島領域に区分されている。この
複数の島領域の夫々は行列状に規則的に配置され、その
平面形状は扁平八角形で形成されている。即ち、溝４
は、n-型半導体層１Ｂの主面の素子形成領域を複数の島
領域に区分し、これらの島領域の平面形状が扁平八角形
となるパターンで形成されている。なお、ＭＩＳＦＥＴ
のソース領域であるn+型半導体領域９は、溝４によって
区分されたn-型半導体層１Ｂの島領域の主面に形成され
ている。
【００３０】前記溝４の上縁部(溝４の側面とn-型半導
体層１Ｂの主面とが交わる部分)及びその底面縁部(溝４
の側面とその底面とが交わる部分)は、なだらかな形状
になっている。この溝４の上縁部及び低面縁部の形状
は、n-型半導体層１Ｂに溝４を形成した後、塩素ガスと
酸素ガスの混合ガスを用いたケミカルドライエッチング
を施すことによって形成される。
【００３１】前記n+型半導体領域９、ｐ型半導体領域８
の夫々には、層間絶縁膜１０に形成された接続孔１１Ａ
を通してソース配線１２Ａが電気的に接続されている。
層間絶縁膜１０は、ゲート電極６Ａとソース配線１２Ａ
との間に設けられ、ゲート電極６Ａとソース配線１２Ａ
とを絶縁分離している。ソース配線１２Ａは、例えばア
ルミニウム(Ａｌ)膜又はアルミニウム合金膜で形成され
ている。なお、ゲート電極６Ａと層間絶縁膜１０との間
には絶縁膜７が設けられている。
【００３２】前記ゲート電極６Ａは、図１及び図３に示
すように、n-型半導体層１の主面の周辺領域に引き出さ
れ、その主面上に形成されたゲート引出用電極６Ｂと一
体化されている。ゲート引出用電極６Ｂには、層間絶縁
膜１０に形成された接続孔１１Ｂを通してゲート配線１
２Ｂが電気的に接続されている。ゲート配線１２Ｂはソ
ース配線１２Ａと同一の層に形成され、互いに電気的に
分離されている。
【００３３】前記ソース配線１２Ａ上及びゲート配線１
２Ｂ上を含むn-型半導体層１Ｂの主面上の全面には、図
２及び図３に示すように、最終保護膜１３が形成されて
いる。この最終保護膜１３は、例えば、ソースガスの主
体としてテトラエトキシシラン(ＴＥＯＳ)ガスを使用す
るプラズマ化学気相成長(Ｐlasma Ｃhemical ＶaporＤe
position)法によって堆積された酸化珪素膜で形成され
ている。なお、最終保護膜１３には、ソース配線１２Ａ
の表面の一部を露出するボンディング開口が形成され、
更に、ゲート配線１２Ｂの表面の一部を露出するボンデ
ィング開口が形成されている。
【００３４】前記n+型半導体基板１の裏面にはドレイン
電極１４が形成されている。
【００３５】次に、前記パワートランジスタの製造方法
について、図４乃至図１４（製造方法を説明するための
要部断面図）を用いて説明する。なお、図８乃至図１４
において、図を見易くするため、断面を表わすハッチン
グ(斜線)は、一部省略している。
【００３６】まず、単結晶珪素からなるn+型半導体基板
１Ａを用意する。n+型半導体基板１は２×１０19［atom
s／cm3］程度の不純物濃度に設定されている。不純物と
しては、例えば砒素(Ａｓ)が導入されている。
【００３７】次に、図４に示すように、前記n+型半導体
基板１Ａの主面上に、エピタキシャル成長法でn-型半導
体層１Ｂを形成する。n-型半導体層１Ｂとしては、例え
ば、０．４［Ωcm］程度の比抵抗値及び６［μｍ］程度
の厚さで形成する。この工程により、n+型半導体基板１
Ａ及びn-型半導体基板１Ｂからなる半導体基体が形成さ
れる。
【００３８】次に、前記n-型半導体層１Ｂの主面上に５
００［ｎｍ］程度の膜厚の酸化珪素膜を形成する。この
酸化珪素膜は、例えば熱酸化法で形成する。
【００３９】次に、前記酸化珪素膜にパターンニングを
施し、図５に示すように、前記n-型半導体層１Ｂの溝形
成領域上に開口部３を有するマスク２を形成する。この
マスク２は、n-型半導体層１Ｂの主面の素子形成領域に
おいて、開口部３で規定された領域の平面形状が扁平八
角形となるパターンで形成する。
【００４０】次に、前記マスク２をエッチングマスクと
して使用し、図６に示すように、ｎ−型半導体層１Ｂの
主面からその深さ方向に向って溝４を形成する。この溝
４の形成は、例えば、塩素ガス又は臭化水素ガスを用
い、ＲＦ（Ｒadio Ｆrequency）パワーを高く設定した
異方性エッチング法で行う。溝４は、深さが１．５〜２
［μｍ］程度、幅が０．５〜２［μｍ］程度となるよう
に形成する。
【００４１】次に、ウエットエッチング処理を施し、前
記マスク２を前記溝４の上縁部（溝４の側面とn-型半導
体層１Ｂの主面とが交わる部分）から２００［ｎｍ］程
度後退させる。
【００４２】次に、塩素ガスと酸素ガスの混合ガスを用
いたケミカルドライエッチング処理を施し、図７に示す
ように、前記溝４の上縁部及び底面縁部（溝４の側面と
その底面とが交わる部分）をなだらかな形状にする。こ
の工程により、上縁部及び底面縁部の形状がなだらかな
溝４が得られる。その後、前記マスク２を除去する。
【００４３】次に、熱酸化処理を施し、前記溝４の内面
に１００［ｎｍ］程度の膜厚の犠牲熱酸化膜を形成した
後、前記犠牲熱酸化膜を除去する。この犠牲酸化膜の形
成及び除去は、溝４を形成する時に生じた欠陥、歪み、
汚染等を除去する目的として行なわれる。犠牲熱酸化膜
の形成は、１１００［℃］程度の高温度の酸素ガス雰囲
気中で行う。９５０［℃］程度の低温の熱酸化処理温度
で犠牲熱酸化膜の形成を行った場合、犠牲熱酸化膜の成
長時に生じる圧縮応力により、前段の工程でなだらかな
形状に加工した溝４の上縁部が角張った形状に変形して
しまうので、犠牲熱酸化膜の形成は１０００［℃］以上
の熱酸化処理温度で行う。なお、犠牲酸化膜の形成は、
窒素ガスで希釈した酸素ガス雰囲気中で行ってもよい。
【００４４】次に、熱酸化処理を施し、図８に示すよう
に、溝４の内面に２０［ｎｍ］程度の膜厚の熱酸化膜５
Ａを形成した後、図９に示すように、前記熱酸化膜５Ａ
の表面上に５０［ｎｍ］程度の膜厚の酸化珪素膜からな
る堆積膜５Ｂを化学気相成長法で堆積してゲート絶縁膜
５を形成する。熱酸化膜５Ａの形成は９５０［℃］程度
の低温の酸素ガス雰囲気中又は水蒸気雰囲気中で行う。
堆積膜５Ｂの堆積は８００［℃］程度の低温の温度雰囲
気中で行う。このゲート絶縁膜５の形成工程において、
９５０［℃］程度の低温の熱酸化処理温度で熱酸化膜５
Ａの形成を行っているため、熱酸化膜５Ａの成長時に生
じる圧縮応力により、前段の工程でなだらかな形状に加
工した溝４の上縁部（溝４の側面とn-型半導体層１Ｂの
主面とが交わる部分）が角張った形状に変形し、この上
縁部における熱酸化膜５Ａの膜厚が局所的に薄くなる
が、その部分を堆積膜５Ｂで補っているので、ゲート絶
縁膜５の絶縁耐圧は確保される。
【００４５】次に、前記溝４内を含むn-型半導体層１Ｂ
の主面上の全面に導電膜として例えば多結晶珪素膜を化
学気相成長法で形成する。この多結晶珪素膜には抵抗値
を低減する不純物(例えば燐(Ｐ))がその堆積中又は堆積
後に導入される。多結晶珪素膜は、例えば１［μｍ］程
度の膜厚で形成する。
【００４６】次に、前記多結晶珪素膜の表面を平坦化す
る。この平坦化は、例えばエッチバック法又は化学的機
械研磨(ＣＭＰ：Ｃhemical Ｍechanical Ｐolishing)法
で行う。
【００４７】次に、前記多結晶珪素膜にエッチング処理
を選択的に施し、図１０に示すように、前記溝４内にゲ
ート電極６Ａを形成すると共に、前記n-型半導体層１Ｂ
の主面の周辺領域上にゲート電極６Ａと一体化されたゲ
ート引出用電極(図３に示す）６Ｂを形成する。
【００４８】次に、前記n-型半導体層１Ｂの主面上に残
存する堆積膜５Ｂ、熱酸化膜５Ａの夫々を除去した後、
図１１に示すように、前記ゲート電極６Ａ上及びゲート
引出用電極６Ｂ上を含むn-型半導体層１Ｂの主面上の全
面に例えば酸化珪素膜からなる絶縁膜７を形成する。こ
の絶縁膜７の形成は熱酸化法又は化学気相成長法で行
う。
【００４９】次に、前記n-型半導体層１Ｂの主面の全面
にｐ型不純物(例えば硼素)をイオン打込み法で導入した
後、引き伸ばし拡散処理を施し、図１１に示すように、
チャネル形成領域であるｐ型半導体領域８を形成する。
引き伸ばし拡散処理は、１１００［℃］程度の温度のＮ
2ガス雰囲気中にて約１時間程度行う。
【００５０】次に、前記n-型半導体層１Ｂの主面である
前記ｐ型半導体層８の主面にｎ型不純物(例えば砒素)を
イオン打込み法で選択的に導入した後、９５０［℃］の
温度で約２０分程度のアニール処理を施し、図１２に示
すように、ソース領域であるn+型半導体領域９を形成す
る。ｎ型不純物の導入は、最終的な導入量が５×１０15
［atoms／cm2］程度に設定され、導入時のエネルギ量が
８０［ＫｅＶ］に設定された条件下において行う。この
工程により、n-型半導体層１Ｂの溝４内にゲート絶縁膜
５、ゲート電極６Ａの夫々を形成したトレンチゲート構
造のＭＩＳＦＥＴが形成される。
【００５１】ここまでの工程において、チャネル形成領
域であるｐ型半導体領域８及びソース領域であるn+型半
導体領域９の形成は、ゲート絶縁膜５である熱酸化膜５
Ａを形成した後に行っている。従って、熱酸化膜５Ａの
形成工程において、ｐ型半導体領域８の不純物やn+型半
導体領域９の不純物が熱酸化膜５Ａ中に取り込まれるこ
とはなく、不純物の取り込みによるゲート絶縁膜５の絶
縁耐圧の劣化を抑制できる。
【００５２】また、チャネル形成領域であるｐ型半導体
領域８の形成は、ゲート絶縁膜５である熱酸化膜５Ａを
形成した後に行っている。従って、溝４の側面における
ｐ型半導体領域８の不純物が熱酸化膜５Ａ中に取り込ま
れることはなく、チャネル形成領域の不純物濃度のバラ
ツキによるＭＩＳＦＥＴのしきい値電圧(Ｖth)の変動を
抑制できる。
【００５３】また、ソース領域であるn+型半導体領域９
の形成は、ゲート絶縁膜５である熱酸化膜５Ａを形成し
た後に行っている。従って、１１００［℃］程度の高温
の熱酸化処理温度で熱酸化膜５Ａの形成を行っても、n+
型半導体領域９の不純物が増速拡散することはなく、実
効チャネル長の縮小を抑制でき、ＭＩＳＦＥＴのパンチ
スルー耐圧を確保できる。また、９５０［℃］程度の低
温の熱酸化処理温度で熱酸化膜５Ａの形成を行い、熱酸
化膜５Ａの成長時に生じる圧縮応力によって溝４の上縁
部(溝４の側面とn-型半導体層１Ｂの主面とが交わる部
分)が角張った形状に変形し、この上縁部における熱酸
化膜５Ａの膜厚が局所的に薄くなっても、その部分を堆
積膜５Ｂで補うことができるので、ＭＩＳＦＥＴのゲー
ト耐圧を確保できる。
【００５４】次に、図１３に示すように、前記n-型半導
体層１Ｂ上の全面に、例えば５００［ｎｍ］程度の膜厚
の層間絶縁膜１０を形成する。層間絶縁膜１０として
は、例えばＢＰＳＧ(Ｂron Ｐhospho Ｓilicate Ｇlas
s）膜で形成する。
【００５５】次に、ＣＨＦ3ガスを用いた異方性ドライ
エッチング処理を施し、図１４に示すように、前記層間
絶縁膜１０に接続孔１１Ａ及び接続孔(図３に示す)１１
Ｂを形成する。
【００５６】次に、前記接続孔内を含むn-型半導体層１
Ｂの主面上の全面に例えばアルミニウム膜又はアルミニ
ウム合金膜からなる導電膜を形成した後、前記導電膜に
パターンニングを施し、ｐ型半導体領域８、n+型半導体
領域９の夫々に電気的に接続されるソース配線１２Ａを
形成すると共に、ゲート引出用電極６Ｂに電気的に接続
されるゲート配線１２Ｂを形成する。
【００５７】次に、前記ソース配線１２Ａ上及びゲート
引出用電極６Ｂ上を含むn-型半導体層１Ｂの主面上の全
面に最終保護膜１３を形成する。最終保護膜１３として
は、例えば、ソースガスの主体としてテトラエトキシシ
ラン(ＴＥＯＳ)ガスを使用するプラズマ化学気相成長法
によって堆積した酸化珪素膜で形成する。
【００５８】次に、前記最終保護膜１３に、ソース配線
１２Ａの一部の表面を露出するボンディング開口及びゲ
ート配線１２Ｂの一部の表面を露出するボンディング開
口を形成し、その後、前記n+型半導体基板１Ａの裏面に
研削処理を施し、その後、前記n+型半導体基板１の裏面
にドレイン電極１４を形成することにより、トレンチゲ
ート構造のＭＩＳＦＥＴを有するパワートランジスタが
ほぼ完成する。
【００５９】このように、本実施形態によれば、以下の
効果が得られる。
【００６０】トレンチゲート構造のＭＩＳＦＥＴを有す
る半導体装置の製造方法であって、ドレイン領域である
n-型半導体層１Ｂの表面からその深さ方向に向って溝４
を形成し、前記溝４の内面に熱酸化膜５Ａと堆積膜５Ｂ
からなるゲート絶縁膜５を形成し、かつ前記溝４内にゲ
ート電極６Ａを形成した後、前記n-型半導体層１Ｂに不
純物を導入してチャネル形成領域であるｐ型半導体領域
８を形成すると共に、前記ｐ型半導体領域８に不純物を
導入してソース領域であるn+型半導体領域９を形成す
る。
【００６１】これにより、ゲート絶縁膜５である熱酸化
膜５Ａを形成した後に、チャネル形成領域であるｐ型半
導体領域８及びソース領域であるn+型半導体領域９を形
成するので、ｐ型半導体領域８の不純物やn+型半導体領
域９の不純物が熱酸化膜５Ａ中に取り込まれることはな
く、不純物の取り込みによるゲート絶縁膜５の絶縁耐圧
の劣化を抑制できる。この結果、パワートランジスタ
(半導体装置)の信頼性を高めることができる。
【００６２】また、ゲート絶縁膜５である熱酸化膜５Ａ
を形成した後に、チャネル形成領域であるｐ型半導体領
域８を形成するので、溝４の側面におけるｐ型半導体領
域８の不純物が熱酸化膜５Ａ中に取り込まれることはな
く、チャネル形成領域の不純物濃度のバラツキによるＭ
ＩＳＦＥＴのしきい値電圧(Ｖth)の変動を抑制できる。
この結果、安定なＦＥＴ特性を再現性良く得ることがで
きる。
【００６３】また、ゲート絶縁膜５である熱酸化膜５Ａ
を形成した後に、ソース領域であるn-型半導体領域９を
形成するので、１１００［℃］程度の高温の熱酸化処理
温度で熱酸化膜５Ａの形成を行っても、n+型半導体領域
９の不純物が増速拡散することはなく、実効チャネル長
の縮小を抑制でき、ＭＩＳＦＥＴのパンチスルー耐圧を
確保できる。また、９５０［℃］程度の低温の熱酸化処
理温度で熱酸化膜５Ａの形成を行い、熱酸化膜５Ａの成
長時に生じる圧縮応力によって溝４の上縁部(溝４の側
面とn-型半導体層１Ｂの主面とが交わる部分）が角張っ
た形状に変形し、この上縁部における熱酸化膜５Ａの膜
厚が局所的に薄くなっても、その部分を堆積膜５Ｂで補
うことができるので、ＭＩＳＦＥＴのゲート耐圧を確保
できる。この結果、パワートランジスタ(半導体装置)の
信頼性を高めることができる。
【００６４】なお、本実施形態は、堆積膜５Ｂを酸化珪
素膜で形成した例について説明したが、堆積膜５Ｂは窒
化珪素膜又は酸窒化膜で形成してもよい。
【００６５】（実施形態２）本実施形態では、溝の形成
時にエッチングマスクとして使用されるマスクを酸化珪
素膜／窒化珪素膜／酸化珪素膜の夫々からなる多層膜で
形成した例について説明する。その理由は、前述の実施
形態１のように、溝の形成時にエッチングマスクとして
使用されるマスクを酸化珪素膜からなる単層膜で形成し
た場合、異方性エッチング時に生成された反応性の堆積
物を除去するためにフッ酸系のエッチング液を使用する
必要があり、この時、図６に示すマスク２の膜厚が薄過
ぎると、エッチング後にマスク２が除去されてしまい、
等方性エッチングで溝の上縁部をなだらかな形状にする
加工ができなくなってしまう。
【００６６】また、異方性エッチングの条件次第では、
反応性の堆積物が溝の側面に厚く生成される結果、これ
を取り除くために、フッ酸系のエッチングを長時間に亘
って行う必要が生じるので、溝の上縁部をなだらかな形
状に加工するための等方性エッチング時にマスクが無い
状態になる可能性が十分にある。本実施形態ではフッ酸
系のエッチング液で全くエッチングされない窒化珪素
(Ｓi3Ｎ4)膜を溝形成時のマスク材に使用することによ
って、溝を形成した後に十分なフッ酸系のエッチングが
行なえ、結果として等方性エッチング時に窒化珪素膜の
下層膜である酸化珪素膜を残すことができるので、溝の
上縁部の形状をなだらかな形状に加工することができ
る。
【００６７】以下、本発明の実施形態２であるパワート
ランジスタの製造方法について、図１５乃至図２６を用
いて説明する。なお、図１９乃至図２６において、図を
見易くするため、断面を表わすハッチング(斜線)は一部
省略している。
【００６８】まず、単結晶珪素からなるn+型半導体基板
１Ａの主面上に、エピタキシャル成長法でn-型半導体層
１Ｂを形成する。n-型半導体層１Ｂとしては、例えば、
０．４［Ωcm］程度の比抵抗値及び６［μｍ］程度の厚
さで形成する。この工程により、n+型半導体基板１Ａ及
びn-型半導体基板１Ｂからなる半導体基体が形成され
る。
【００６９】次に、図１５に示すように、前記n-型半導
体層１Ｂの主面上に、１００［ｎｍ］程度の膜厚の酸化
珪素膜２Ａ、２００［ｎｍ］程度の膜厚の窒化珪素膜２
Ｂ、４００［ｎｍ］程度の膜厚の酸化珪素膜２Ｃを順次
形成する。酸化珪素膜２Ａは熱酸化法で形成し、窒化珪
素膜２Ｂ及び酸化珪素膜２Ｃは化学気相成長法で形成す
る。
【００７０】次に、ＣＨＦ3等のガスを用いた異方性ド
ライエッチングで前記酸化珪素膜２Ｃ、窒化珪素膜２
Ｂ、酸化珪素膜２Ａの夫々に順次パターンニングを施
し、図１６に示すように、前記n-型半導体層１Ｂの溝形
成領域上に開口部３を有するマスク２を形成する。
【００７１】次に、前記マスク２をエッチングマスクと
して使用し、図１７に示すように、n-型半導体層１Ｂの
主面からその深さ方向に向って溝４を形成する。この溝
４の形成は、例えば、塩素ガス又は臭化水素ガスを用
い、ＲＦ(Ｒadio Ｆrequency）パワーを高く設定した異
方性エッチング法で行う。溝４は、深さが１．５〜２
［μｍ］程度、幅が０．５〜２［μｍ］程度となるよう
に形成する。
【００７２】次に、ウエットエッチング処理を施し、前
記マスク２の酸化珪素膜２Ａを前記溝４の上縁部(溝４
の側面とn-型半導体層１Ｂの主面とが交わる部分)から
５００［ｎｍ］〜１［μｍ］程度後退させる。この工程
において、溝４の側面に生成された反応性の堆積物と酸
化珪素膜２Ｃが全面除去され、窒化珪素膜２Ｂの表面が
露出される。
【００７３】次に、塩素ガスと酸素ガスの混合ガスを用
いたケミカルドライエッチング処理を施し、図１８に示
すように、前記溝４の上縁部及び底面縁部（溝４の側面
とその底面とが交わる部分）をなだらかな形状にする。
この工程により、上縁部及び底面縁部の形状がなだらか
な溝４が形成される。
【００７４】次に、熱酸化処理を施し、前記溝４の内面
に１００［ｎｍ］程度の膜厚の犠牲熱酸化膜を形成し
後、前記犠牲熱酸化膜を除去する。犠牲熱酸化膜の形成
は、１１００［℃］程度の高温度の酸素ガス雰囲気中で
行う。９５０［℃］程度の低温の熱酸化処理温度で犠牲
熱酸化膜の形成を行った場合、犠牲熱酸化膜の成長時に
生じる圧縮応力により、前段の工程でなだらかな形状に
加工した溝４の上縁部が角張った形状に変形してしまう
ので、犠牲熱酸化膜の形成は１０００［℃］以上の熱酸
化処理温度で行う。なお、犠牲酸化膜の形成は、窒素ガ
スで希釈した酸素ガス雰囲気中で行ってもよい。
【００７５】次に、熱酸化処理を施し、図１９に示すよ
うに、溝４の内面に２０［ｎｍ］程度の膜厚の熱酸化膜
５Ａを形成した後、図２０に示すように、前記熱酸化膜
５Ａの表面上に５０［ｎｍ］程度の膜厚の酸化珪素膜か
らなる堆積膜５Ｂを化学気相成長法で堆積してゲート絶
縁膜５を形成する。熱酸化膜５Ａの形成は、９５０
［℃］程度の低温の酸素ガス雰囲気中又は水蒸気雰囲気
中で行う。堆積膜５Ｂの堆積は８００［℃］程度の低温
の温度雰囲気中で行う。このゲート絶縁膜５の形成工程
において、９５０［℃］程度の低温の熱酸化処理温度で
熱酸化膜５Ａの形成を行っているため、熱酸化膜５Ａの
成長時に生じる圧縮応力により、前段の工程でなだらか
な形状に加工した溝４の上縁部（溝４の側面とn-型半導
体層１Ｂの主面とが交わる部分）が角張った形状に変形
し、この上縁部における熱酸化膜５Ａの膜厚が局所的に
薄くなるが、その部分を堆積膜５Ｂで補っているので、
ゲート絶縁膜５の絶縁耐圧は確保される。
【００７６】次に、前記溝４内を含むn-型半導体層１Ｂ
の主面上の全面に導電膜として例えば多結晶珪素膜を化
学気相成長法で形成する。この多結晶珪素膜には抵抗値
を低減する不純物(例えば燐)がその堆積中又は堆積後に
導入される。多結晶珪素膜は、例えば１［μｍ］程度の
膜厚で形成する。
【００７７】次に、前記多結晶珪素膜の表面を平坦化す
る。この平坦化は、例えばエッチバック法又は化学的機
械研磨法で行う。
【００７８】次に、前記多結晶珪素膜にエッチング処理
を選択的に施し、図２１に示すように、前記溝４内にゲ
ート電極６Ａを形成すると共に、前記n-型半導体層１Ｂ
の主面の周辺領域上にゲート電極６Ａと一体化されたゲ
ート引出用電極（図３に示す６Ｂ）を形成する。
【００７９】次に、前記窒化珪素膜２Ｂ上に残存する堆
積膜５Ｂを除去し、更に窒化珪素膜２Ｂを除去する。そ
の後、図２２に示すように、前記ゲート電極６Ａ上及び
ゲート引出用電極上を含むn-型半導体層１Ｂの主面上の
全面に例えば酸化珪素膜からなる絶縁膜７を形成する。
この絶縁膜７の形成は熱酸化法又は化学気相成長法で行
う。
【００８０】次に、前記n-型半導体層１Ｂの主面の全面
にｐ型不純物(例えば硼素)をイオン打込み法で導入した
後、引き伸ばし拡散処理を施し、図２３に示すように、
チャネル形成領域であるｐ型半導体領域８を形成する。
引き伸ばし拡散処理は、１１００［℃］の温度のＮ2ガ
ス雰囲気中にて約１時間程度行う。
【００８１】次に、前記n-型半導体層１Ｂの主面である
前記ｐ型半導体層８の主面にｎ型不純物(例えば砒素)を
イオン打込み法で選択的に導入した後、９５０［℃］の
温度で約２０分程度のアニール処理を施し、図２４に示
すように、ソース領域であるn+型半導体領域９を形成す
る。ｎ型不純物の導入は、最終的な導入量が５×１０15
［atoms／cm2］程度に設定され、導入時のエネルギ量が
８０［ＫｅＶ］に設定された条件下において行う。この
工程により、n-型半導体層１Ｂの溝４内にゲート絶縁膜
５、ゲート電極６Ａの夫々を形成したトレンチゲート構
造のＭＩＳＦＥＴが形成される。
【００８２】次に、図２４に示すように、前記n-型半導
体層１Ｂ上の全面に、例えば５００［ｎｍ］程度の膜厚
の層間絶縁膜１０を形成する。層間絶縁膜１０として
は、例えばＢＰＳＧ(Ｂron Ｐhospho Ｓilicate Ｇlas
s）膜で形成する。
【００８３】次に、ＣＨＦ3ガスを用いた異方性ドライ
エッチング処理を施し、図２５に示すように、前記層間
絶縁膜１０に接続孔１１Ａ及び接続孔(図３に示す１１
Ｂ)を形成する。
【００８４】次に、前記接続孔内を含むn-型半導体層１
Ｂの主面上の全面に例えばアルミニウム膜又はアルミニ
ウム合金膜からなる導電膜を形成した後、前記導電膜に
パターンニングを施し、ｐ型半導体領域８、n+型半導体
領域９の夫々に電気的に接続されるソース配線１２Ａを
形成すると共に、ゲート引出用電極に電気的に接続され
るゲート配線(図３に示す１２Ｂ)を形成する。
【００８５】次に、前記ソース配線１２Ａ上及びゲート
引出用電極６Ｂ上を含むn-型半導体層１Ｂの主面上の全
面に最終保護膜１３を形成する。最終保護膜１３として
は、例えば、ソースガスの主体としてテトラエトキシシ
ラン(ＴＥＯＳ)ガスを使用するプラズマ化学気相成長法
によって堆積した酸化珪素膜で形成する。
【００８６】次に、前記最終保護膜１３に、ソース配線
１２Ａの一部の表面を露出するボンディング開口及びゲ
ート配線１２Ｂの一部の表面を露出するボンディング開
口を形成し、その後、前記n+型半導体基板１Ａの裏面に
研削処理を施し、その後、図２６に示すように、前記n+
型半導体基板１の裏面にドレイン電極１４を形成するこ
とにより、トレンチゲート構造のＭＩＳＦＥＴを有する
パワートランジスタがほぼ完成する。
【００８７】このように、本実施形態の製造方法は、前
述の実施形態１と同様に、ドレイン領域であるn-型半導
体層１Ｂの主面からその深さ方向に向って溝４を形成
し、前記溝４の内面に熱酸化膜５Ａと堆積膜５Ｂからな
るゲート絶縁膜５を形成し、かつ前記溝４内にゲート電
極６Ａを形成した後、前記n-型半導体層１Ｂに不純物を
導入してチャネル形成領域であるｐ型半導体領域８を形
成すると共に、前記ｐ型半導体領域８に不純物を導入し
てソース領域であるn+型半導体領域９を形成するので、
前述の実施形態１と同様の効果が得られる。
【００８８】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００８９】例えば、本発明は、トレンチゲート構造の
ｐチャネル導電型ＭＩＳＦＥＴを有するパワートランジ
スタ(半導体装置)に適用できる。
【００９０】また、本発明は、トレンチゲート構造のＩ
ＧＢＴ（Ｉnsulated Ｇate Ｂipolar Ｔransistor)を有
するパワートランジスタ(半導体装置)に適用できる。
【００９１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００９２】トレンチゲート構造のトランジスタ素子を
有する半導体装置の信頼性を高め、かつ安定で再現性の
良いＦＥＴ特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるパワートランジスタ
(半導体装置)の要部平面図である。
【図２】図１に示すＡ−Ａ線の位置で切った断面図であ
る。
【図３】図１に示すＢ−Ｂ線の位置で切った断面図であ
る。
【図４】前記パワートランジスタの製造方法を説明する
ための要部断面図である。
【図５】前記パワートランジスタの製造方法を説明する
ための要部断面図である。
【図６】前記パワートランジスタの製造方法を説明する
ための要部断面図である。
【図７】前記パワートランジスタの製造方法を説明する
ための要部断面図である。
【図８】前記パワートランジスタの製造方法を説明する
ための要部断面図である。
【図９】前記パワートランジスタの製造方法を説明する
ための要部断面図である。
【図１０】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１１】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１２】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１３】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１４】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１５】本発明の実施形態２であるパワートランジス
タの製造方法を説明するための要部断面図である。
【図１６】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１７】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１８】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図１９】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２０】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２１】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２２】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２３】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２４】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２５】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【図２６】前記パワートランジスタの製造方法を説明す
るための要部断面図である。
【符号の説明】
１Ａ…n+型半導体基板、１Ｂ…n-型半導体層、２…マス
ク、３…開口、４…溝、５…ゲート絶縁膜、５Ａ…熱酸
化膜、５Ｂ…堆積膜、６Ａ…ゲート電極、６Ｂ…ゲート
引出用電極、７…絶縁膜、８…ｐ型半導体領域、９…n+
型半導体領域、１０…絶縁膜、１１…開口、１２Ａ…ソ
ース配線、１２Ｂ…ゲート配線、１３…最終保護膜、１
４…ドレイン電極。
フロントページの続き (72)発明者 中沢 芳人 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 小林 正義 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 工藤 聡 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 今井 保雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 久保 栄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 重松 卓 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 大西 紹弘 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 植澤 浩三 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 大石 健太郎 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 トレンチゲート構造のトランジスタ素子
    を有する半導体装置の製造方法であって、 半導体層の主面からその深さ方向に向って溝を形成し、
    前記溝の内面に熱酸化膜と堆積膜からなるゲート絶縁膜
    を形成し、かつ前記溝内にゲート電極を形成した後、前
    記半導体層に不純物を導入して半導体領域を形成するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 トレンチゲート構造のＭＩＳＦＥＴを有
    する半導体装置の製造方法であって、 半導体層の主面からその深さ方向に向って溝を形成し、
    前記溝の内面に熱酸化膜と堆積膜からなるゲート絶縁膜
    を形成し、かつ前記溝内にゲート電極を形成した後、前
    記半導体層に不純物を導入してチャネル形成領域である
    第１導電型半導体領域を形成すると共に、前記第１導電
    型半導体領域に不純物を導入してソース領域である第２
    導電型半導体領域を形成することを特徴とする半導体装
    置の製造方法。
  3. 【請求項３】 トレンチゲート構造のＭＩＳＦＥＴを有
    する半導体装置の製造方法であって、 ドレイン領域である第１導電型半導体層の主面からその
    深さ方向に向って溝を形成し、前記溝の内面に熱酸化膜
    と堆積膜からなるゲート絶縁膜を形成し、かつ前記溝内
    にゲート電極を形成した後、前記第１導電型半導体層に
    不純物を導入してチャネル形成領域である第２導電型半
    導体領域を形成すると共に、前記第２導電型半導体領域
    に不純物を導入してソース領域である第１導電型半導体
    領域を形成することを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 前記熱酸化膜の形成は酸素ガス雰囲気中
    又は水蒸気雰囲気中で行い、前記堆積膜の形成は化学気
    相成長法で行うことを特徴とする請求項１乃至請求項３
    のうちいずれか１項に記載の半導体装置の製造方法。
  5. 【請求項５】 前記堆積膜は、酸化珪素膜又は窒化珪素
    膜若しくは酸窒化膜であることを特徴とする請求項１乃
    至請求項４のうちいずれか１項に記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記溝を形成する工程の後であって、前
    記ゲート絶縁膜を形成する工程の前に、前記溝の内面に
    犠牲熱酸化膜を形成し、その後、前記犠牲熱酸化膜を除
    去する工程を具備することを特徴とする請求項１乃至請
    求項３のうちいずれか１項に記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記犠牲熱酸化膜の形成は、１０００
    ［℃］以上の酸素ガス雰囲気中又は窒素ガスで希釈した
    酸素ガス雰囲気中にて行うことを特徴とする請求項６に
    記載の半導体装置の製造方法。
JP23242597A 1997-08-28 1997-08-28 半導体装置の製造方法 Expired - Fee Related JP3502531B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP23242597A JP3502531B2 (ja) 1997-08-28 1997-08-28 半導体装置の製造方法
US09/137,508 US6168996B1 (en) 1997-08-28 1998-08-20 Method of fabricating semiconductor device
US09/621,620 US6307231B1 (en) 1997-08-28 2000-07-21 Method of fabricating semiconductor device
US09/957,041 US6410959B2 (en) 1997-08-28 2001-09-21 Method of fabricating semiconductor device
US10/106,364 US6512265B2 (en) 1997-08-28 2002-03-27 Method of fabricating semiconductor device
US10/325,915 US6720220B2 (en) 1997-08-28 2002-12-23 Method of fabricating semiconductor device
US10/785,103 US6803281B2 (en) 1997-08-28 2004-02-25 Method of fabricating semiconductor device
US10/948,262 US7180130B2 (en) 1997-08-28 2004-09-24 Method of fabricating semiconductor device
US11/653,418 US20070111423A1 (en) 1997-08-28 2007-01-16 Method of fabricating semiconductor device
US11/878,846 US20070290239A1 (en) 1997-08-28 2007-07-27 Method of fabricating semiconductor device
US11/882,626 US20070278567A1 (en) 1997-08-28 2007-08-03 Method of fabricating semiconductor device
US11/889,099 US20070290268A1 (en) 1997-08-28 2007-08-09 Method of fabricating semiconductor device
US12/724,323 US8076202B2 (en) 1997-08-28 2010-03-15 Method of fabricating semiconductor device
US13/107,542 US8354713B2 (en) 1997-08-28 2011-05-13 Method of fabricating semiconductor device
US13/291,999 US8748266B2 (en) 1997-08-28 2011-11-08 Method of fabricating semiconductor device
US14/259,702 US20140225189A1 (en) 1997-08-28 2014-04-23 Method of fabricating semiconductor device
US14/492,382 US9275863B2 (en) 1997-08-28 2014-09-22 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23242597A JP3502531B2 (ja) 1997-08-28 1997-08-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002226991A Division JP2003124233A (ja) 2002-08-05 2002-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1174514A true JPH1174514A (ja) 1999-03-16
JP3502531B2 JP3502531B2 (ja) 2004-03-02

Family

ID=16939074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23242597A Expired - Fee Related JP3502531B2 (ja) 1997-08-28 1997-08-28 半導体装置の製造方法

Country Status (2)

Country Link
US (16) US6168996B1 (ja)
JP (1) JP3502531B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203218A (ja) * 1999-11-24 2001-07-27 Fairchild Semiconductor Corp 半導体デバイスのトレンチの集積度を増大する方法
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004523095A (ja) * 2000-03-31 2004-07-29 ゼネラル セミコンダクター，インク． 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法
US6818949B2 (en) 1999-03-25 2004-11-16 Renesas Technology Corp. Semiconductor device and method for fabricating the same
US6847079B2 (en) 1999-09-13 2005-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
JP2005510087A (ja) * 2001-11-15 2005-04-14 ゼネラル セミコンダクター，インク． ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ
JP2005197274A (ja) * 2003-12-26 2005-07-21 Nec Electronics Corp 半導体装置及びその製造方法
JP2005286055A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005333112A (ja) * 2004-04-21 2005-12-02 Denso Corp 半導体装置及びその製造方法
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
JP2007096138A (ja) * 2005-09-29 2007-04-12 Denso Corp 半導体基板の製造方法、半導体基板、縦型スーパージャンクションｍｏｓデバイス、半導体基板の評価方法
JP2008235399A (ja) * 2007-03-19 2008-10-02 Toshiba Corp トレンチ型電力用半導体装置及びその製造方法
JP2008294473A (ja) * 2008-08-08 2008-12-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009071009A (ja) * 2007-09-13 2009-04-02 Hitachi Ltd 半導体装置及びその製造方法
JP2009525612A (ja) * 2006-02-02 2009-07-09 マイクロン テクノロジー， インク． 電界効果トランジスタを形成する方法、およびトランジスタゲートアレイとゲートアレイ周辺回路を含む集積回路を形成する方法
US7564099B2 (en) 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
JP2012231187A (ja) * 2012-08-29 2012-11-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2015201617A (ja) * 2014-03-31 2015-11-12 サンケン電気株式会社 半導体装置及びその製造方法
JP2016015503A (ja) * 2011-09-08 2016-01-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2016054324A (ja) * 2015-12-10 2016-04-14 ローム株式会社 半導体装置

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6362506B1 (en) * 1998-08-26 2002-03-26 Texas Instruments Incorporated Minimization-feasible word line structure for DRAM cell
US7098506B2 (en) * 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
GB0005650D0 (en) * 2000-03-10 2000-05-03 Koninkl Philips Electronics Nv Field-effect semiconductor devices
US6635534B2 (en) * 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6700158B1 (en) * 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
US20030181711A1 (en) * 2000-11-02 2003-09-25 Feder John N. Polynucleotide encoding a novel human potassium channel beta-subunit, K+Mbeta1
FR2819631B1 (fr) * 2001-01-12 2003-04-04 St Microelectronics Sa Procede de fabrication d'un substrat monocristallin, et circuit integre comportant un tel substrat
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
US20030073289A1 (en) * 2001-10-11 2003-04-17 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6781196B2 (en) * 2002-03-11 2004-08-24 General Semiconductor, Inc. Trench DMOS transistor having improved trench structure
DE10219917A1 (de) * 2002-05-03 2003-11-13 Infineon Technologies Ag Grabentransistor in einem Halbleiterkörper aus Silizium und Herstellungsverfahren
JP2004047599A (ja) * 2002-07-10 2004-02-12 Renesas Technology Corp 半導体装置およびその製造方法
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100485910B1 (ko) * 2003-06-20 2005-04-29 삼성전자주식회사 고내압 모스 트랜지스터 및 그 제조 방법
EP2560210B1 (en) 2003-09-24 2018-11-28 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7372088B2 (en) * 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP4091921B2 (ja) * 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
EP1734586A4 (en) * 2004-04-09 2008-03-12 Fuji Electric Holdings METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
TWI231960B (en) * 2004-05-31 2005-05-01 Mosel Vitelic Inc Method of forming films in the trench
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7115921B2 (en) * 2004-08-31 2006-10-03 International Business Machines Corporation Nano-scaled gate structure with self-interconnect capabilities
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US7709888B2 (en) * 2004-09-29 2010-05-04 Panasonic Corporation Semiconductor device
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP4841829B2 (ja) * 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060163650A1 (en) * 2005-01-27 2006-07-27 Ling Ma Power semiconductor device with endless gate trenches
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
KR101296984B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
DE102005059035B4 (de) * 2005-12-10 2007-11-08 X-Fab Semiconductor Foundries Ag Isolationsgrabenstrukturen für hohe Spannungen
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
TWI435430B (zh) * 2006-01-18 2014-04-21 維雪 希里康尼克斯公司 具高靜電放電性能之低電壓輸出驅動器
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
JP5198752B2 (ja) * 2006-09-28 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
DE102007004331B4 (de) * 2007-01-29 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit reduziertem mechanischen Stress
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN103762243B (zh) * 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
DE102008029235B3 (de) * 2008-06-19 2009-10-08 X-Fab Semiconductor Foundries Ag Kreuzungen von Isolationsgräben der SOI-Technologie
JP2010045123A (ja) * 2008-08-11 2010-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
CN102396070A (zh) * 2009-04-13 2012-03-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
DE102009060072B4 (de) * 2009-12-22 2017-05-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2011117920A1 (ja) * 2010-03-24 2011-09-29 パナソニック株式会社 半導体装置およびその製造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8859367B2 (en) 2010-07-09 2014-10-14 Micron Technology, Inc. Gate constructions of recessed access devices and methods of forming gate constructions of recessed access devices
DE102010046213B3 (de) 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
CN102623316A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法
US8415729B2 (en) * 2011-04-07 2013-04-09 Nanya Technology Corp. Power device with trenched gate structure and method of fabricating the same
JP6031681B2 (ja) * 2011-04-20 2016-11-24 パナソニックＩｐマネジメント株式会社 縦型ゲート半導体装置およびその製造方法
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
KR101873911B1 (ko) * 2011-06-07 2018-07-04 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
CN103782392A (zh) 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP6077251B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US20140167103A1 (en) * 2012-12-13 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method of manufacturing the same
CN103199053B (zh) * 2013-04-12 2015-08-19 矽力杰半导体技术(杭州)有限公司 沟槽的形成方法及半导体结构
JP6098474B2 (ja) * 2013-10-24 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105336740B (zh) * 2014-08-13 2019-11-19 联华电子股份有限公司 半导体元件及其制作方法
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
EP4565029A3 (en) 2014-08-19 2025-07-30 Vishay-Siliconix Mosfet semiconductor device
JP6563689B2 (ja) * 2015-05-27 2019-08-21 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子の製造方法
JP6792345B2 (ja) * 2016-04-06 2020-11-25 ローム株式会社 半導体装置の製造方法
DE102016007367A1 (de) * 2016-06-16 2017-10-19 Hochschule für Angewandte Wissenschaft und Kunst - Hildesheim/Holzminden/Göttingen Starres Fahrwerk für Nutzfahrzeuge
CN107978634B (zh) 2016-10-21 2022-05-24 联华电子股份有限公司 高压半导体组件以及其制作方法
CN108630540B (zh) * 2017-03-24 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP6872951B2 (ja) * 2017-03-30 2021-05-19 エイブリック株式会社 半導体装置及びその製造方法
CN107527944B (zh) * 2017-07-28 2020-04-14 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及其制造方法
US11289570B2 (en) * 2018-08-24 2022-03-29 Semiconductor Components Industries, Llc Semiconductor device having optimized drain termination and method therefor
JP7404204B2 (ja) * 2020-09-18 2023-12-25 株式会社東芝 半導体装置の製造方法
KR102817292B1 (ko) * 2020-11-30 2025-06-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7720756B2 (ja) * 2021-09-21 2025-08-08 株式会社東芝 半導体装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216370A (ja) 1986-03-18 1987-09-22 Seiko Instr & Electronics Ltd 半導体装置
JPS6437058A (en) 1987-07-31 1989-02-07 Rohm Co Ltd Insulated-gate field-effect transistor
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP2757262B2 (ja) 1989-06-09 1998-05-25 日本電信電話株式会社 半導体装置の製造方法
JP2623850B2 (ja) * 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH0417371A (ja) 1990-05-10 1992-01-22 Matsushita Electron Corp Ｍｏｓ電界効果トランジスタの製造方法
JPH04177728A (ja) 1990-11-09 1992-06-24 Matsushita Electric Ind Co Ltd 半導体絶縁膜およびその製造方法
US5366914A (en) * 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
JPH0653514A (ja) 1992-08-03 1994-02-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH06104445A (ja) * 1992-08-04 1994-04-15 Siliconix Inc 電力用ｍｏｓトランジスタ及びその製造方法
GB9216953D0 (en) * 1992-08-11 1992-09-23 Philips Electronics Uk Ltd A semiconductor component
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
JPH07135313A (ja) 1993-11-09 1995-05-23 Oki Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JPH07231088A (ja) 1994-02-18 1995-08-29 Nissan Motor Co Ltd Ｍｉｓ形電界効果トランジスタ
JPH07245400A (ja) 1994-03-08 1995-09-19 Toshiba Corp 電界効果型トランジスタとその製造方法
JPH07249770A (ja) 1994-03-10 1995-09-26 Toshiba Corp 半導体装置及びその製造方法
JP3155894B2 (ja) * 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
US5963800A (en) * 1995-06-16 1999-10-05 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) CMOS integration process having vertical channel
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US6163051A (en) * 1995-08-24 2000-12-19 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5940721A (en) 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5771156A (en) * 1995-11-22 1998-06-23 Hon Hai Precision Ind. Co., Ltd. I/O card and method making the same
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP4077529B2 (ja) * 1996-05-22 2008-04-16 フェアチャイルドコリア半導体株式会社 トレンチ拡散ｍｏｓトランジスタの製造方法
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
US5843846A (en) * 1996-12-31 1998-12-01 Intel Corporation Etch process to produce rounded top corners for sub-micron silicon trench applications
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3976374B2 (ja) 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US5919685A (en) * 1997-08-08 1999-07-06 Incyte Pharmaceuticals, Inc. Human aflatoxin B1 aldehyde reductase
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818949B2 (en) 1999-03-25 2004-11-16 Renesas Technology Corp. Semiconductor device and method for fabricating the same
US7189621B2 (en) 1999-03-25 2007-03-13 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US7180131B2 (en) 1999-09-13 2007-02-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
US7229882B2 (en) 1999-09-13 2007-06-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a field effect semiconductor device having a stacked gate insulation film and a gate electrode
US6847079B2 (en) 1999-09-13 2005-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
JP2001203218A (ja) * 1999-11-24 2001-07-27 Fairchild Semiconductor Corp 半導体デバイスのトレンチの集積度を増大する方法
JP2004523095A (ja) * 2000-03-31 2004-07-29 ゼネラル セミコンダクター，インク． 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2005510087A (ja) * 2001-11-15 2005-04-14 ゼネラル セミコンダクター，インク． ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7510953B2 (en) 2003-08-04 2009-03-31 International Rectifier Corporation Integrated fet and schottky device
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
JP2005197274A (ja) * 2003-12-26 2005-07-21 Nec Electronics Corp 半導体装置及びその製造方法
JP2005286055A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005333112A (ja) * 2004-04-21 2005-12-02 Denso Corp 半導体装置及びその製造方法
JP2007096138A (ja) * 2005-09-29 2007-04-12 Denso Corp 半導体基板の製造方法、半導体基板、縦型スーパージャンクションｍｏｓデバイス、半導体基板の評価方法
JP2009525612A (ja) * 2006-02-02 2009-07-09 マイクロン テクノロジー， インク． 電界効果トランジスタを形成する方法、およびトランジスタゲートアレイとゲートアレイ周辺回路を含む集積回路を形成する方法
US7564099B2 (en) 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
JP2008235399A (ja) * 2007-03-19 2008-10-02 Toshiba Corp トレンチ型電力用半導体装置及びその製造方法
JP2009071009A (ja) * 2007-09-13 2009-04-02 Hitachi Ltd 半導体装置及びその製造方法
JP2008294473A (ja) * 2008-08-08 2008-12-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2016015503A (ja) * 2011-09-08 2016-01-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2012231187A (ja) * 2012-08-29 2012-11-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2015201617A (ja) * 2014-03-31 2015-11-12 サンケン電気株式会社 半導体装置及びその製造方法
JP2016054324A (ja) * 2015-12-10 2016-04-14 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP3502531B2 (ja) 2004-03-02
US6720220B2 (en) 2004-04-13
US20050037579A1 (en) 2005-02-17
US20070290268A1 (en) 2007-12-20
US9275863B2 (en) 2016-03-01
US20150011081A1 (en) 2015-01-08
US20020009867A1 (en) 2002-01-24
US6307231B1 (en) 2001-10-23
US20020098656A1 (en) 2002-07-25
US20100173461A1 (en) 2010-07-08
US20030124806A1 (en) 2003-07-03
US8076202B2 (en) 2011-12-13
US20140225189A1 (en) 2014-08-14
US6410959B2 (en) 2002-06-25
US6512265B2 (en) 2003-01-28
US8748266B2 (en) 2014-06-10
US20040166656A1 (en) 2004-08-26
US8354713B2 (en) 2013-01-15
US6803281B2 (en) 2004-10-12
US20110215398A1 (en) 2011-09-08
US20070290239A1 (en) 2007-12-20
US20070278567A1 (en) 2007-12-06
US20120052675A1 (en) 2012-03-01
US6168996B1 (en) 2001-01-02
US20070111423A1 (en) 2007-05-17
US7180130B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
JP3502531B2 (ja) 半導体装置の製造方法
JP4608133B2 (ja) 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
JPH06112497A (ja) Ｄｍｏｓ電界効果トランジスタの製造方法
JPH04154147A (ja) 半導体装置およびその製造方法
JPH0586673B2 (ja)
JPH07249770A (ja) 半導体装置及びその製造方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
JP2000101074A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP3709814B2 (ja) 半導体装置とその製造方法
JP4943394B2 (ja) 半導体装置の製造方法
KR100319615B1 (ko) 반도체 장치에서의 소자격리방법
JP3498431B2 (ja) 半導体装置の製造方法
JPH04186746A (ja) 半導体装置およびその製造方法
JP2003124233A (ja) 半導体装置の製造方法
JPH1093101A (ja) 半導体装置及びその製造方法
JP2006313937A (ja) 半導体装置
JP2024113530A (ja) 半導体装置の製造方法
JPS59124143A (ja) 半導体集積回路の製造方法
JPH0870112A (ja) 半導体装置およびその製造方法
JPS5846063B2 (ja) 半導体装置及びその製法
JPH11233766A (ja) 縦型ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031205

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees