JPH118306A - マクロセル - Google Patents
マクロセルInfo
- Publication number
- JPH118306A JPH118306A JP16167697A JP16167697A JPH118306A JP H118306 A JPH118306 A JP H118306A JP 16167697 A JP16167697 A JP 16167697A JP 16167697 A JP16167697 A JP 16167697A JP H118306 A JPH118306 A JP H118306A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cell
- macro cell
- basic
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】従来のマクロセルのレイアウト設計にはコアが
設計終了した後に環状電源を設計し、更にコアとの結線
を設計しなければならず、マクロセルを設計する度に環
状電源を再設計しマクロセルの設計期間が長くなるとい
う欠点があった。 【解決手段】基本セル内にマクロセルの環状電源となる
べき配線を設け、基本セルが繰り返しアレイ配置後に環
状電源が結線されてなる形状からなり、アレイ配置され
た基本セル以外の周辺回路及びコ−ナ−セルに環状電源
となるべき配線を設け、基本セルが繰り返しアレイ配置
された後マクロセルに、周辺回路およびコ−ナ−セルを
配置してマクロセルの環状電源が結線されてなってい
る。 【効果】繰り返し基本セル、周辺回路、コ−ナ−セルを
配置したでけでマクロセルの環状電源が結線されるた
め、マクロセル設計する度に環状電源のレイアウト設計
をすることなくなりレイアウト設計の期間を短縮するこ
とができる。
設計終了した後に環状電源を設計し、更にコアとの結線
を設計しなければならず、マクロセルを設計する度に環
状電源を再設計しマクロセルの設計期間が長くなるとい
う欠点があった。 【解決手段】基本セル内にマクロセルの環状電源となる
べき配線を設け、基本セルが繰り返しアレイ配置後に環
状電源が結線されてなる形状からなり、アレイ配置され
た基本セル以外の周辺回路及びコ−ナ−セルに環状電源
となるべき配線を設け、基本セルが繰り返しアレイ配置
された後マクロセルに、周辺回路およびコ−ナ−セルを
配置してマクロセルの環状電源が結線されてなってい
る。 【効果】繰り返し基本セル、周辺回路、コ−ナ−セルを
配置したでけでマクロセルの環状電源が結線されるた
め、マクロセル設計する度に環状電源のレイアウト設計
をすることなくなりレイアウト設計の期間を短縮するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、マクロセルを１つ
のチップ内に有する半導体集積回路装置に関し、特に環
状電源を有するマクロセルに関する。
のチップ内に有する半導体集積回路装置に関し、特に環
状電源を有するマクロセルに関する。
【０００２】
【従来の技術】従来のマクロセルの電源の概略図を図２
に示す。１１は環状電源であり電圧電源と接地電源の対
が用意されている。１３はマクロセルのコアである。１
２は環状電源１１からマクロセルコア１３の部分への電
源供給結線である。
に示す。１１は環状電源であり電圧電源と接地電源の対
が用意されている。１３はマクロセルのコアである。１
２は環状電源１１からマクロセルコア１３の部分への電
源供給結線である。
【０００３】以下にマクロセルの設計手順を示す。従来
のマクロセルの設計においては、まず機能を実現するた
めに基本セルを用い高集積に設計したコア１３の部分の
レイアウト設計を要求された仕様毎にその都度行い、要
求された仕様を満足したコア設計が終了した後にコアに
合うようにレイアウトル−ルを考慮しながらコアとは別
に環状電源１１をその都度用意し、最後にコアと環状電
源を電気的に矛盾なく電源を供給する電源接続結線１２
をその都度設計していた。
のマクロセルの設計においては、まず機能を実現するた
めに基本セルを用い高集積に設計したコア１３の部分の
レイアウト設計を要求された仕様毎にその都度行い、要
求された仕様を満足したコア設計が終了した後にコアに
合うようにレイアウトル−ルを考慮しながらコアとは別
に環状電源１１をその都度用意し、最後にコアと環状電
源を電気的に矛盾なく電源を供給する電源接続結線１２
をその都度設計していた。
【０００４】
【発明が解決しようとする課題】しかるに上述した従来
のマクロセルに於いてはマクロセルの環状電源のレイア
ウト設計にはコアが設計終了した後に環状電源とコアの
レイアウトル−ルを考慮しながら設計し、更に環状電源
とコアとの結線を電気的に矛盾しないよう考慮しながら
設計しなければなかった。
のマクロセルに於いてはマクロセルの環状電源のレイア
ウト設計にはコアが設計終了した後に環状電源とコアの
レイアウトル−ルを考慮しながら設計し、更に環状電源
とコアとの結線を電気的に矛盾しないよう考慮しながら
設計しなければなかった。
【０００５】この結果、マクロセルを設計する度に環状
電源を再設計しなければならなかった。基本セルを用い
たマクロセルの仕様は多種にわたり、且つ短い期間で設
計を終了しなければならないにもかかわらず、マクロセ
ルの設計期間が長くなるという欠点があった。
電源を再設計しなければならなかった。基本セルを用い
たマクロセルの仕様は多種にわたり、且つ短い期間で設
計を終了しなければならないにもかかわらず、マクロセ
ルの設計期間が長くなるという欠点があった。
【０００６】
【課題を解決するための手段】本発明は前記問題点を解
決することを目的としてなされたもので、特定な機能を
実現する為に、同一の機能を持ちほぼ同一の大きさをも
った基本セルを繰り返しアレイ配置し、且つ環状電源を
供給するための環状に結線されてなる環状電源を有する
マクロセルに於いて、基本セル内にマクロセルの環状電
源となるべき配線を設け、環状電源となるべき配線がア
レイ配置される基本セルの数に対応して、基本セルが繰
り返しアレイ配置後に環状電源が結線されてなる形状か
らなり、アレイ配置された基本セル以外の周辺回路及び
隅に配置されてなるコ−ナ−セルに環状電源となるべき
配線を設け、基本セルが繰り返しアレイ配置された後マ
クロセルに、周辺回路およびコ−ナ−セルを配置してマ
クロセルの環状電源が結線されて成っている。
決することを目的としてなされたもので、特定な機能を
実現する為に、同一の機能を持ちほぼ同一の大きさをも
った基本セルを繰り返しアレイ配置し、且つ環状電源を
供給するための環状に結線されてなる環状電源を有する
マクロセルに於いて、基本セル内にマクロセルの環状電
源となるべき配線を設け、環状電源となるべき配線がア
レイ配置される基本セルの数に対応して、基本セルが繰
り返しアレイ配置後に環状電源が結線されてなる形状か
らなり、アレイ配置された基本セル以外の周辺回路及び
隅に配置されてなるコ−ナ−セルに環状電源となるべき
配線を設け、基本セルが繰り返しアレイ配置された後マ
クロセルに、周辺回路およびコ−ナ−セルを配置してマ
クロセルの環状電源が結線されて成っている。
【０００７】
【発明の実施の形態】次に本発明について以下に図面を
用いて説明する。図１は本発明の実施例を示した配置図
である。４０−１、４０−２、４０−３、４０−４は繰
り返し仕様の機能が実現する基本セルであり、２０−
１、２０−２、２０−３、２０−４はコ−ナ−セル、５
０−１は周辺回路セルである。ここで斜線部は環状電源
領域を示しており、電圧電源と接地電源から成る。
用いて説明する。図１は本発明の実施例を示した配置図
である。４０−１、４０−２、４０−３、４０−４は繰
り返し仕様の機能が実現する基本セルであり、２０−
１、２０−２、２０−３、２０−４はコ−ナ−セル、５
０−１は周辺回路セルである。ここで斜線部は環状電源
領域を示しており、電圧電源と接地電源から成る。
【０００８】各繰り返し基本セルの単位は点線で囲まれ
た領域であり、基本セル内に斜線で示された環状電源領
域に電圧電源と接地電源が事前に配置されており基本セ
ルが繰り返しアレイ配置された場合に電気的およびレイ
アウトル−ル的に矛盾なく結線される構成となってい
る。４０−１の繰り返しセルでは、５０−１の周辺回路
セルの配線領域を考慮した構成で、基本セルと環状電源
領域間に５０−１の周辺回路が配置されて結線される。
た領域であり、基本セル内に斜線で示された環状電源領
域に電圧電源と接地電源が事前に配置されており基本セ
ルが繰り返しアレイ配置された場合に電気的およびレイ
アウトル−ル的に矛盾なく結線される構成となってい
る。４０−１の繰り返しセルでは、５０−１の周辺回路
セルの配線領域を考慮した構成で、基本セルと環状電源
領域間に５０−１の周辺回路が配置されて結線される。
【０００９】コ−ナ−セルには、電圧電源と接地電源か
ら成る環状電源領域と環状電源と繰り返し基本セルと周
辺回路セルから成る内部コアとに電気的およびレイアウ
トル−ル的に矛盾なく結線されることから成り、繰り返
しアレイ配置された環状電源と電気的およびレイアウト
的に矛盾なく結線される構成となっている。
ら成る環状電源領域と環状電源と繰り返し基本セルと周
辺回路セルから成る内部コアとに電気的およびレイアウ
トル−ル的に矛盾なく結線されることから成り、繰り返
しアレイ配置された環状電源と電気的およびレイアウト
的に矛盾なく結線される構成となっている。
【００１０】以上のセル構成とすることにより、内部コ
アとして繰り返し基本セルをアレイ配置し、周辺回路セ
ルを配置し、コ−ナ−セルを４隅に配置することのみに
より電気的およびレイアウトル−ルに矛盾がない構成と
することができる。
アとして繰り返し基本セルをアレイ配置し、周辺回路セ
ルを配置し、コ−ナ−セルを４隅に配置することのみに
より電気的およびレイアウトル−ルに矛盾がない構成と
することができる。
【００１１】本実施例においては片側のみに環状電源領
域を設けているが、繰り返し基本セルによっては両側に
環状電源を設けても構成できる当然可能である。
域を設けているが、繰り返し基本セルによっては両側に
環状電源を設けても構成できる当然可能である。
【００１２】
【発明の効果】以上説明したように本発明は基本セル内
にマクロセルの環状電源となるべき配線を設け、環状電
源となるべき配線がアレイ配置される基本セルの数に対
応して、基本セルが繰り返しアレイ配置後に環状電源が
結線されてなる形状からなり、アレイ配置された基本セ
ル以外の周辺回路及び隅に配置されてなるコ−ナ−セル
に環状電源となるべき配線を設けてあるため、基本セル
が繰り返しアレイ配置された後マクロセルに、周辺回路
および前記コ−ナ−セルを配置したでけでマクロセルの
環状電源が結線されるため、マクロセル設計する度に環
状電源のレイアウト設計を特にすることなく、マクロセ
ルのコアを配置することだけで環状電源が形成され、レ
イアウト設計の期間を短縮することができる効果があ
る。
にマクロセルの環状電源となるべき配線を設け、環状電
源となるべき配線がアレイ配置される基本セルの数に対
応して、基本セルが繰り返しアレイ配置後に環状電源が
結線されてなる形状からなり、アレイ配置された基本セ
ル以外の周辺回路及び隅に配置されてなるコ−ナ−セル
に環状電源となるべき配線を設けてあるため、基本セル
が繰り返しアレイ配置された後マクロセルに、周辺回路
および前記コ−ナ−セルを配置したでけでマクロセルの
環状電源が結線されるため、マクロセル設計する度に環
状電源のレイアウト設計を特にすることなく、マクロセ
ルのコアを配置することだけで環状電源が形成され、レ
イアウト設計の期間を短縮することができる効果があ
る。
【図１】本発明の実施例を示した配置図。
【図２】従来の技術を示した配置図。
１１、３０・・・環状電源領域 １２・・・環状電源と内部コア接続電源領域 １３・・・内部コア ２０−１、２０−２、２０−３、２０−４・・・コ−ナ
−セル ４０−１、４０−２、４０−３、４０−４・・・繰り返
し基本セル ５０−１・・・周辺回路セル
−セル ４０−１、４０−２、４０−３、４０−４・・・繰り返
し基本セル ５０−１・・・周辺回路セル
Claims (3)
- 【請求項１】特定な機能を実現する為に、同一の機能を
持ちほぼ同一の大きさをもった基本セルを繰り返しアレ
イ配置し、且つ環状電源を供給するための環状に結線さ
れてなる環状電源を有するマクロセルに於いて、前記基
本セル内にマクロセルの環状電源となるべき配線を設
け、前記環状電源となるべき配線がアレイ配置される基
本セルの数に対応して、前記基本セルが繰り返しアレイ
配置後に環状電源が結線されてなる形状からなり、前記
アレイ配置された基本セル以外の周辺回路及び隅に配置
されてなるコ−ナ−セルに環状電源となるべき配線を設
け、前記基本セルが繰り返しアレイ配置された後マクロ
セルに、前記周辺回路および前記コ−ナ−セルを配置し
てマクロセルの環状電源が結線されてなることを特徴と
するマクロセル。 - 【請求項２】請求項１記載の基本セルが、行方向にアレ
イ配置される構造からなり基本セル内にある環状電源が
行方向に結線されてなることを特徴とするマクロセル。 - 【請求項３】請求項１記載の基本セルが、列方向にアレ
イ配置される構造からなり基本セル内にある環状電源が
列方向に結線されてなることを特徴とするマクロセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16167697A JPH118306A (ja) | 1997-06-18 | 1997-06-18 | マクロセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16167697A JPH118306A (ja) | 1997-06-18 | 1997-06-18 | マクロセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118306A true JPH118306A (ja) | 1999-01-12 |
Family
ID=15739730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16167697A Withdrawn JPH118306A (ja) | 1997-06-18 | 1997-06-18 | マクロセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118306A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411267B2 (en) | 2004-03-30 | 2008-08-12 | Renesas Technology Corp. | Semiconductor integrated circuit device |
-
1997
- 1997-06-18 JP JP16167697A patent/JPH118306A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411267B2 (en) | 2004-03-30 | 2008-08-12 | Renesas Technology Corp. | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104011857B (zh) | 具有多个可编程区的栅极阵列架构 | |
| EP0167365B1 (en) | Standard cell lsis | |
| US20040143797A1 (en) | 7-Tracks standard cell library | |
| JP2004022877A (ja) | 複数電源用スタンダードセル、自動配置配線用スタンダードセルライブラリ、電源配線方法及び半導体集積装置 | |
| JPH0282552A (ja) | 半導体集積回路 | |
| CA1290076C (en) | Method of combining gate array and standard cell circuits on a common semiconductor chip | |
| EP0458244A2 (en) | Cell library method for semiconductor integrated circuit design | |
| US6781170B2 (en) | Integrated circuit base transistor structure and associated programmable cell library | |
| KR100586751B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP2001035922A (ja) | 半導体集積回路 | |
| JPH05326843A (ja) | 半導体集積回路装置 | |
| JP2932776B2 (ja) | Ｃｍｏｓ−ｌｓｉのセルのレイアウト方法 | |
| JPH0433368A (ja) | ゲートアレイ半導体装置 | |
| JPH11265998A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001036050A (ja) | 半導体集積回路用の基本セル | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JP2005150338A (ja) | 半導体装置およびその設計方法 | |
| JPH03220750A (ja) | 半導体集積回路 | |
| JPH0714926A (ja) | 半導体装置のセル配置方法 | |
| JPH0493047A (ja) | 半導体集積回路装置 | |
| JPH05291541A (ja) | 半導体集積回路装置 | |
| JPS5946045A (ja) | 半導体集積回路装置 | |
| JPH0225070A (ja) | 半導体集積回路装置 | |
| JPS63152145A (ja) | 半導体集積回路装置 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050112 |