JPH03220750A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03220750A JPH03220750A JP1683590A JP1683590A JPH03220750A JP H03220750 A JPH03220750 A JP H03220750A JP 1683590 A JP1683590 A JP 1683590A JP 1683590 A JP1683590 A JP 1683590A JP H03220750 A JPH03220750 A JP H03220750A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- output buffer
- input
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にスタンダードセル
方式のレイアウトで配置された機能ブロックを有する半
導体集積回路に関する。
方式のレイアウトで配置された機能ブロックを有する半
導体集積回路に関する。
従来の半導体集積回路は、半導体チップ上に内部論理ブ
ロックを配置する内部領域と外部回路の高ｙネルギー信
号と内部領域の低エネルギー信号の峯゛換を行う入出力
バッファ回路を配置する外部領域に区画されている。
ロックを配置する内部領域と外部回路の高ｙネルギー信
号と内部領域の低エネルギー信号の峯゛換を行う入出力
バッファ回路を配置する外部領域に区画されている。
第３図は従来の半導体集積回路の一例を示すレイアウト
図である。
図である。
第３図に示すように、半導体チップの周縁に設けた外部
領域は内部領域を囲んで形成され、外部領域内に設けた
入出力バッファ回路１５は自動配置配線の容易化のため
同一形状を有して配置され、外部回路接続用のパッド電
極１６に接続されている。内部領域内に設けたポリセル
状のセルアレイ１４に論理ブロックを配置し、特殊機能
ブロック１２と合わせて自動配線をおこなうことにより
所望の論理機能を持つ半導体集積回路を構成する。
領域は内部領域を囲んで形成され、外部領域内に設けた
入出力バッファ回路１５は自動配置配線の容易化のため
同一形状を有して配置され、外部回路接続用のパッド電
極１６に接続されている。内部領域内に設けたポリセル
状のセルアレイ１４に論理ブロックを配置し、特殊機能
ブロック１２と合わせて自動配線をおこなうことにより
所望の論理機能を持つ半導体集積回路を構成する。
ここで、論理機能ブロックや特殊機能ブロックはそれぞ
れあらかじめトランジスタの大きさやブロック内の配置
について最適に設計されている。
れあらかじめトランジスタの大きさやブロック内の配置
について最適に設計されている。
チップ上に該ブロックを自動配置し、該ブロックの端子
間を自動配線することにより、短期間で所望の論理機能
を持つ半導体集積回路を設計することができる。
間を自動配線することにより、短期間で所望の論理機能
を持つ半導体集積回路を設計することができる。
このとき、チップ単価を低減するため、チップサイズの
最小化を条件に自動配置配線がおこなわれる。
最小化を条件に自動配置配線がおこなわれる。
上述した従来の半導体集積回路は、半導体基板上に実装
された回路について所望の論理機能が得られるか試験さ
れる。
された回路について所望の論理機能が得られるか試験さ
れる。
このとき、所望の論理機能が得られなかった場合、又は
論理機能の変更、追加の必要が生じた場合、再び自動配
置配線をおこなわなければならなかった。この為設計期
間の長期化や拡散マスクの再作成による開発費の増加、
さらにチップサイズの肥大化が生じる欠点があった。
論理機能の変更、追加の必要が生じた場合、再び自動配
置配線をおこなわなければならなかった。この為設計期
間の長期化や拡散マスクの再作成による開発費の増加、
さらにチップサイズの肥大化が生じる欠点があった。
本発明の半導体集積回路は、入出力バッファの位置する
外部領域の一部に設けた同一サイズのトランジスタを有
するセルアレイを有し、チップ再設計を要する場合、該
セルアレイを利用し配線工程のみの変更によって所望の
論理機能の変更、追加をおこなう。
外部領域の一部に設けた同一サイズのトランジスタを有
するセルアレイを有し、チップ再設計を要する場合、該
セルアレイを利用し配線工程のみの変更によって所望の
論理機能の変更、追加をおこなう。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示すレイアウト図であ
る。
る。
第１図に示すように、半導体チップ７の内部領域に内部
セルアレイ４が設けられ、内部領域の外周の半導体チッ
プ７の外部領域に入出力バッファ回路５が配置されて設
けられ、各入出力バッファ回路５の間に再設計用のセル
アレイ１〜３を配置して設け、入出力バッファ回路５に
は外部回路接続用のパッド電極が接続されている。
セルアレイ４が設けられ、内部領域の外周の半導体チッ
プ７の外部領域に入出力バッファ回路５が配置されて設
けられ、各入出力バッファ回路５の間に再設計用のセル
アレイ１〜３を配置して設け、入出力バッファ回路５に
は外部回路接続用のパッド電極が接続されている。
第２図は本発明の第２の実施例を示すレイアウト図であ
る。
る。
第２図に示すように、セルアレイ１の面積が人出力バッ
ファ回路５の２個分の面積をもち、セルアレイ２がバッ
ト電極形成領域の一部を使用して配置されている以外は
第１の実施例と同じ構成を有している。
ファ回路５の２個分の面積をもち、セルアレイ２がバッ
ト電極形成領域の一部を使用して配置されている以外は
第１の実施例と同じ構成を有している。
以上説明したように本発明は入出力バッファ回路を設け
た外部領域の内の一部に行列状に配置されたトランジス
タを未使用のセルアレイとしてあらかじめ配置しておく
ことにより、所望論理機能の変更や追加等のチップ再設
計が必要になった場合、該セルアレイを利用し、トラン
ジスタ形成工程の設計変更をおこなうことなく、配線工
程のみの変更で所望の論理機能の変更追加をおこなうこ
とができる。したがってチップ再設計の短期化。
た外部領域の内の一部に行列状に配置されたトランジス
タを未使用のセルアレイとしてあらかじめ配置しておく
ことにより、所望論理機能の変更や追加等のチップ再設
計が必要になった場合、該セルアレイを利用し、トラン
ジスタ形成工程の設計変更をおこなうことなく、配線工
程のみの変更で所望の論理機能の変更追加をおこなうこ
とができる。したがってチップ再設計の短期化。
拡散マスクの製作費の低減化の効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を示
すレイアウト図、第３図は従来の半導体集積回路を示す
レイアウト図である。 １．２．３・・・セルアレイ、４，１４・・・内部セル
アレイ、５．１５・・・入出力バッファ回路、６゜６・
・・パッド電極、 ７゜ ７・・・半導体チップ、 １２・・・特殊機能ブロック。
すレイアウト図、第３図は従来の半導体集積回路を示す
レイアウト図である。 １．２．３・・・セルアレイ、４，１４・・・内部セル
アレイ、５．１５・・・入出力バッファ回路、６゜６・
・・パッド電極、 ７゜ ７・・・半導体チップ、 １２・・・特殊機能ブロック。
Claims (1)
- 半導体チップ上に複数の回路ブロックを配置し、これら
の回路ブロックを相互に結線することにより所望の論理
回路を得る半導体集積回路において、前記半導体チップ
の周縁部に設けた入出力バッファ回路を配置する外部領
域の一部に設けた内部論理セルアレイのセルと同等のセ
ルを有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1683590A JPH03220750A (ja) | 1990-01-25 | 1990-01-25 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1683590A JPH03220750A (ja) | 1990-01-25 | 1990-01-25 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220750A true JPH03220750A (ja) | 1991-09-27 |
Family
ID=11927258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1683590A Pending JPH03220750A (ja) | 1990-01-25 | 1990-01-25 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220750A (ja) |
-
1990
- 1990-01-25 JP JP1683590A patent/JPH03220750A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2742052B2 (ja) | 相補型ｍｉｓマスタスライス論理集積回路 | |
| EP0093003B1 (en) | Gate array large scale integrated circuit devices | |
| JPH0527981B2 (ja) | ||
| JPH02152254A (ja) | 半導体集積回路装置 | |
| JPH03220750A (ja) | 半導体集積回路 | |
| JPS6329826B2 (ja) | ||
| JPH0287550A (ja) | マスタースライス方式半導体集積回路 | |
| JPH023279A (ja) | 相補型ｍｉｓマスタスライスｌｓｉの基本セル | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH05167048A (ja) | ゲートアレー | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JP2682210B2 (ja) | ゲートアレイ方式半導体集積回路 | |
| JPH0382140A (ja) | 半導体集積回路装置 | |
| JPS6320440U (ja) | ||
| JPH04171844A (ja) | 半導体集積回路 | |
| JPH04368175A (ja) | マスタスライスｌｓｉ | |
| JPH118306A (ja) | マクロセル | |
| JPH04151868A (ja) | 半導体集積回路装置 | |
| JPH0383376A (ja) | ゲートアレイ | |
| JPH03155669A (ja) | ゲートアレイ装置 | |
| JPH05283659A (ja) | 半導体集積回路装置 | |
| JPH01204445A (ja) | 半導体集積回路 | |
| JPH02199850A (ja) | ゲートアレイ半導体集積回路 | |
| JPH01232741A (ja) | 半導体集積回路装置 | |
| JPH1012849A (ja) | 半導体集積回路装置 |