JPH118322A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH118322A JPH118322A JP9161693A JP16169397A JPH118322A JP H118322 A JPH118322 A JP H118322A JP 9161693 A JP9161693 A JP 9161693A JP 16169397 A JP16169397 A JP 16169397A JP H118322 A JPH118322 A JP H118322A
- Authority
- JP
- Japan
- Prior art keywords
- control gate
- insulating film
- semiconductor device
- gate
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000002356 single layer Substances 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】ポリシリコン１層ＥＥＰＲＯＭにおいて、半導
体記憶素子のデータ保持特性を悪くすることなく、デー
タ書き換え効率が良く、且つ微細化に適した半導体装置
とその製造方法を提供する。 【解決手段】コントロールゲートとフローティングゲー
トの間に凹凸を形成する。シリコン窒化膜を半導体基板
２０１上に形成し、コントロールゲートが形成される領
域の半導体基板２０１上に熱酸化法を行い、疑似フィー
ルド絶縁膜２０８を形成する。その後、前記第１シリコ
ン窒化膜を除去する。次に、疑似フィールド絶縁膜２０
８を除去し、コントロールゲートが形成される領域上に
凹凸を形成する。次に半導体基板２０１上に熱酸化法に
より絶縁膜２０５を形成する。フォト及びイオン注入法
により、コントロールゲート２０３及び、フローティン
グゲート直下の濃い拡散層２０４を形成する。
体記憶素子のデータ保持特性を悪くすることなく、デー
タ書き換え効率が良く、且つ微細化に適した半導体装置
とその製造方法を提供する。 【解決手段】コントロールゲートとフローティングゲー
トの間に凹凸を形成する。シリコン窒化膜を半導体基板
２０１上に形成し、コントロールゲートが形成される領
域の半導体基板２０１上に熱酸化法を行い、疑似フィー
ルド絶縁膜２０８を形成する。その後、前記第１シリコ
ン窒化膜を除去する。次に、疑似フィールド絶縁膜２０
８を除去し、コントロールゲートが形成される領域上に
凹凸を形成する。次に半導体基板２０１上に熱酸化法に
より絶縁膜２０５を形成する。フォト及びイオン注入法
により、コントロールゲート２０３及び、フローティン
グゲート直下の濃い拡散層２０４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体記憶素子の製造装置とその製造方法に関
する。
し、特に半導体記憶素子の製造装置とその製造方法に関
する。
【０００２】
【従来の技術】従来の半導体記憶装置は、図３のようで
あった。シリコン基板３０１上にフィールド絶縁膜３０
２、及び絶縁膜３０５、及びトンネル酸化膜３０６があ
り、前記フィールド絶縁膜３０２、及び前記絶縁膜３０
５、及び前記トンネル酸化膜３０６上に多結晶シリコン
膜３０７があり、前記シリコン基板３０１中にコントロ
ールゲート３０３及び濃い拡散層３０４が形成されてい
た。
あった。シリコン基板３０１上にフィールド絶縁膜３０
２、及び絶縁膜３０５、及びトンネル酸化膜３０６があ
り、前記フィールド絶縁膜３０２、及び前記絶縁膜３０
５、及び前記トンネル酸化膜３０６上に多結晶シリコン
膜３０７があり、前記シリコン基板３０１中にコントロ
ールゲート３０３及び濃い拡散層３０４が形成されてい
た。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来の
技術では、半導体記憶素子を微細化できないという問題
があった。もし、前記半導体記憶素子を微細化しようと
してコントロールゲートとフローティングゲート間の面
積を小さくするとコントロールゲートとフローティング
ゲート間の容量が小さくなり、データの書き込み効率が
悪くなるという問題があった。また、前記コントロール
ゲートとフローティングゲート間の容量を大きく使用と
して、前記コントロールゲートとフローティングゲート
間絶縁膜の厚さを薄くしようとするとデータ保持特性が
悪くなるという問題があった。
技術では、半導体記憶素子を微細化できないという問題
があった。もし、前記半導体記憶素子を微細化しようと
してコントロールゲートとフローティングゲート間の面
積を小さくするとコントロールゲートとフローティング
ゲート間の容量が小さくなり、データの書き込み効率が
悪くなるという問題があった。また、前記コントロール
ゲートとフローティングゲート間の容量を大きく使用と
して、前記コントロールゲートとフローティングゲート
間絶縁膜の厚さを薄くしようとするとデータ保持特性が
悪くなるという問題があった。
【０００４】そこで本発明はこの様な問題点を解決する
もので、その目的とするところは、半導体記憶素子のデ
ータ保持特性を悪くすることなく、データ書き換え効率
が良く、且つ微細化に適した半導体装置とその製造方法
を提供するところにある。
もので、その目的とするところは、半導体記憶素子のデ
ータ保持特性を悪くすることなく、データ書き換え効率
が良く、且つ微細化に適した半導体装置とその製造方法
を提供するところにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
フローティングゲートとコントロールゲートとを有し、
前記フローティングゲートへの電荷の注入状態の如何に
よって、前記コントロールゲートの特性の制御しきい値
電圧が変化する半導体装置において、フローティングゲ
ートとコントロールゲートの間に凹凸が存在しているこ
とを特徴とする。
フローティングゲートとコントロールゲートとを有し、
前記フローティングゲートへの電荷の注入状態の如何に
よって、前記コントロールゲートの特性の制御しきい値
電圧が変化する半導体装置において、フローティングゲ
ートとコントロールゲートの間に凹凸が存在しているこ
とを特徴とする。
【０００６】
【発明の実施の形態】図１、及び図２（ａ）から図２
（ｄ）は、本発明の１実施例における半導体装置とその
製造方法の工程毎の主要断面図である。なお、実施例の
全図において、同一の機能を有するものには、同一の符
号を付け、その繰り返しの説明は省略する。以下、図
１、及び図２（ａ）から図２（ｄ）に従い、順に説明し
ていく。
（ｄ）は、本発明の１実施例における半導体装置とその
製造方法の工程毎の主要断面図である。なお、実施例の
全図において、同一の機能を有するものには、同一の符
号を付け、その繰り返しの説明は省略する。以下、図
１、及び図２（ａ）から図２（ｄ）に従い、順に説明し
ていく。
【０００７】図１は、本発明の半導体装置を示してい
る。
る。
【０００８】シリコン基板１０１上にフィールド絶縁膜
１０２、及び絶縁膜１０５、及びトンネル酸化膜１０６
があり、前記フィールド絶縁膜１０２、及び前記絶縁膜
１０５、及び前記トンネル酸化膜１０６上に多結晶シリ
コン膜１０７があり、前記シリコン基板１０１中にコン
トロールゲート１０３及び濃い拡散層３０４が形成され
ている。そして、前記コントロールゲート１０３と前記
フローティングゲート１０７の間には凹凸が存在してい
る。
１０２、及び絶縁膜１０５、及びトンネル酸化膜１０６
があり、前記フィールド絶縁膜１０２、及び前記絶縁膜
１０５、及び前記トンネル酸化膜１０６上に多結晶シリ
コン膜１０７があり、前記シリコン基板１０１中にコン
トロールゲート１０３及び濃い拡散層３０４が形成され
ている。そして、前記コントロールゲート１０３と前記
フローティングゲート１０７の間には凹凸が存在してい
る。
【０００９】図２は、本発明の半導体装置の製造方法を
示している。
示している。
【００１０】まず、図２（ａ）の如く、シリコン窒化膜
を半導体基板２０１上に所定形に形成し、コントロール
ゲートが形成される領域の半導体基板２０１上に熱酸化
法を行い疑似フィールド絶縁膜２０８を形成する。前記
疑似フィールド絶縁膜２０８は６００ｎｍから８００ｎ
ｍ程度形成する。そして、前記第１シリコン窒化膜を除
去する。
を半導体基板２０１上に所定形に形成し、コントロール
ゲートが形成される領域の半導体基板２０１上に熱酸化
法を行い疑似フィールド絶縁膜２０８を形成する。前記
疑似フィールド絶縁膜２０８は６００ｎｍから８００ｎ
ｍ程度形成する。そして、前記第１シリコン窒化膜を除
去する。
【００１１】次に図２（ｂ）の如く、前記疑似フィール
ド絶縁膜２０８を除去し、コントロールゲートが形成さ
れる領域上に凹凸を形成する。
ド絶縁膜２０８を除去し、コントロールゲートが形成さ
れる領域上に凹凸を形成する。
【００１２】次に図２（ｃ）の如く、前記半導体基板２
０１上に熱酸化法により絶縁膜２０５を形成する。たと
えば、１０００度の酸素濃度４０％の乾燥雰囲気中で酸
化する。
０１上に熱酸化法により絶縁膜２０５を形成する。たと
えば、１０００度の酸素濃度４０％の乾燥雰囲気中で酸
化する。
【００１３】そして、フォト及びイオン注入法により、
コントロールゲート２０３及び、フローティングゲート
直下の濃い拡散層２０４を形成する。
コントロールゲート２０３及び、フローティングゲート
直下の濃い拡散層２０４を形成する。
【００１４】例えば、５族の元素（たとえば燐元素や砒
素など導電性不純物）をイオン打ち込み法を用いて、１
×１０１４から１×１０１６ａｔｏｍｓ・ｃｍ−２程度
注入する。
素など導電性不純物）をイオン打ち込み法を用いて、１
×１０１４から１×１０１６ａｔｏｍｓ・ｃｍ−２程度
注入する。
【００１５】そして、図２（ｄ）の如く、コントロール
ゲートとフローティングゲート間前記濃い拡散層２０４
上の一部に形成された前記絶縁膜２０５をフォト及びエ
ッチング法を用い除去する。そして、熱酸化法により前
記絶縁膜を除去した領域の前記半導体基板１０１上にト
ンネル酸化膜２０６を形成する。たとえば、１０００度
の酸素濃度４０％の乾燥雰囲気中で酸化する。前記トン
ネル酸化膜は、７ｎｍから１２ｎｍぐらいが適当であろ
う。
ゲートとフローティングゲート間前記濃い拡散層２０４
上の一部に形成された前記絶縁膜２０５をフォト及びエ
ッチング法を用い除去する。そして、熱酸化法により前
記絶縁膜を除去した領域の前記半導体基板１０１上にト
ンネル酸化膜２０６を形成する。たとえば、１０００度
の酸素濃度４０％の乾燥雰囲気中で酸化する。前記トン
ネル酸化膜は、７ｎｍから１２ｎｍぐらいが適当であろ
う。
【００１６】そして、前記フィールド絶縁膜２０２及び
前記絶縁膜２０５及び前記トンネル酸化膜２０６上にＣ
ＶＤ法により多結晶シリコン膜２０７を２００ｎｍ程度
形成する。通常モノシランガスを６２０度前後で熱分解
させ、前記多結晶シリコン２０７を堆積させる。そし
て、この前記多結晶シリコン膜２０７を低抵抗化するた
めに、たとえば５族の元素（たとえば燐元素や砒素など
導電性不純物）をイオン打ち込み法を用いて、１×１０
１５から１×１０１６ａｔｏｍｓ・ｃｍ−２程度注入す
る。最後にフォト及びエッチング法を用いて前記多結晶
シリコン膜２０７を所定形に形成する。
前記絶縁膜２０５及び前記トンネル酸化膜２０６上にＣ
ＶＤ法により多結晶シリコン膜２０７を２００ｎｍ程度
形成する。通常モノシランガスを６２０度前後で熱分解
させ、前記多結晶シリコン２０７を堆積させる。そし
て、この前記多結晶シリコン膜２０７を低抵抗化するた
めに、たとえば５族の元素（たとえば燐元素や砒素など
導電性不純物）をイオン打ち込み法を用いて、１×１０
１５から１×１０１６ａｔｏｍｓ・ｃｍ−２程度注入す
る。最後にフォト及びエッチング法を用いて前記多結晶
シリコン膜２０７を所定形に形成する。
【００１７】以上の製造工程が本発明の一実施例の半導
体装置とその製造方法である。
体装置とその製造方法である。
【００１８】この様に、図１の如く、前記コントロール
ゲート１０３と前記フローティングゲート１０７の間の
凹凸を入れることにより、前記コントロールゲート１０
３と前記フローティングゲート１０７を膜厚を薄くする
ことなく容量を上げることが可能になる。
ゲート１０３と前記フローティングゲート１０７の間の
凹凸を入れることにより、前記コントロールゲート１０
３と前記フローティングゲート１０７を膜厚を薄くする
ことなく容量を上げることが可能になる。
【００１９】以上本発明を、前記実施例に基づき、具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において、変形
し得ることは勿論である。
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において、変形
し得ることは勿論である。
【００２０】たとえば、本発明の製造方法の実施例で
は、フローティングゲートに多結晶シリコン膜を用いた
が、タングステンポリサイド等のポリサイドを用いた場
合でも有効である。
は、フローティングゲートに多結晶シリコン膜を用いた
が、タングステンポリサイド等のポリサイドを用いた場
合でも有効である。
【００２１】
【発明の効果】本発明によれば、フローティングゲート
とコントロールゲートとを有し、前記フローティングゲ
ートへの電荷の注入状態の如何によって、前記コントロ
ールゲートの特性の制御しきい値電圧が変化する半導体
装置において、半導体記憶素子のデータ保持特性を悪く
することなく、データ書き換え効率が良く、且つ微細化
に適した半導体装置とその製造方法を提供することが、
可能になる。
とコントロールゲートとを有し、前記フローティングゲ
ートへの電荷の注入状態の如何によって、前記コントロ
ールゲートの特性の制御しきい値電圧が変化する半導体
装置において、半導体記憶素子のデータ保持特性を悪く
することなく、データ書き換え効率が良く、且つ微細化
に適した半導体装置とその製造方法を提供することが、
可能になる。
【図１】本発明の半導体装置の一実施例を説明するため
の主要断面図である。
の主要断面図である。
【図２】本発明の半導体装置の製造方法を工程順に説明
するための主要断面図である。
するための主要断面図である。
【図３】従来の半導体装置を説明するための主要断面図
である。
である。
【図４】従来の半導体装置の製造方法を工程順に説明す
るための主要断面図である。
るための主要断面図である。
１０１．半導体基板 １０２．フィールド絶縁膜 １０３．コントロールゲート １０４．濃い拡散層 １０５．絶縁膜 １０６．トンネル酸化膜 １０７．多結晶シリコン膜 ２０１．半導体基板 ２０２．フィールド絶縁膜 ２０３．コントロールゲー ２０４．濃い拡散層シリコン膜 ２０５．絶縁膜リコン酸化膜 ２０６．トンネル酸化膜化膜 ２０７．多結晶シリコン膜膜 ２０８．疑似フィールド絶縁膜 ３０１．半導体基板 ３０２．フィールド絶縁膜 ３０３．コントロールゲート ３０４．濃い拡散層 ３０５．絶縁膜 ３０６．トンネル酸化膜 ３０７．多結晶シリコン膜 ４０１．半導体基板 ４０２．フィールド絶縁膜 ４０３．コントロールゲー ４０４．濃い拡散層シリコン膜 ４０５．絶縁膜リコン酸化膜 ４０６．トンネル酸化膜化膜 ４０７．多結晶シリコン膜膜
Claims (3)
- 【請求項１】フローティングゲートとコントロールゲー
トとを有し、前記フローティングゲートへの電荷の注入
状態の如何によって、前記コントロールゲートの特性の
制御しきい値電圧が変化する半導体装置において、フロ
ーティングゲートとコントロールゲートの間に凹凸が存
在していることを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、前記
コントロールゲートがシリコン基板中に形成されている
ことを特徴とする半導体装置。 - 【請求項３】フローティングゲートとコントロールゲー
トとを有し、前記フローティングゲートへの電荷の注入
状態の如何によって、前記コントロールゲートの特性の
制御しきい値電圧が変化する半導体装置の製造方法にお
いて、フローティングゲートとコントロールゲートの間
に凹凸を疑似フィールド絶縁膜の形成及び除去により形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9161693A JPH118322A (ja) | 1997-06-18 | 1997-06-18 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9161693A JPH118322A (ja) | 1997-06-18 | 1997-06-18 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118322A true JPH118322A (ja) | 1999-01-12 |
Family
ID=15740075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9161693A Withdrawn JPH118322A (ja) | 1997-06-18 | 1997-06-18 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808800B1 (ko) | 2006-08-31 | 2008-02-29 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
-
1997
- 1997-06-18 JP JP9161693A patent/JPH118322A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808800B1 (ko) | 2006-08-31 | 2008-02-29 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240999B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US20020146883A1 (en) | Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same | |
| JPH0621469A (ja) | 多結晶シリコンスペーサトンネル領域を使用した非揮発性メモリセル | |
| JPH10163348A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2002217318A (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| US6043124A (en) | Method for forming high density nonvolatile memories with high capacitive-coupling ratio | |
| JP2001035943A (ja) | 半導体装置および製造方法 | |
| JPH07183409A (ja) | 半導体装置とその製造方法 | |
| JPH0548113A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6207505B1 (en) | Method for forming high density nonvolatile memories with high capacitive-coupling ratio | |
| JPH01191480A (ja) | 不揮発性メモリセル | |
| JP2001257328A (ja) | 不揮発性半導体記憶装置を含む半導体装置 | |
| US6204124B1 (en) | Method for forming high density nonvolatile memories with high capacitive-coupling ratio | |
| US6127698A (en) | High density/speed nonvolatile memories with a textured tunnel oxide and a high capacitive-coupling ratio | |
| JPH10289958A (ja) | 半導体記憶装置 | |
| JP2755578B2 (ja) | 書換え可能形読出し専用メモリ | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH10335494A (ja) | 半導体記憶装置とその製造方法 | |
| JPH09205155A (ja) | 半導体記憶装置の製造方法 | |
| JPH08274196A (ja) | 半導体装置とその製造方法 | |
| JPS647511B2 (ja) | ||
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JP3257070B2 (ja) | 半導体記憶装置 | |
| JP2608965B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |