JPH118445A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH118445A JPH118445A JP16150997A JP16150997A JPH118445A JP H118445 A JPH118445 A JP H118445A JP 16150997 A JP16150997 A JP 16150997A JP 16150997 A JP16150997 A JP 16150997A JP H118445 A JPH118445 A JP H118445A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- semi
- present
- cylindrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3468—Application of molten solder, e.g. dip soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】はんだカスの他の回路部への付着を好適に抑制
することができる回路基板を提供する。 【解決手段】回路基板１の外周部（基板エッジ）に、通
常のスルーホール形成プロセスで形成される半円筒状の
はんだスルーホール２を所定間隔で多数設ける。フロー
はんだ工程において、はんだ槽等に浮遊しているはんだ
カス３をこのスルーホール２に選択的に付着させ溶着さ
せる。
することができる回路基板を提供する。 【解決手段】回路基板１の外周部（基板エッジ）に、通
常のスルーホール形成プロセスで形成される半円筒状の
はんだスルーホール２を所定間隔で多数設ける。フロー
はんだ工程において、はんだ槽等に浮遊しているはんだ
カス３をこのスルーホール２に選択的に付着させ溶着さ
せる。
Description
【０００１】
【発明の属する技術分野】この発明は、電子部品が搭載
される回路基板に関する。
される回路基板に関する。
【０００２】
【従来の技術】一般に、電子部品が搭載される回路基板
の外周部（以下、基板エッジという）には、同回路基板
がプレスによる打ち抜き加工によって成形されることに
起因する、図６に示すような毛羽立ったささくれ部２２
が形成される。そして、このささくれ部２２には、回路
基板２１に電子部品をはんだ付けするフローはんだ工程
等において、同図６に示すように、はんだカス（酸化し
たはんだ）２３が付着することが多い。そこで、通常は
上記フローはんだ工程等の後、基板洗浄工程等を通じて
その付着したはんだカス２３を除去するようにしてい
る。
の外周部（以下、基板エッジという）には、同回路基板
がプレスによる打ち抜き加工によって成形されることに
起因する、図６に示すような毛羽立ったささくれ部２２
が形成される。そして、このささくれ部２２には、回路
基板２１に電子部品をはんだ付けするフローはんだ工程
等において、同図６に示すように、はんだカス（酸化し
たはんだ）２３が付着することが多い。そこで、通常は
上記フローはんだ工程等の後、基板洗浄工程等を通じて
その付着したはんだカス２３を除去するようにしてい
る。
【０００３】
【発明が解決しようとする課題】ところで、上記基板洗
浄工程等を通じて回路基板２１の洗浄を行うことで、そ
の基板エッジのささくれ部２２に付着したはんだカス２
３もある程度は除去されるようになる。しかし、この除
去されたはんだカス２３は、同基板洗浄工程において洗
浄液中に浮遊するなどにより、自らのあるいは他の回路
基板に付着することがある。また、この洗浄工程にて除
去しきれなかったはんだカス２３は、回路基板２１の移
動中や使用時等において落下して他の回路基板に付着し
たりすることもある。このようにはんだカス２３の付着
が起こった場合、その付着箇所が回路基板に搭載された
の電子部品の微細端子間などであったりすると同微細端
子間を電気的に短絡させることともなり、同回路基板の
動作不良の原因ともなる。
浄工程等を通じて回路基板２１の洗浄を行うことで、そ
の基板エッジのささくれ部２２に付着したはんだカス２
３もある程度は除去されるようになる。しかし、この除
去されたはんだカス２３は、同基板洗浄工程において洗
浄液中に浮遊するなどにより、自らのあるいは他の回路
基板に付着することがある。また、この洗浄工程にて除
去しきれなかったはんだカス２３は、回路基板２１の移
動中や使用時等において落下して他の回路基板に付着し
たりすることもある。このようにはんだカス２３の付着
が起こった場合、その付着箇所が回路基板に搭載された
の電子部品の微細端子間などであったりすると同微細端
子間を電気的に短絡させることともなり、同回路基板の
動作不良の原因ともなる。
【０００４】この発明は、このような実情に鑑みてなさ
れたものであり、その目的とするところは、上記はんだ
カスの他の回路部への付着を好適に抑制することができ
る回路基板を提供することにある。
れたものであり、その目的とするところは、上記はんだ
カスの他の回路部への付着を好適に抑制することができ
る回路基板を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の回路基板では、電子部品が搭載
される回路基板において、その外周エッジ部にはんだと
の親和性の良い金属材料からなるダミー配線を設けたこ
とをその要旨とする。
めに、請求項１に記載の回路基板では、電子部品が搭載
される回路基板において、その外周エッジ部にはんだと
の親和性の良い金属材料からなるダミー配線を設けたこ
とをその要旨とする。
【０００６】また、請求項２に記載の回路基板では、請
求項１記載の回路基板において、前記ダミー配線は前記
外周エッジ部に所定間隔にて多数設けられた半円筒状の
スルーホールであることをその要旨とする。
求項１記載の回路基板において、前記ダミー配線は前記
外周エッジ部に所定間隔にて多数設けられた半円筒状の
スルーホールであることをその要旨とする。
【０００７】上記請求項１及び請求項２の構成によれ
ば、従来、フローはんだ工程等において同回路基板の外
周エッジ部のささくれ部に付着しその後落下する可能性
のあるはんだカスは、前記はんだとの親和性の良いダミ
ー配線あるいは半円筒状のスルーホール部に選択的に付
着して溶着されるようになる。その結果、上記落下する
可能性のあるはんだカスの数が減少し、ひいては同はん
だカスが他の回路部へ付着する可能性も大幅に抑制され
るようになる。
ば、従来、フローはんだ工程等において同回路基板の外
周エッジ部のささくれ部に付着しその後落下する可能性
のあるはんだカスは、前記はんだとの親和性の良いダミ
ー配線あるいは半円筒状のスルーホール部に選択的に付
着して溶着されるようになる。その結果、上記落下する
可能性のあるはんだカスの数が減少し、ひいては同はん
だカスが他の回路部へ付着する可能性も大幅に抑制され
るようになる。
【０００８】
【発明の実施の形態】以下、本発明を具体化した回路基
板の一実施形態を図１〜２に基づき詳細に説明する。な
お、図２は図１に示す回路基板１の同図１における中央
下端部の拡大図である。
板の一実施形態を図１〜２に基づき詳細に説明する。な
お、図２は図１に示す回路基板１の同図１における中央
下端部の拡大図である。
【０００９】図１及び図２に示すように回路基板１の外
周部（基板エッジ）には、所定間隔で半円筒状のスルー
ホール２が多数設けられている。この半円筒状のスルー
ホール２は通常の周知のスルーホール形成プロセスで形
成されるもので、そのプロセスの記載は省略する。な
お、同スルーホール２は銅スルーホールであってもよい
し、はんだメッキされたはんだスルーホールであっても
よい。また、回路基板１は、例えばプレスによる、周知
の円筒状のスルーホールの中心線（直径）に沿った打ち
抜き加工によって成形されるものとする。
周部（基板エッジ）には、所定間隔で半円筒状のスルー
ホール２が多数設けられている。この半円筒状のスルー
ホール２は通常の周知のスルーホール形成プロセスで形
成されるもので、そのプロセスの記載は省略する。な
お、同スルーホール２は銅スルーホールであってもよい
し、はんだメッキされたはんだスルーホールであっても
よい。また、回路基板１は、例えばプレスによる、周知
の円筒状のスルーホールの中心線（直径）に沿った打ち
抜き加工によって成形されるものとする。
【００１０】次に、上記構成の回路基板１による作用を
説明する。回路基板１に電子部品を実装する工程中の、
例えばフローはんだ工程において、回路基板１がはんだ
槽（図示せず）に浸かるとき、はんだカス３が同はんだ
槽に浮遊していると、このはんだカス３が回路基板１の
ささくれ部（図示せず）に付着する可能性がある。とこ
ろが、本実施の形態の回路基板１のエッジ部には、図１
及び図２に示すように所定間隔で、はんだとの親和性の
良い、すなわちはんだぬれ性の良い上記銅やはんだ等の
金属材料からなる半円筒状のスルーホール２が多数設け
られている。そのため、前記フローはんだ工程中におい
て、はんだ槽にはんだカス３が浮遊している場合であ
れ、同はんだカス３は、図２に示すようにそれらスルー
ホール２の壁面に選択的に付着するとともに同壁面に溶
着されるようになる。その結果、その後の実装工程中、
あるいは実装工程後において前記はんだカス３が回路基
板１のエッジ部から落下したり離脱したりするようなこ
とを抑制することができるようになる。そしてこのた
め、同はんだカス３が回路基板上の電子部品の微細端子
間に付着してこれを電気的に短絡させてしまうなどの不
都合が生じる可能性も大幅に抑制されるようになる。
説明する。回路基板１に電子部品を実装する工程中の、
例えばフローはんだ工程において、回路基板１がはんだ
槽（図示せず）に浸かるとき、はんだカス３が同はんだ
槽に浮遊していると、このはんだカス３が回路基板１の
ささくれ部（図示せず）に付着する可能性がある。とこ
ろが、本実施の形態の回路基板１のエッジ部には、図１
及び図２に示すように所定間隔で、はんだとの親和性の
良い、すなわちはんだぬれ性の良い上記銅やはんだ等の
金属材料からなる半円筒状のスルーホール２が多数設け
られている。そのため、前記フローはんだ工程中におい
て、はんだ槽にはんだカス３が浮遊している場合であ
れ、同はんだカス３は、図２に示すようにそれらスルー
ホール２の壁面に選択的に付着するとともに同壁面に溶
着されるようになる。その結果、その後の実装工程中、
あるいは実装工程後において前記はんだカス３が回路基
板１のエッジ部から落下したり離脱したりするようなこ
とを抑制することができるようになる。そしてこのた
め、同はんだカス３が回路基板上の電子部品の微細端子
間に付着してこれを電気的に短絡させてしまうなどの不
都合が生じる可能性も大幅に抑制されるようになる。
【００１１】以上説明した実施の形態によって得られる
効果について、以下に記載する。 ・本実施の形態によれば、はんだカス３が回路基板１の
エッジ部から落下したり離脱したりするようなことを抑
制することができ、同はんだカス３の他の回路部等への
付着も併せて抑制することができる。
効果について、以下に記載する。 ・本実施の形態によれば、はんだカス３が回路基板１の
エッジ部から落下したり離脱したりするようなことを抑
制することができ、同はんだカス３の他の回路部等への
付着も併せて抑制することができる。
【００１２】なお、この発明は、次のように変更して具
体化することも可能である。 ・本実施の形態においては、前記半円筒状のスルーホー
ル２を個々に分離して設けたが、図３に示すように個々
のスルーホール２を全て回路基板１の外周部に設けられ
たＧＮＤ（アース）パターン４と接続するように設けて
もよい。
体化することも可能である。 ・本実施の形態においては、前記半円筒状のスルーホー
ル２を個々に分離して設けたが、図３に示すように個々
のスルーホール２を全て回路基板１の外周部に設けられ
たＧＮＤ（アース）パターン４と接続するように設けて
もよい。
【００１３】・本実施の形態においては、前記スルーホ
ール２を回路基板１のエッジ部に所定間隔で設けたが同
スルーホール２の設置間隔及びパターンはこれに限定さ
れるものではない。例えば図４に示すように回路基板１
のエッジ部の４隅に集中するように同スルーホール２を
設けてもよい。
ール２を回路基板１のエッジ部に所定間隔で設けたが同
スルーホール２の設置間隔及びパターンはこれに限定さ
れるものではない。例えば図４に示すように回路基板１
のエッジ部の４隅に集中するように同スルーホール２を
設けてもよい。
【００１４】・本実施の形態においては、前記スルーホ
ール２の形状を半円筒状としたがこれに限定されるもの
ではない。同スルーホール２の形状としては、他に例え
ば図５に示すように、半直方筒状２ａ、半ひし形筒状２
ｂ、半楕円筒状２ｃ等も適宜採用することができる。ま
た同一の回路基板１にこれら様々な形状のスルーホール
２が混在するように設けてもよい。
ール２の形状を半円筒状としたがこれに限定されるもの
ではない。同スルーホール２の形状としては、他に例え
ば図５に示すように、半直方筒状２ａ、半ひし形筒状２
ｂ、半楕円筒状２ｃ等も適宜採用することができる。ま
た同一の回路基板１にこれら様々な形状のスルーホール
２が混在するように設けてもよい。
【００１５】・本実施の形態及び上記他の実施の形態に
おいては、ダミー配線としてスルーホールを設けた例を
示したがこれに限定されるものではない。要は、ダミー
配線としてはんだとの親和性の良い金属材料から構成さ
れるものであればよい。
おいては、ダミー配線としてスルーホールを設けた例を
示したがこれに限定されるものではない。要は、ダミー
配線としてはんだとの親和性の良い金属材料から構成さ
れるものであればよい。
【００１６】その他、前記実施の形態から把握できる請
求項以外の技術的思想について、以下にその効果ととも
のに記載する。請求項１または請求項２記載の回路基板
において、前記ダミー配線は、全てが当該基板の外周部
に設けられたＧＮＤ（アース）パターンに電気的に接続
されてなることを特徴とする回路基板。
求項以外の技術的思想について、以下にその効果ととも
のに記載する。請求項１または請求項２記載の回路基板
において、前記ダミー配線は、全てが当該基板の外周部
に設けられたＧＮＤ（アース）パターンに電気的に接続
されてなることを特徴とする回路基板。
【００１７】上記構成によれば、回路基板のエッジ側面
がＧＮＤ（アース）電位となるため、同回路基板の磁気
シールド効果も併せて向上される。
がＧＮＤ（アース）電位となるため、同回路基板の磁気
シールド効果も併せて向上される。
【００１８】
【発明の効果】この発明によれば、回路基板のエッジ部
から落下する可能性のあるはんだカスの数を減少させる
ことができ、ひいては同はんだカスが他の回路部へ付着
する可能性も大幅に抑制されるようになる。
から落下する可能性のあるはんだカスの数を減少させる
ことができ、ひいては同はんだカスが他の回路部へ付着
する可能性も大幅に抑制されるようになる。
【図１】この発明の回路基板の一実施の形態を示す斜視
図。
図。
【図２】同じくその拡大図。
【図３】この発明の他の実施の形態を示す拡大図。
【図４】同じく他の実施の形態を示す斜視図。
【図５】同じく他の実施の形態を示す拡大図。
【図６】従来の回路基板のエッジ部を拡大して示す略
図。
図。
１…回路基板、２…半円筒状のスルーホール、３…はん
だカス３、４…ＧＮＤ（アース）パターン。
だカス３、４…ＧＮＤ（アース）パターン。
Claims (2)
- 【請求項１】 電子部品が搭載される回路基板におい
て、 その外周エッジ部にはんだとの親和性の良い金属材料か
らなるダミー配線を設けたことを特徴とする回路基板。 - 【請求項２】 前記ダミー配線は前記外周エッジ部に所
定間隔にて多数設けられた半円筒状のスルーホールであ
ることを特徴とする請求項１記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16150997A JPH118445A (ja) | 1997-06-18 | 1997-06-18 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16150997A JPH118445A (ja) | 1997-06-18 | 1997-06-18 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118445A true JPH118445A (ja) | 1999-01-12 |
Family
ID=15736421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16150997A Pending JPH118445A (ja) | 1997-06-18 | 1997-06-18 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118445A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
| US7015574B2 (en) * | 2001-11-13 | 2006-03-21 | International Business Machines Corporation | Electronic device carrier adapted for transmitting high frequency signals |
| JP2016529729A (ja) * | 2013-08-28 | 2016-09-23 | キュベイコン リミテッド | 半導体ダイおよびパッケージジグソーサブマウント |
-
1997
- 1997-06-18 JP JP16150997A patent/JPH118445A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
| US7015574B2 (en) * | 2001-11-13 | 2006-03-21 | International Business Machines Corporation | Electronic device carrier adapted for transmitting high frequency signals |
| JP2016529729A (ja) * | 2013-08-28 | 2016-09-23 | キュベイコン リミテッド | 半導体ダイおよびパッケージジグソーサブマウント |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH118445A (ja) | 回路基板 | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JPH11340615A (ja) | 印刷配線板 | |
| JPH02275690A (ja) | 印刷配線板 | |
| CN217849795U (zh) | 一种提高通孔回流焊接良品率的钢网结构 | |
| JP2000244080A (ja) | プリント配線板 | |
| JPH10181232A (ja) | メタルマスク | |
| JP2755029B2 (ja) | 多層印刷配線板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP3013544B2 (ja) | 混成集積回路装置 | |
| JPH05166431A (ja) | スイッチの製造方法 | |
| JPH0774448A (ja) | プリント配線板 | |
| JPH0738260A (ja) | 多層プリント配線板 | |
| JPH0548257A (ja) | プリント基板の製造方法 | |
| JPH07273449A (ja) | 長穴スルーホールの製造方法 | |
| JPH05177965A (ja) | クリーム半田印刷用メタルマスク構造 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH1041614A (ja) | 表面取付け素子を取り付ける装置 | |
| JPH0738219A (ja) | 両面プリント配線板 | |
| JPH11330662A (ja) | プリント基板装置 | |
| JPH0737332Y2 (ja) | プリント基板 | |
| JPH067273U (ja) | プリント基板 | |
| JPH0585071U (ja) | プリント回路板 | |
| JPS592400B2 (ja) | プリント板の製造方法 |