JPS58123723A - 半導体結晶への不純物ド−ピング方法 - Google Patents
半導体結晶への不純物ド−ピング方法Info
- Publication number
- JPS58123723A JPS58123723A JP57007117A JP711782A JPS58123723A JP S58123723 A JPS58123723 A JP S58123723A JP 57007117 A JP57007117 A JP 57007117A JP 711782 A JP711782 A JP 711782A JP S58123723 A JPS58123723 A JP S58123723A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- impurity doping
- impurity
- semiconductor crystal
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子製造における不純物ドーピング技術
の改良に関するものである。
の改良に関するものである。
ダイオード、トランジスタおよび集積回路の製造におい
て、半導体結晶の所定の領域、に選択的に所定の不純物
を拡散またはイオン注入によってドーピングする技術は
最も基礎的で重要なものである。所定の領域にのみ不純
物をドープするには。
て、半導体結晶の所定の領域、に選択的に所定の不純物
を拡散またはイオン注入によってドーピングする技術は
最も基礎的で重要なものである。所定の領域にのみ不純
物をドープするには。
イオン注入法と拡散法とがある。例えばイオン注入にお
いては、フォトレジストをウェーハーに塗布後フォトレ
ジストの窓を所定領域に設ケ、コノ窓を通ってイオン注
入を行うのが最も普通である。
いては、フォトレジストをウェーハーに塗布後フォトレ
ジストの窓を所定領域に設ケ、コノ窓を通ってイオン注
入を行うのが最も普通である。
拡散においてはマスク材に５ｉｎｓ、 ５１ｍＮ４等が
通常用いられていてこのマスク材の窓からの拡散を利用
している。
通常用いられていてこのマスク材の窓からの拡散を利用
している。
いずれにせよドーピングのマスク−は正確に所定の位置
に窓が開けられていなければならないが、従来の方法に
おいてはどれだけ正確に所定領域の位置に窓開けが可能
かは、フォトマスクのパターンを７オトレジストに露光
転写する際の位置合わせ精度によって決まり、従来の露
光装置では±１μｍが限界であり、これ以上の精度を得
るのは困難であった。そして近年半導体素子の高周波特
性の向上、集積度の向上への要求はますます強くなって
いるが、この要求を満すには素子の大きさを小さくする
必要があり、そのため不純物のドービングにおいてもよ
り微小な領域に高精度の位置合わせで行うことがますま
す強く求められている。
に窓が開けられていなければならないが、従来の方法に
おいてはどれだけ正確に所定領域の位置に窓開けが可能
かは、フォトマスクのパターンを７オトレジストに露光
転写する際の位置合わせ精度によって決まり、従来の露
光装置では±１μｍが限界であり、これ以上の精度を得
るのは困難であった。そして近年半導体素子の高周波特
性の向上、集積度の向上への要求はますます強くなって
いるが、この要求を満すには素子の大きさを小さくする
必要があり、そのため不純物のドービングにおいてもよ
り微小な領域に高精度の位置合わせで行うことがますま
す強く求められている。
本発明はこのような状況を鑑みなされたものであり、±
１μｍ以下の高精度の位置合わせて不純物のドーピング
を行うことを目的とするものである。
１μｍ以下の高精度の位置合わせて不純物のドーピング
を行うことを目的とするものである。
以下に図を用いて詳細に本発明の説明を行う。
第１図において、ｌは半導体結晶、例えば半絶縁性Ｇａ
Ａｓ結晶基板である。かかる半導体結晶表面上にまず第
１のマスク４を形成し、・第１回目の不純物ドーピング
を行ない第１の不純物ドーピング層２を形成する。例え
ばＳｅのイオン注入により浅いｎ型領域を形成する。マ
スク４としては１．５μｍ厚の７オトレジストを通常の
りソグラフィでパターニングすることにより形成した。
Ａｓ結晶基板である。かかる半導体結晶表面上にまず第
１のマスク４を形成し、・第１回目の不純物ドーピング
を行ない第１の不純物ドーピング層２を形成する。例え
ばＳｅのイオン注入により浅いｎ型領域を形成する。マ
スク４としては１．５μｍ厚の７オトレジストを通常の
りソグラフィでパターニングすることにより形成した。
次いで第２図のように全面に３の金属膜例えば０．８μ
ｍ厚のＡｔ層を真空蒸着により形成する。この後４の第
１のマスクを例えばアセトンで除去すると第８図のよう
な第２のマスク３′を得る。このマスク３′を用いて第
２回目の不純物ドーピングを行なう。例えばＳｅのイオ
ン注入により第１の不純物層２よりも深いｎ型領域２′
を形成する。次いでＡｔマスク３′を陽極酸化法等によ
り膨張させてｋｔマスクパターン３″を形成する（第４
図）。陽極酸化法のように表面を酸化ないし窒化等で絶
縁化する場合、一般に形成された絶縁膜の厚さの半分だ
け外側へ膨張する。
ｍ厚のＡｔ層を真空蒸着により形成する。この後４の第
１のマスクを例えばアセトンで除去すると第８図のよう
な第２のマスク３′を得る。このマスク３′を用いて第
２回目の不純物ドーピングを行なう。例えばＳｅのイオ
ン注入により第１の不純物層２よりも深いｎ型領域２′
を形成する。次いでＡｔマスク３′を陽極酸化法等によ
り膨張させてｋｔマスクパターン３″を形成する（第４
図）。陽極酸化法のように表面を酸化ないし窒化等で絶
縁化する場合、一般に形成された絶縁膜の厚さの半分だ
け外側へ膨張する。
ここではＡｔマスク３′を０．２５ ｇｎ陽極酸化し４
スク３′を両側へそれぞれ０２Ｓｐｍずつ膨張させた。
スク３′を両側へそれぞれ０２Ｓｐｍずつ膨張させた。
この後膨張したＡｔマスク３″をマスクとして所望の第
３回目の不純物ドーピングを例えばＳ９のイオン注入に
よりｎ十層領域２″を選択的に形成する（第４図）。
３回目の不純物ドーピングを例えばＳ９のイオン注入に
よりｎ十層領域２″を選択的に形成する（第４図）。
最後にアニールによって注入元素の活性化を行ない不純
物ドーピングを終わる。ここでさらに第１回目の不純物
ドーピング後に半導体結晶及びＡｔマスク８′の表面に
絶縁性薄膜を形成し陽極酸化に対して半導体結晶表面を
保護することも可能である。
物ドーピングを終わる。ここでさらに第１回目の不純物
ドーピング後に半導体結晶及びＡｔマスク８′の表面に
絶縁性薄膜を形成し陽極酸化に対して半導体結晶表面を
保護することも可能である。
この時マスク８′の陽極酸化は側面のみ進行し、側面方
向をこのみ膨張したＡｔマスク８″を得る。本発明はマ
スクが側面方向に膨張すればその目的を満たすものであ
り両実施例とも得られる効果は同じものとなる。
向をこのみ膨張したＡｔマスク８″を得る。本発明はマ
スクが側面方向に膨張すればその目的を満たすものであ
り両実施例とも得られる効果は同じものとなる。
本実施例では２回目のイオン注入が１回目のイオン注入
よりも深く、すなわち高エネルギで、１回目よりも低い
ドーズ量で行われた場合のものであり、２のｎ型領域と
２″のｎ十領域との間に２′の深いｎ型領域を介在させ
た構造を得る例である。ここで２と２″との間隔はＡｔ
マスク３′と膨張したＡｔマスクぎ′とのパターンサイ
ズ差すな、ゎち表面酸化によるパターン膨張量によって
決定されるが、Ａｚは例えば陽極酸化、プラズマ陽極酸
化等により高精度の膨張が可能であるため、その量を±
１μｍ以下で制御することができ、従って２と２″との
間隔は高精度で制御できる。
よりも深く、すなわち高エネルギで、１回目よりも低い
ドーズ量で行われた場合のものであり、２のｎ型領域と
２″のｎ十領域との間に２′の深いｎ型領域を介在させ
た構造を得る例である。ここで２と２″との間隔はＡｔ
マスク３′と膨張したＡｔマスクぎ′とのパターンサイ
ズ差すな、ゎち表面酸化によるパターン膨張量によって
決定されるが、Ａｚは例えば陽極酸化、プラズマ陽極酸
化等により高精度の膨張が可能であるため、その量を±
１μｍ以下で制御することができ、従って２と２″との
間隔は高精度で制御できる。
明らかに本発明は上記例以外にも各種の変形、応用が可
能である。例えば８のＡｔはＴｉ、 Ｍｏ、 Ｔａ等の
高精度陽極酸化が可能な他の金属、あるいはＳｉ等の半
導体材料を用いることもできる。広くは酸化物のみなら
ず窒化物や炭化物等の他の化合物を表面に形成できる材
料であればよい。この時第１のマスク材は３の材料に対
して選択的に除去し得るものであればよくフォトレジス
トに何ら限定されるものでない。またドープする不純物
はＳｅに限定されず、ｎ型、ｐ型任意のものを採用でき
る。また結晶はＧａＡｓに限定されずにＳｉ、 Ｇｅ、
ＩｎＰ等任意のものを用いることができる。
能である。例えば８のＡｔはＴｉ、 Ｍｏ、 Ｔａ等の
高精度陽極酸化が可能な他の金属、あるいはＳｉ等の半
導体材料を用いることもできる。広くは酸化物のみなら
ず窒化物や炭化物等の他の化合物を表面に形成できる材
料であればよい。この時第１のマスク材は３の材料に対
して選択的に除去し得るものであればよくフォトレジス
トに何ら限定されるものでない。またドープする不純物
はＳｅに限定されず、ｎ型、ｐ型任意のものを採用でき
る。また結晶はＧａＡｓに限定されずにＳｉ、 Ｇｅ、
ＩｎＰ等任意のものを用いることができる。
以上述べた如く本発明によれば、Ａｔ金属の如く化合物
となる前の段階のマスク材において所定の条件で化合物
とすることにより体積が所定の割合で膨張することを利
用するために、膨張前後のマスクをもとにドーピングを
行うと極めて高精度な間隔差を持ったドーピングが可能
と゛なる。加えて２つのドーピングのマスクとして同一
パターンの正逆反転したものを用いるため、互いに接し
たドーピング層が形成され、位置関係の極めて高精度な
、互いに深さ、濃度、導伝型の少なくとも一つが異なる
８種類の不純物ドーピングが実現する。
となる前の段階のマスク材において所定の条件で化合物
とすることにより体積が所定の割合で膨張することを利
用するために、膨張前後のマスクをもとにドーピングを
行うと極めて高精度な間隔差を持ったドーピングが可能
と゛なる。加えて２つのドーピングのマスクとして同一
パターンの正逆反転したものを用いるため、互いに接し
たドーピング層が形成され、位置関係の極めて高精度な
、互いに深さ、濃度、導伝型の少なくとも一つが異なる
８種類の不純物ドーピングが実現する。
第１図乃至第４ｍは本発明の製造方法の工程を示すため
の断面図である。 １・・・半導体結晶基板、２・・・第１不純物ドープ領
域、３，３′・・・マスク材料 例えばＡ／。
の断面図である。 １・・・半導体結晶基板、２・・・第１不純物ドープ領
域、３，３′・・・マスク材料 例えばＡ／。
Claims (1)
- （１）半導体結晶中に選択的に不純物をドーピングする
方法において、半導体結晶の表面に第１のマスク材を形
成し、これをマースフとして第１回目の不純物ドーピン
グを行ない、第１のマスク材と正逆反転した金属等から
なる。第２のマスクを形成して第２回目の不純物ドーピ
ングを行ない、次いで第２のマスク材を化合物に変化せ
しめることにより所定量膨張させた後に第８回目の不純
物ドーピングを行なうことを特徴とする半導体結晶への
不純物ドーピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007117A JPS58123723A (ja) | 1982-01-19 | 1982-01-19 | 半導体結晶への不純物ド−ピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007117A JPS58123723A (ja) | 1982-01-19 | 1982-01-19 | 半導体結晶への不純物ド−ピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123723A true JPS58123723A (ja) | 1983-07-23 |
Family
ID=11657137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57007117A Pending JPS58123723A (ja) | 1982-01-19 | 1982-01-19 | 半導体結晶への不純物ド−ピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123723A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378181A (en) * | 1976-12-22 | 1978-07-11 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS54112165A (en) * | 1978-02-22 | 1979-09-01 | Seiko Epson Corp | Manufacture of semiconductor integrated circuit |
-
1982
- 1982-01-19 JP JP57007117A patent/JPS58123723A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378181A (en) * | 1976-12-22 | 1978-07-11 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS54112165A (en) * | 1978-02-22 | 1979-09-01 | Seiko Epson Corp | Manufacture of semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591890A (en) | Radiation hard MOS devices and methods for the manufacture thereof | |
| JPS615580A (ja) | 半導体装置の製造方法 | |
| JPS58100441A (ja) | 半導体装置の製造方法 | |
| JPH0397261A (ja) | 半導体装置の製造方法 | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPS58123723A (ja) | 半導体結晶への不純物ド−ピング方法 | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0272661A (ja) | 半導体装置の製造方法 | |
| US7504313B2 (en) | Method for forming plural kinds of wells on a single semiconductor substrate | |
| JPS5915189B2 (ja) | 半導体装置の製造方法 | |
| JPS5885526A (ja) | 半導体結晶への不純物ド−ピング方法 | |
| JPH04154170A (ja) | 半導体装置及びその製造方法 | |
| JPS5879719A (ja) | 半導体結晶への不純物ド−ピング方法 | |
| JPS58123721A (ja) | 半導体結晶への不純物ド−ピング法 | |
| JPS58124227A (ja) | 半導体結晶への不純物ド−ピング方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPH02106043A (ja) | 半導体装置の製造方法 | |
| JPS6050069B2 (ja) | トランジスタ作成法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS5885527A (ja) | 半導体結晶への不純物のド−ピング法 | |
| JPH0252453A (ja) | 誘電体分離基板の製造方法 | |
| JPS6366419B2 (ja) | ||
| JPS6221264A (ja) | 半導体装置の製造方法 | |
| JPS5834934B2 (ja) | 微小構造の形成方法 | |
| JPS61500046A (ja) | Ｍｏｓｆｅｔデバイスの製造方法 |