JPS58142575A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58142575A JPS58142575A JP57026247A JP2624782A JPS58142575A JP S58142575 A JPS58142575 A JP S58142575A JP 57026247 A JP57026247 A JP 57026247A JP 2624782 A JP2624782 A JP 2624782A JP S58142575 A JPS58142575 A JP S58142575A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- film
- mask
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁分離形バイポーラトランジスタを含む半導
体装置の製造方法に関する。
体装置の製造方法に関する。
バイポーラトランジスタにおいても、ＭｏＳトランジス
タと同様に高密度化が進んでいる。その方法としてはト
ランジスタのサイズを非常に小さくできる絶縁分離がよ
く用いられる０この絶縁分離は活性領域となる部分のみ
にＳｉ３Ｈ４等の耐酸化膜を被覆して酸化膜を形成する
いわゆるＬＯＣＯ８法がよく知られている。
タと同様に高密度化が進んでいる。その方法としてはト
ランジスタのサイズを非常に小さくできる絶縁分離がよ
く用いられる０この絶縁分離は活性領域となる部分のみ
にＳｉ３Ｈ４等の耐酸化膜を被覆して酸化膜を形成する
いわゆるＬＯＣＯ８法がよく知られている。
しかしながら、このＬＯＣＯ８法は酸化膜が活性領域へ
侵入するバーズビークを生じる欠点を有する。このバー
ズビークのあるＬＯＣＯ８法の例を第１図に示す。第１
図において、１は厚い酸化膜で分離領域となる。２はバ
ーズビークで島領域中に島のくちばしのようにのびてい
る０３ばｎ＋埋込層、４はｐ型基板、５はコレクタ領域
、６はベースとコレクタコンタクトを分ける酸化膜、７
はベース８とエミッタ９を分離する酸化膜である。
侵入するバーズビークを生じる欠点を有する。このバー
ズビークのあるＬＯＣＯ８法の例を第１図に示す。第１
図において、１は厚い酸化膜で分離領域となる。２はバ
ーズビークで島領域中に島のくちばしのようにのびてい
る０３ばｎ＋埋込層、４はｐ型基板、５はコレクタ領域
、６はベースとコレクタコンタクトを分ける酸化膜、７
はベース８とエミッタ９を分離する酸化膜である。
第１図のごとく、バーズビーク２の生じた絶縁物１によ
って分離された島領域にバイポーラトランジスタを形成
すると以下に述べる欠点を有する。
って分離された島領域にバイポーラトランジスタを形成
すると以下に述べる欠点を有する。
即ち、分離領域１に接してエミッタ９を形成しても分離
領域１の側面形状が基板４に対して垂直になっていない
ので、エミッタ９の側面はほとんど酸化膜１によって被
覆されることがない。この為エミッタ９の側面は直接ベ
ース８と接するので、エミッタ・ベース間の容量が大き
くなる。さらにエミッタ９の側面は酸化膜１で被覆され
ないので、エミツタ９形成時の横方向広がりの形状がそ
のままのこり、その結果エミッタ９のエツジ部は楕円形
状を有することになる。この結果、エミツタ９中央部に
比べてエミッタ９周辺部のベース幅が広くなり高周波特
性の劣化を生じ、同時に、トランジスタの亀流増１唱率
も下がることになる。このように、バーズビークの生じ
ている絶縁分離領域に接してエミッタが形成されたバイ
ポーラトランジスタは種々の欠点を有する。
領域１の側面形状が基板４に対して垂直になっていない
ので、エミッタ９の側面はほとんど酸化膜１によって被
覆されることがない。この為エミッタ９の側面は直接ベ
ース８と接するので、エミッタ・ベース間の容量が大き
くなる。さらにエミッタ９の側面は酸化膜１で被覆され
ないので、エミツタ９形成時の横方向広がりの形状がそ
のままのこり、その結果エミッタ９のエツジ部は楕円形
状を有することになる。この結果、エミツタ９中央部に
比べてエミッタ９周辺部のベース幅が広くなり高周波特
性の劣化を生じ、同時に、トランジスタの亀流増１唱率
も下がることになる。このように、バーズビークの生じ
ている絶縁分離領域に接してエミッタが形成されたバイ
ポーラトランジスタは種々の欠点を有する。
以上述べた欠点に鑑み、本発明は高周波特性がよくかつ
電流増幅率が劣化しない絶縁分離形バイポーラトランジ
スタを含む箪導体装置の製造法を提供するものである。
電流増幅率が劣化しない絶縁分離形バイポーラトランジ
スタを含む箪導体装置の製造法を提供するものである。
以下、本発明の構成を実施例をもとに詳細に説明する。
第２図ａは本発明に係る製造方法により形成されたバイ
ポーラトランジスタの構造断面図で、第２図すはその平
面図である。第２図において、２１は厚い素子間分離酸
化膜、２２は酸化膜２１の端部、２３はｎ＋埋込層、２
４はｐ型基板、２６はｎ形コレクタ、２６はコレクター
ベース間分離酸化膜、２７はベース−エミッタ間分離酸
化膜、２８はベース、２９はエミッタ、３ｏはコレクタ
２５のコンタクト部分を示す。
ポーラトランジスタの構造断面図で、第２図すはその平
面図である。第２図において、２１は厚い素子間分離酸
化膜、２２は酸化膜２１の端部、２３はｎ＋埋込層、２
４はｐ型基板、２６はｎ形コレクタ、２６はコレクター
ベース間分離酸化膜、２７はベース−エミッタ間分離酸
化膜、２８はベース、２９はエミッタ、３ｏはコレクタ
２５のコンタクト部分を示す。
同図から明らかな如く、分離膜２１はバーズビークがほ
とんどなく、はぼ垂直に形成されている。
とんどなく、はぼ垂直に形成されている。
そのため、エミッタ２９の側面は完全に絶縁物２１で被
覆されており、さらにエミッタ２９の底面のフラット部
分のみベース２８と接した構造を有している。
覆されており、さらにエミッタ２９の底面のフラット部
分のみベース２８と接した構造を有している。
以下、第３図をもとに本発明に係る製造方法を説明する
。
。
（ａ） ｎ＋埋込層３３が形成されたｐ形基板３４上
にｎ形エピタキシャル層３５を形成する。この後、エピ
タキシャル層ａｃｓ 上に５ｉｏ２３ｓ。
にｎ形エピタキシャル層３５を形成する。この後、エピ
タキシャル層ａｃｓ 上に５ｉｏ２３ｓ。
５ｉ３Ｎ４３７を順次形成する。ココテ、ｂ １０２３
６は５ｉ３Ｎ４３７の応力を緩和する膜である。
６は５ｉ３Ｎ４３７の応力を緩和する膜である。
通常これはパット” Ｓ ｔ ０２と呼ばれる。
（１）） Ｓ ｉ３Ｎ４３７上にレジスト３８を島領
域となる部分に被覆し、レジスト３８をマスクとして、
分離領域となる部分上のパッドｂ ＊ ０２３６ ＋ｂ
１３Ｎ４３ｙをエツチングする。さらに、同じレジスト
マスク３８でエピタキシャル層３６を反応性スパノタエ
ミテング法を用いて垂直にエツチングする。反応性スパ
ノタエノテング法は異方性エッチが可能となるので、レ
ジストマスク３８に対して横方向のエツチングは進まず
、はぼ垂直にエツチングされることになる。
域となる部分に被覆し、レジスト３８をマスクとして、
分離領域となる部分上のパッドｂ ＊ ０２３６ ＋ｂ
１３Ｎ４３ｙをエツチングする。さらに、同じレジスト
マスク３８でエピタキシャル層３６を反応性スパノタエ
ミテング法を用いて垂直にエツチングする。反応性スパ
ノタエノテング法は異方性エッチが可能となるので、レ
ジストマスク３８に対して横方向のエツチングは進まず
、はぼ垂直にエツチングされることになる。
（ｃ）次に、レジスト膜３８を除去した後、露出したエ
ピタキシャル層３６を酸化して第２のバッドｂ ｉＯ２
３９を側面に形成する。さらに、全面に第２のｂ ｓ
３Ｎ４４０を形成した後、反応性のスバノタエノテング
法を用いて垂直エツチングを行ない、３５−１の側面の
みに第２のパン）”５ｉｎ２３９、第２ Ｏｂ １３Ｎ
４４０を残す。
ピタキシャル層３６を酸化して第２のバッドｂ ｉＯ２
３９を側面に形成する。さらに、全面に第２のｂ ｓ
３Ｎ４４０を形成した後、反応性のスバノタエノテング
法を用いて垂直エツチングを行ない、３５−１の側面の
みに第２のパン）”５ｉｎ２３９、第２ Ｏｂ １３Ｎ
４４０を残す。
（ｄ） ５ｉ３Ｎ４３６及び第２ （７） ｂ ｉ３Ｎ
ａ ４０をマスクとして、酸化を行ない絶縁分離膜４
１を形成する。この分離［４１の深さはｎ 埋込３３に
接するように形成する。この場合、島領域３６−１の側
面に耐酸化性４０（第２の５ｉ３Ｎ４）が形成されてい
るので、島領域に酸化膜４１が入り込壕ない。酸化エピ
タキシャル層３５の垂直方向のみに進む。よって、分離
酸化膜４１の側面は基板３４に対して垂直な面で島領域
３５−１と接することになる。さらに、横方向の入り込
みがないのでバーズビークを生じることがない。
ａ ４０をマスクとして、酸化を行ない絶縁分離膜４
１を形成する。この分離［４１の深さはｎ 埋込３３に
接するように形成する。この場合、島領域３６−１の側
面に耐酸化性４０（第２の５ｉ３Ｎ４）が形成されてい
るので、島領域に酸化膜４１が入り込壕ない。酸化エピ
タキシャル層３５の垂直方向のみに進む。よって、分離
酸化膜４１の側面は基板３４に対して垂直な面で島領域
３５−１と接することになる。さらに、横方向の入り込
みがないのでバーズビークを生じることがない。
（ｅ） Ｓ ｉ３Ｎ４３７を選択的に除去し、酸化性
雰囲気で熱処理することにより、ベースとコレクタを分
離する酸化膜４２を形成する。メース４３はレジスト等
をマスクとしてイオン注入により選択的に形成する。
雰囲気で熱処理することにより、ベースとコレクタを分
離する酸化膜４２を形成する。メース４３はレジスト等
をマスクとしてイオン注入により選択的に形成する。
（１）全面に多結晶５ｉ４４を堆積させる。次に５１３
Ｎ４４６を堆積させ、部分的にエミッタとなる領域４６
−１ベースコンタクトとなる領域４５−２． コレク
タコアタクトとなる領域４６−３のＳｉ３Ｎ４を残す。
Ｎ４４６を堆積させ、部分的にエミッタとなる領域４６
−１ベースコンタクトとなる領域４５−２． コレク
タコアタクトとなる領域４６−３のＳｉ３Ｎ４を残す。
（ｇ） ５ｔ３Ｎ４４５をマスクとして多結晶５１４
４のエッチを行ない、さらにベースとエミッタ間のベー
ス４３を除去する。次に、５ｉ３Ｎ４４６−１．４５−
３をマスクとして選択酸化を行ないエミッタとベースコ
ンタクトを分離するＢＥ分離膜４６を形成する。このＢ
Ｅ分離膜４６も浅く形成されるので、基板３４に対して
ほぼ垂直になる。ここで、４４−１．４４−２．４４−
３はそれぞれエミッタ、ベース、コレクタのコンタクト
用の多結晶Ｓｉである。次に、多結晶Ｓ ｉ ４４−１
．４４−３を露出させ、その他の表面はレジスト等で被
覆する。この後、多結晶Ｓ ｉ ４４−１．４４−３に
へ８等の不純物をイオン注入し、レジストを除去した後
熱処理して、エミッタ４７．コレクタコンタクト４８を
形成する。この時エミッタ４７の側面はｂ １０２膜４
６及び４１によって完全に被覆されることになる。さら
に、その側面ｂ １０２膜４６及び４１は基板３４に対
して垂直な形状を有しているので、エミッタ４７はその
底面部のみが接することになりその底面部は平坦になる
。したがってその直下に形成される活性ベースは均一な
幅になる。
４のエッチを行ない、さらにベースとエミッタ間のベー
ス４３を除去する。次に、５ｉ３Ｎ４４６−１．４５−
３をマスクとして選択酸化を行ないエミッタとベースコ
ンタクトを分離するＢＥ分離膜４６を形成する。このＢ
Ｅ分離膜４６も浅く形成されるので、基板３４に対して
ほぼ垂直になる。ここで、４４−１．４４−２．４４−
３はそれぞれエミッタ、ベース、コレクタのコンタクト
用の多結晶Ｓｉである。次に、多結晶Ｓ ｉ ４４−１
．４４−３を露出させ、その他の表面はレジスト等で被
覆する。この後、多結晶Ｓ ｉ ４４−１．４４−３に
へ８等の不純物をイオン注入し、レジストを除去した後
熱処理して、エミッタ４７．コレクタコンタクト４８を
形成する。この時エミッタ４７の側面はｂ １０２膜４
６及び４１によって完全に被覆されることになる。さら
に、その側面ｂ １０２膜４６及び４１は基板３４に対
して垂直な形状を有しているので、エミッタ４７はその
底面部のみが接することになりその底面部は平坦になる
。したがってその直下に形成される活性ベースは均一な
幅になる。
（ｈ） コレクタコンタクト４８上の多結晶Ｓ ｉ
４４−３をすくなくともレジスト等で被覆した後、低エ
ネルギー、高ドーズでボロン等の不純物をイオン注入し
てその後アニールし高濃度の不活性ベース４９を形成す
る。この時、エミツタ４７直下周辺にのみ高濃度の不活
性ベース４９が形成され、直接エミッタの底面及び側面
と接することがない。特に、エミッタ４７の側面の厚い
酸化膜４１と接している部分は分離酸化膜４１がバーズ
ビーブなく、そして基板３４に対して垂直に形成されて
いるので、高濃度のボロンがエミッタ４７の側面、及び
底面から入り込まない０ （ｉ） エミッタ電極５０．ベース電極６１．コレク
タ電極５２を形成する。
４４−３をすくなくともレジスト等で被覆した後、低エ
ネルギー、高ドーズでボロン等の不純物をイオン注入し
てその後アニールし高濃度の不活性ベース４９を形成す
る。この時、エミツタ４７直下周辺にのみ高濃度の不活
性ベース４９が形成され、直接エミッタの底面及び側面
と接することがない。特に、エミッタ４７の側面の厚い
酸化膜４１と接している部分は分離酸化膜４１がバーズ
ビーブなく、そして基板３４に対して垂直に形成されて
いるので、高濃度のボロンがエミッタ４７の側面、及び
底面から入り込まない０ （ｉ） エミッタ電極５０．ベース電極６１．コレク
タ電極５２を形成する。
本発明の製造方法によ多形成されたバイポーラトランジ
スタは以下に述べる効果を有する。
スタは以下に述べる効果を有する。
（１） エミッタを酸化膜に接して形成してもその分
離酸化膜の側面が基板に対して垂直になっているので、
エミッタの側面は完全に酸化膜で被覆される。そのため
、エミッタ側面の寄生容量が減り高速動作が可能となる
。
離酸化膜の側面が基板に対して垂直になっているので、
エミッタの側面は完全に酸化膜で被覆される。そのため
、エミッタ側面の寄生容量が減り高速動作が可能となる
。
僻）エミッタの側面が垂直になるので、エミッタ底面が
平坦な構造を有することになる。そのため、エミ”／２
直下全域に渡って均一なベース幅が形成されるので、ト
ランジスタの高周波特性が向上する。さらに電流増幅率
も向上することになる。
平坦な構造を有することになる。そのため、エミ”／２
直下全域に渡って均一なベース幅が形成されるので、ト
ランジスタの高周波特性が向上する。さらに電流増幅率
も向上することになる。
（３）高濃度な外部ベースをイオン注入等を用いてセル
ファラインで形成する場合、エミッタと直接に高濃度外
部ベースが接することがないので、エミッタとベースの
耐圧が劣化することがない。
ファラインで形成する場合、エミッタと直接に高濃度外
部ベースが接することがないので、エミッタとベースの
耐圧が劣化することがない。
以上述べたごとく、本発明は高密度化、高速化に適した
バイポーラトランジスタを含む半導体装置を製造出来る
ので工業的価値が高い。
バイポーラトランジスタを含む半導体装置を製造出来る
ので工業的価値が高い。
第１図は従来の製造法によるバイポーラトランジスタの
構造断面図、第２図（ａ）は本発明の製造法によるバイ
ポーラトランジスタの構造断面図、第２図（ｂ）はその
平面図、第３図（−）〜（ｉ）は本発明に係る製造法を
示す工程断面図である。 ４１・・・・−・分離酸化膜、４２−−−−−−−−コ
レクターベース分離酸化膜、４３−−−−−−一活性ベ
ース、４６−−−−−・エミッターベース分離酸化膜、
４７−−−−−−−エミノタ、４８−−−−−−−−コ
レクタコンタクト、４９−−−一一一不活性ベース。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠３
Ｉ５１ ＠ ３ 図
構造断面図、第２図（ａ）は本発明の製造法によるバイ
ポーラトランジスタの構造断面図、第２図（ｂ）はその
平面図、第３図（−）〜（ｉ）は本発明に係る製造法を
示す工程断面図である。 ４１・・・・−・分離酸化膜、４２−−−−−−−−コ
レクターベース分離酸化膜、４３−−−−−−一活性ベ
ース、４６−−−−−・エミッターベース分離酸化膜、
４７−−−−−−−エミノタ、４８−−−−−−−−コ
レクタコンタクト、４９−−−一一一不活性ベース。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠３
Ｉ５１ ＠ ３ 図
Claims (2)
- （１）半導体層の活性領域形成部分上に耐酸化性膜を形
成する工程と、前記活性領域形成部分以外の前記半導体
層を所定量エツチングする工程と、前記耐酸化性膜をマ
スクにして前記半導体層の露出部分を酸化して、前記活
性領域形成部にほぼ垂直に分離酸化膜を形成する工程と
、前記分離酸化膜に−り面が接する様にエミッタを形成
する工程を含む半導体装置の製造方法。 - （２）所定量エツチングされた半導体層側面に耐酸化性
膜を形成した後、前記半導体層の露出部分を酸化する特
許請求の範囲第１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026247A JPS58142575A (ja) | 1982-02-19 | 1982-02-19 | 半導体装置の製造方法 |
| US06/660,255 US4563227A (en) | 1981-12-08 | 1984-10-12 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026247A JPS58142575A (ja) | 1982-02-19 | 1982-02-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142575A true JPS58142575A (ja) | 1983-08-24 |
Family
ID=12187954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57026247A Pending JPS58142575A (ja) | 1981-12-08 | 1982-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147572A (ja) * | 1984-12-20 | 1986-07-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1982
- 1982-02-19 JP JP57026247A patent/JPS58142575A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147572A (ja) * | 1984-12-20 | 1986-07-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693782A (en) | Fabrication method of semiconductor device | |
| JP3346348B2 (ja) | 半導体装置の製造方法 | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS58142575A (ja) | 半導体装置の製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63287061A (ja) | 近接したデバイス領域を有するバイポーラトランジスタの形成方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS6148974A (ja) | トランジスタの製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JPS5812337A (ja) | 半導体装置の製造方法 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JPH053202A (ja) | 半導体装置及びその製造方法 | |
| JPH022628A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0294642A (ja) | 電界効果トランジスタ | |
| JPH0945703A (ja) | 半導体装置の製造方法 | |
| JPS62150772A (ja) | バイポ−ラトランジスタ装置およびその製造方法 |