JPS5814537A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5814537A
JPS5814537A JP56111951A JP11195181A JPS5814537A JP S5814537 A JPS5814537 A JP S5814537A JP 56111951 A JP56111951 A JP 56111951A JP 11195181 A JP11195181 A JP 11195181A JP S5814537 A JPS5814537 A JP S5814537A
Authority
JP
Japan
Prior art keywords
film
nitride film
oxide film
pinhole
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56111951A
Other languages
English (en)
Other versions
JPS6351375B2 (ja
Inventor
Yutaka Tomita
豊 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56111951A priority Critical patent/JPS5814537A/ja
Publication of JPS5814537A publication Critical patent/JPS5814537A/ja
Publication of JPS6351375B2 publication Critical patent/JPS6351375B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法にかかり、とくにシリ
コン基板上の誘電体層としての窒化膜を形成する工程を
含む半導体装置の製造方法に関する。
半導体装置、特にアナログ型集積回路においては、内蔵
コンデンサを有することが多く、これらのコンデンサに
は集積回路装置としては比較的高電圧（３０■以上）が
加わることが多い。従来、特にシリコンの半導体集積回
路のコンデンサで、容量が数ｐＦ〜数＋ｐＦ程度のもの
は、シリコン基板上に形成された酸化膜または窒化膜を
誘電体層として、前記各誘電体層の底部に位置する拡散
層と誘電体層上の金属電極とによって形成されていた。
このような構造では、半導体装置の小型化の為、誘電体
の膜厚は薄いほどコンデンサの容量の面積比は大になる
。したがって、半導体装置の小型化の為、誘電体の膜厚
は薄いほど高集積化には有利である。しかし、膜厚を薄
くすると、膜厚自体による耐圧が問題になるほか、窒化
膜は通常気相成長法によって形成される為ピンホールが
多くなる。
しかし、誘電体としては酸化膜より窒化膜を主体に使用
した方が誘電率が窒化膜は酸化膜の２倍近くある為に、
高集積化に有利である。上記理由で従来窒化膜を主なる
誘電体層としてコンデンサを集積回路基板上に形成する
と、電圧印加によりピンホール部に起因するコンデンサ
の絶縁破壊が発生した。
本発明の目的は、上記の欠点を除去して、小面積で容量
の大きい、かつ耐圧も大きい内部コンデンサを有する半
導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法においては、特にシリコ
ン基板上に形成する窒化膜上から、水蒸気により１００
ＯＣ以下の温度で酸化膜を窒化膜のピンホール部に成長
させて、ピンホールによる欠点を除去している。また、
水蒸気による酸化の為、時間は短くてよく、温度が１０
０ＯＣ以下の為、前工程で形成されている拡散層に影響
を与えることが少く、かつ窒化膜はほとんど酸化されな
い。
電１図は従来の製造方法で作成されたコンデンサの部分
断面図である。コンデンサの誘電体層としてシリコン基
板１の上に２００Ａの酸化膜２が形成されており、その
上に厚さ１００ＯＡの窒化膜３が形成されている。しか
し、気相成長法で形成される窒化膜３にはピンホール４
が発生し易Ｋ、ピンホールがなければ１１０〜１３０ｖ
位のコンデンサの耐圧がＩＯＶ前後になってしま５゜　
　　′つぎに本発明を実施例により説明する。
第２図は本発明方法により作成した集積回路内部コンデ
ンサの部分断面図である。まず、第１図で示すアルミ電
極５の形成前の、酸化膜２、窒化膜３が被着されたシリ
コン基板１をもつ試料に対し、雰囲気温度ｘｏｏｏｃの
水蒸気により６分間の酸化処理を行い、ピンホール部４
に１００ＯＡ程度の酸化膜６を成長させる。その後、ア
ルミ電極５を窒化膜３の上に形成する。
このようにして形成された窒化膜３を誘電体層とし、ア
ルミ電極５とシリコン基板ｌを両電極とするコンデンサ
は、ピンホール４が絶縁物の酸化膜６で充填されている
ので、ピンホールの欠かんはなくなり、小面積で比較的
大きな容量を有し、かつ１００ｖ程度の十分な耐圧を示
す。
【図面の簡単な説明】
第１図は従来の製造方法で作成された集積回路内部コン
デンサの部分断面図、第２図は本発明方法により作成さ
れたコンデンサの部分断面図である。 １・・・・・・シリコン基板、２・−軸・酸化膜、３・
・・・・・窒化膜、４・・・・・・ピンホール、５・・
・・−アルミ電極、６・・・・・・ピンホール部の酸化
膜。 篤　ｆ　図 寮　Ｚ　図

Claims (1)

    【特許請求の範囲】
  1. シリコン基板上に窒化膜を形成した後、水蒸気により１
    ００ＯＣ以下の温度で酸化する工程を含むことを特徴と
    する半導体装置の製造方法。
JP56111951A 1981-07-17 1981-07-17 半導体装置の製造方法 Granted JPS5814537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56111951A JPS5814537A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56111951A JPS5814537A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5814537A true JPS5814537A (ja) 1983-01-27
JPS6351375B2 JPS6351375B2 (ja) 1988-10-13

Family

ID=14574234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56111951A Granted JPS5814537A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5814537A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170440U (ja) * 1984-04-20 1985-11-12 株式会社河合楽器製作所 防音室の床構造
JPS62135738U (ja) * 1986-02-21 1987-08-26
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504434A (ja) * 1973-05-17 1975-01-17
JPS5394780A (en) * 1977-01-14 1978-08-19 Hitachi Ltd Manufacture of semiconductor device
JPS5438780A (en) * 1977-08-31 1979-03-23 Cho Lsi Gijutsu Kenkyu Kumiai Semiconductor
JPS54109771A (en) * 1978-02-16 1979-08-28 Fujitsu Ltd Stabilizing method for surface protective film of semiconductor
JPS5522863A (en) * 1978-08-07 1980-02-18 Nec Corp Manufacturing method for semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504434A (ja) * 1973-05-17 1975-01-17
JPS5394780A (en) * 1977-01-14 1978-08-19 Hitachi Ltd Manufacture of semiconductor device
JPS5438780A (en) * 1977-08-31 1979-03-23 Cho Lsi Gijutsu Kenkyu Kumiai Semiconductor
JPS54109771A (en) * 1978-02-16 1979-08-28 Fujitsu Ltd Stabilizing method for surface protective film of semiconductor
JPS5522863A (en) * 1978-08-07 1980-02-18 Nec Corp Manufacturing method for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170440U (ja) * 1984-04-20 1985-11-12 株式会社河合楽器製作所 防音室の床構造
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device
JPS62135738U (ja) * 1986-02-21 1987-08-26

Also Published As

Publication number Publication date
JPS6351375B2 (ja) 1988-10-13

Similar Documents

Publication Publication Date Title
JPS6349907B2 (ja)
JPH04279053A (ja) 高値タンタル酸化物コンデンサ
JPS58220457A (ja) 誘電体材料の形成方法
JPH03204967A (ja) 集積回路用コンデンサおよびその製造方法
KR930702788A (ko) 비결정질 유전체막을 갖는 전압 가변 캐패시터
JPH0139657B2 (ja)
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JPH03159166A (ja) 半導体装置及びその製造方法
JP2001024164A (ja) 半導体デバイスの製造方法。
JP2861129B2 (ja) 半導体装置
JPH03274029A (ja) アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
US5645976A (en) Capacitor apparatus and method of manufacture of same
JPS5814537A (ja) 半導体装置の製造方法
JPH06101466B2 (ja) シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法
JPH0878636A (ja) キャパシタを有する半導体装置の製造方法
JPH11186525A (ja) キャパシタを含む半導体装置及びその製造方法
JPH02214152A (ja) 半導体装置及びその製造方法
JPS58215067A (ja) 半導体集積回路装置
US20010013616A1 (en) Integrated circuit device with composite oxide dielectric
JPH031515A (ja) 薄膜コンデンサの製造方法
JPS58112360A (ja) 半導体装置用キヤパシタおよびその製造方法
JPS6313329B2 (ja)
JPH09246082A (ja) 容量素子およびその製造方法
JPH0367346B2 (ja)
JP2903735B2 (ja) 半導体装置