JPS58159158A - アドレスパス障害検出方式 - Google Patents
アドレスパス障害検出方式Info
- Publication number
- JPS58159158A JPS58159158A JP57040876A JP4087682A JPS58159158A JP S58159158 A JPS58159158 A JP S58159158A JP 57040876 A JP57040876 A JP 57040876A JP 4087682 A JP4087682 A JP 4087682A JP S58159158 A JPS58159158 A JP S58159158A
- Authority
- JP
- Japan
- Prior art keywords
- address bus
- address
- bus
- information
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
出方式に関するものである。
この株の従来のアドレスバス障害検出方式は、例えば、
アクセスされたデバイスの入力回路においてのみ、アド
レスバス上のアドレス情報により、そのパリティエラー
を検出するというものであった。
アクセスされたデバイスの入力回路においてのみ、アド
レスバス上のアドレス情報により、そのパリティエラー
を検出するというものであった。
したがって、アドレスバス上の障害によってアドレス情
報が変えられ、その誤アドレス情報に従って実在しない
デバイスがアクセスされたとすると、その装置の中央処
理部に対しては、いずれのデバイスからも無応答となる
。
報が変えられ、その誤アドレス情報に従って実在しない
デバイスがアクセスされたとすると、その装置の中央処
理部に対しては、いずれのデバイスからも無応答となる
。
この場合、中央処理部は、アクセスしたデバイスの障害
で無応答となったのか、またはアドレスバス上の障害で
無応答となったのか、いずれであるかの判断がつかない
という問題があった。
で無応答となったのか、またはアドレスバス上の障害で
無応答となったのか、いずれであるかの判断がつかない
という問題があった。
本発明の目的は、上記した従来技術の欠点をなくシ、ア
ドレスバス上の障害と、アクセスしたデバイスの障害等
の他の障害要因によるものとを常に切り分けうるアドレ
スバス障害検出方式を提供することにある。
ドレスバス上の障害と、アクセスしたデバイスの障害等
の他の障害要因によるものとを常に切り分けうるアドレ
スバス障害検出方式を提供することにある。
本発明の特徴は、中央処理部、メモリ部およびアドレス
割付けがされた入出力制御部その地間所要のデバイスを
備え、これらが共通バスによって接続・構成された装置
のアドレスバス障害検出方式において、その全アドレス
空間について共通バスに係るアドレスバス上のパリティ
エラーを検出しうるアドレスバス障害検出回路を上記ア
ドレスバスに接続しておき、前記アドレスバス上のパリ
ティエラーの発生時には、当該アドレスバス情報・デー
タバス情報の保持をしておくとともに、その旨の表示を
するフラグを立てておくことにより、中央処理部が、デ
バイスアクセス時の無応答に対し、上記両バス情報・フ
ラグの内容に応じ、アドレスバス障害または他゛の要因
による障害の検出・切分けを行いうるようにした゛アド
レスバス障害検出方式にある。
割付けがされた入出力制御部その地間所要のデバイスを
備え、これらが共通バスによって接続・構成された装置
のアドレスバス障害検出方式において、その全アドレス
空間について共通バスに係るアドレスバス上のパリティ
エラーを検出しうるアドレスバス障害検出回路を上記ア
ドレスバスに接続しておき、前記アドレスバス上のパリ
ティエラーの発生時には、当該アドレスバス情報・デー
タバス情報の保持をしておくとともに、その旨の表示を
するフラグを立てておくことにより、中央処理部が、デ
バイスアクセス時の無応答に対し、上記両バス情報・フ
ラグの内容に応じ、アドレスバス障害または他゛の要因
による障害の検出・切分けを行いうるようにした゛アド
レスバス障害検出方式にある。
以下、本発明の実施例を図に基づいて説明する。
第１図は、本発明に係るアドレスバス障害検出方式の一
実施例の方式構成図、第２図は、そのアドレス構成図で
ある。
実施例の方式構成図、第２図は、そのアドレス構成図で
ある。
ここで、１は、中央処理部、２は、メモリ部、３は、入
出力制御部、４は、アドレスバス障害検出力回路、４Ａ
は、そのアドレスバスパリティエラー検出回路、４Ｂは
、同障害時のアドレスバス情報の保持に係るアドレスバ
ス情報ラッチ回路、４Ｃは、同障害時のデータバス情報
の保持に係るデータバス情報ラッチ回路、４Ｄは、同ア
ドレスバスハリティエラーの発生を表示するためのフラ
グ、５は、共通バスに係るアドレスバス、６は、同デー
タバスである。
出力制御部、４は、アドレスバス障害検出力回路、４Ａ
は、そのアドレスバスパリティエラー検出回路、４Ｂは
、同障害時のアドレスバス情報の保持に係るアドレスバ
ス情報ラッチ回路、４Ｃは、同障害時のデータバス情報
の保持に係るデータバス情報ラッチ回路、４Ｄは、同ア
ドレスバスハリティエラーの発生を表示するためのフラ
グ、５は、共通バスに係るアドレスバス、６は、同デー
タバスである。
例えば、中央処理部１が入出力制御部３に対してデバイ
スアクセスをするときには、まず、アドレスバス５上に
当該アドレス指定を行い、データバス６上に所望のデー
タを送出する。
スアクセスをするときには、まず、アドレスバス５上に
当該アドレス指定を行い、データバス６上に所望のデー
タを送出する。
この場合、第２図に示すように、入力出力制御部３のア
ドレスが１６進数で（ＡＯ）、〜（４Ｆ）Ｈ。
ドレスが１６進数で（ＡＯ）、〜（４Ｆ）Ｈ。
（ＦＯ）Ｈ〜（ＦＦ）、に割り付けられているとし、例
えば、そのアドレス（ＡＯ）Ｈ（第２図中Ａ印の箇所）
が指定されたにもかかわらず、何らかの原因によってア
ドレス（ＥＯ）Ｈ（第２図中Ｂ印の箇所）と誤指定（ま
たはバス障害によるピット変化）が発生したものとする
。
えば、そのアドレス（ＡＯ）Ｈ（第２図中Ａ印の箇所）
が指定されたにもかかわらず、何らかの原因によってア
ドレス（ＥＯ）Ｈ（第２図中Ｂ印の箇所）と誤指定（ま
たはバス障害によるピット変化）が発生したものとする
。
この誤アドレス（ＥＯ）Ｈは、どのデバイスにも割り当
てられていないので、結局、中央処理部１に対しては、
無応答となる。
てられていないので、結局、中央処理部１に対しては、
無応答となる。
なお、全アドレス空間は、上述のほかにメモリ部２に対
してアドレス（００）Ｈ〜（７Ｆ）ｕ、（σＯ）Ｈ〜（
Ｅ！Ｆｈ が割シ当てられておシ、アドレス（８０）
Ｈ〜（９Ｆ）Ｈ，（ＢＯ）Ｈ〜（ＢＦ）ｎ、 （ＤＯ）
Ｈ〜（ＥＦ）Ｈは、いずれのデバイスにも割り当てられ
ておらず、空きアドレスまたは容量アドレスである。
してアドレス（００）Ｈ〜（７Ｆ）ｕ、（σＯ）Ｈ〜（
Ｅ！Ｆｈ が割シ当てられておシ、アドレス（８０）
Ｈ〜（９Ｆ）Ｈ，（ＢＯ）Ｈ〜（ＢＦ）ｎ、 （ＤＯ）
Ｈ〜（ＥＦ）Ｈは、いずれのデバイスにも割り当てられ
ておらず、空きアドレスまたは容量アドレスである。
一方、アドレスバス障害検出回路４においては、アドレ
スバスパリティエラー検出回路４Ａがアドレスバス５に
ついて全アドレス空間のアドレス情報（データ）のパリ
ティチェックを行い、パリティエラーを検出したときは
、その時のアドレスバス５．データバス６上のデータ（
アドレスバス情報、データバス情報）を、それぞれ、ア
ドレスバス情報ラッチ回路４Ｂ、データバス情報ラッチ
回路４Ｃに保持をしておくとともに、フラグ４Ｄを立て
てパリティエラー発生の旨の表示をする。
スバスパリティエラー検出回路４Ａがアドレスバス５に
ついて全アドレス空間のアドレス情報（データ）のパリ
ティチェックを行い、パリティエラーを検出したときは
、その時のアドレスバス５．データバス６上のデータ（
アドレスバス情報、データバス情報）を、それぞれ、ア
ドレスバス情報ラッチ回路４Ｂ、データバス情報ラッチ
回路４Ｃに保持をしておくとともに、フラグ４Ｄを立て
てパリティエラー発生の旨の表示をする。
前後したが、中央賂呼部１は、前述のデバイスアクセス
に対する無応答の場合には、まず、アドレスバス障害検
出回路４のフラグ４Ｄを調べることにより、フラグ４Ｄ
が立てられているときは、アドレスバス５に関する障害
であり、またはフラグ４Ｄが立てられていないときは、
アクセスデバイスの障害であることの識別（切分け）を
することができるとともに、いずれについても当該アド
レスバスＭ報、データバス情報がアドレスバス情報ラッ
チ回路４Ｂ、データバス情報ラッチ回路４Ｃから得られ
、これは障害要因の分析・切分は等の障害回復処置に対
しても有益な情報となるものである。
に対する無応答の場合には、まず、アドレスバス障害検
出回路４のフラグ４Ｄを調べることにより、フラグ４Ｄ
が立てられているときは、アドレスバス５に関する障害
であり、またはフラグ４Ｄが立てられていないときは、
アクセスデバイスの障害であることの識別（切分け）を
することができるとともに、いずれについても当該アド
レスバスＭ報、データバス情報がアドレスバス情報ラッ
チ回路４Ｂ、データバス情報ラッチ回路４Ｃから得られ
、これは障害要因の分析・切分は等の障害回復処置に対
しても有益な情報となるものである。
なお、上記実施例において、アドレスバス障害検出回路
４は、独立した回路であるように説明したが、必ずしも
、そのように限定されるものではなく、人出力制御部３
その他のデバイスの一部として併設することを妨げない
。すなわち、これを併設したデバイスは、本来の被アク
セス動作を行うとともに、併設されたアドレスバス障害
検出回路４によシ、前述と同様なアドレスバス障害検出
に係る動作を行うことができるの“は明らかである。
４は、独立した回路であるように説明したが、必ずしも
、そのように限定されるものではなく、人出力制御部３
その他のデバイスの一部として併設することを妨げない
。すなわち、これを併設したデバイスは、本来の被アク
セス動作を行うとともに、併設されたアドレスバス障害
検出回路４によシ、前述と同様なアドレスバス障害検出
に係る動作を行うことができるの“は明らかである。
以上、詳細に説明したように、本発明によれば、アドレ
スバス上の障害と他の障害要因によるものとを常に切り
分けることができるので、障害箇所の指摘を確実に行い
、この種装置（システム）の保守作業の効率向上、障害
時間短縮化または信頼性向上に顕著な効果が得られる。
スバス上の障害と他の障害要因によるものとを常に切り
分けることができるので、障害箇所の指摘を確実に行い
、この種装置（システム）の保守作業の効率向上、障害
時間短縮化または信頼性向上に顕著な効果が得られる。
第１図は、本発明に係るアドレスバス障害検出方式の一
実施例の方式構成図、第２図は、そのアドレス構成図で
ある。 １・・・中央ａｌ１部、２・・・メモリ価、３・・・入
出力制御部、４・・・アドレスバス障害検出回路、４Ａ
・・・アドレスバスパリティエラー検出回路、４Ｂ・・
アドレスバス情報ラッチ回路、４Ｃ・・・データバス情
報ラッチ回路、４Ｄ・・・フラグ、５・・・アドレスバ
ス、６・・・データバス。 代理人 弁理士 福田幸作 （ほか１名）
実施例の方式構成図、第２図は、そのアドレス構成図で
ある。 １・・・中央ａｌ１部、２・・・メモリ価、３・・・入
出力制御部、４・・・アドレスバス障害検出回路、４Ａ
・・・アドレスバスパリティエラー検出回路、４Ｂ・・
アドレスバス情報ラッチ回路、４Ｃ・・・データバス情
報ラッチ回路、４Ｄ・・・フラグ、５・・・アドレスバ
ス、６・・・データバス。 代理人 弁理士 福田幸作 （ほか１名）
Claims (1)
- １、中央処理部、メモリ部およびアドレス割付けがされ
た人出方制御部その他同所要のデバイスを備え、これら
が共通バスによって接続・構成された装置のアドレスバ
ス障害検出方式において、その全アドレス空間について
共通バスに係るアドレスバス上のパリティエラーを検出
しうるアドレスバス障害検出回路を上記アドレスバスに
接続しておき、前記アドレスバス上のパリティエラーの
発生時には、当該アドレスバス情報・データバス情報の
保持をしておくとともに、その旨の表示をするフラグを
立てておくことにより、中央処理部が、デバイスアクセ
ス時の無応答に対し、上記両バス情報・フラグの内容に
応じ、アドレスバス障害または他の要因による障害の検
出・切分は智行いうるようにすることを特徴とするアド
レスバス障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57040876A JPS58159158A (ja) | 1982-03-17 | 1982-03-17 | アドレスパス障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57040876A JPS58159158A (ja) | 1982-03-17 | 1982-03-17 | アドレスパス障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159158A true JPS58159158A (ja) | 1983-09-21 |
Family
ID=12592707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57040876A Pending JPS58159158A (ja) | 1982-03-17 | 1982-03-17 | アドレスパス障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298454A (ja) * | 1988-05-27 | 1989-12-01 | Fuji Electric Co Ltd | バスのパリティチェック方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103145A (ja) * | 1972-04-10 | 1973-12-25 | ||
| JPS52127041A (en) * | 1976-04-16 | 1977-10-25 | Nec Corp | Error detector in information processor |
| JPS5353932A (en) * | 1976-10-27 | 1978-05-16 | Hitachi Ltd | Fault detection system for memory address line |
| JPS542641A (en) * | 1977-06-08 | 1979-01-10 | Hitachi Ltd | Error detection system of information processor |
-
1982
- 1982-03-17 JP JP57040876A patent/JPS58159158A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103145A (ja) * | 1972-04-10 | 1973-12-25 | ||
| JPS52127041A (en) * | 1976-04-16 | 1977-10-25 | Nec Corp | Error detector in information processor |
| JPS5353932A (en) * | 1976-10-27 | 1978-05-16 | Hitachi Ltd | Fault detection system for memory address line |
| JPS542641A (en) * | 1977-06-08 | 1979-01-10 | Hitachi Ltd | Error detection system of information processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298454A (ja) * | 1988-05-27 | 1989-12-01 | Fuji Electric Co Ltd | バスのパリティチェック方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| US6950978B2 (en) | Method and apparatus for parity error recovery | |
| US4165533A (en) | Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders | |
| JPS58159158A (ja) | アドレスパス障害検出方式 | |
| JPS607822B2 (ja) | メモリ誤動作検出方式 | |
| EP0076098A2 (en) | Key storage error processing system | |
| SU1249590A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS63118953A (ja) | パリテイ異常検出方式 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPS6322342B2 (ja) | ||
| JPH0683718A (ja) | 障害検出回路 | |
| JPS5812186A (ja) | 情報処理装置 | |
| JPH038039A (ja) | メモリ固定障害の検出回路 | |
| JPS6218943B2 (ja) | ||
| JPH0693231B2 (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPS6141428B2 (ja) | ||
| JPH05108387A (ja) | ログ収集時のパリテイ制御方式 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPS6020247A (ja) | 障害検出装置 | |
| JPS6123242A (ja) | パリテイチエツク回路の検査方式 |