JPS5816016Y2 - プロセス制御用計算機 - Google Patents
プロセス制御用計算機Info
- Publication number
- JPS5816016Y2 JPS5816016Y2 JP1977054411U JP5441177U JPS5816016Y2 JP S5816016 Y2 JPS5816016 Y2 JP S5816016Y2 JP 1977054411 U JP1977054411 U JP 1977054411U JP 5441177 U JP5441177 U JP 5441177U JP S5816016 Y2 JPS5816016 Y2 JP S5816016Y2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- programmer
- connector
- programs
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案はプロセス制御用計算機のプログラマーズ・パネ
ルの改良に関するものである。
ルの改良に関するものである。
マイクロ・プロセサの発達に伴い計算機によるプロセス
制御は大規模集中制御方式から小規模分散制御方式に移
行している。
制御は大規模集中制御方式から小規模分散制御方式に移
行している。
大規模集中制御方式に適用される計算機に汎用機的性格
が要求され、稼動場所に設置された後にも新たなプログ
ラムの作成やデバッグが必要になるので、プログラマー
ズ・パネルはそれに応じられるように構成される。
が要求され、稼動場所に設置された後にも新たなプログ
ラムの作成やデバッグが必要になるので、プログラマー
ズ・パネルはそれに応じられるように構成される。
このためキー類や表示素子が多数必要となり、またそれ
らに対応して論理回路も多数必要である。
らに対応して論理回路も多数必要である。
これに対して小規模分散制御方式に適用される計算機は
専用機的性格を持ち、稼動場所に設置された後に新たな
プログラムの作成やテ゛バッグの必要が生じることはほ
とんどない。
専用機的性格を持ち、稼動場所に設置された後に新たな
プログラムの作成やテ゛バッグの必要が生じることはほ
とんどない。
尤も稼動に入る前にはプログラムの作成やデバッグが必
要になるので、プログラマーズ・パネルは大規模集中制
御方式用の計算機と同程度のものが必要になる。
要になるので、プログラマーズ・パネルは大規模集中制
御方式用の計算機と同程度のものが必要になる。
しかし一旦稼動場所に設置されるとそのようなパネルの
機能は不用になるので不経済である。
機能は不用になるので不経済である。
本考案の目的は、プログラマーズ・パネルが経済的な制
御用計算機を提供することにある。
御用計算機を提供することにある。
本考案は、プログラマーズ・パネルとして、プログラム
の作成やデバッグを行うのに適したパネルと、稼動場所
設置後に必要最小限の操作を行うのに適したパネルと二
通り設け、それぞれ場合に応じて付は換えて使用するよ
うにしたものである。
の作成やデバッグを行うのに適したパネルと、稼動場所
設置後に必要最小限の操作を行うのに適したパネルと二
通り設け、それぞれ場合に応じて付は換えて使用するよ
うにしたものである。
以下図面によって本考案を説明する。
第1図は本考案実施例の概念的構成図である。
第1図において、1は計算機の演算制御回路が設けられ
たプリント板、2はプログラムの作成やデバッグを行う
ときに使用するブログラマーズ・パネル(デバッキング
・パネル)、3,4はその接続リードとコネクタ、5は
稼動場所設置後に計算機を操作するときに使用するプロ
グラマーズ・パネル(ミニ・パネル)である。
たプリント板、2はプログラムの作成やデバッグを行う
ときに使用するブログラマーズ・パネル(デバッキング
・パネル)、3,4はその接続リードとコネクタ、5は
稼動場所設置後に計算機を操作するときに使用するプロ
グラマーズ・パネル(ミニ・パネル)である。
デバッキング・パネル2は稼動前のプログラム作成時や
テ゛バツギング時にコネクタ4によってプリント板1の
ジャック部11に接続される。
テ゛バツギング時にコネクタ4によってプリント板1の
ジャック部11に接続される。
デバッキング・パネル2は例えば第2図のような表示部
21とキーボード部22を持っており、これら表示部2
1とキーボード部22を利用してプログラムの作成やテ
゛バッグが行えるようになっている。
21とキーボード部22を持っており、これら表示部2
1とキーボード部22を利用してプログラムの作成やテ
゛バッグが行えるようになっている。
プログラム作成やデバッグが終ると、コネクタ4はジャ
ック部11から外される。
ック部11から外される。
そしてデバッキング・パネル2は同種の他の計算機に対
して共用される。
して共用される。
デバッキング・パネル2が取り外されたら、代わりにミ
ニ・パネル5がその背部のコネクタ51を利用してプリ
ント板1のジャック部12に結合される。
ニ・パネル5がその背部のコネクタ51を利用してプリ
ント板1のジャック部12に結合される。
ミニ・パネル5は例えば第3図のような表示部52と操
作部53を持っている。
作部53を持っている。
表示部52においてPONはパワー・オン表示灯、RU
Nはプログラム・ラン表示灯、CPはクロック・パルス
表示灯である。
Nはプログラム・ラン表示灯、CPはクロック・パルス
表示灯である。
操作部53において、DSはプログラム媒体選択器(デ
バイス・セレクタ)で、パンチ・テープ選択接点PT、
カセット・テープ選択接点CT、およびフレキシブル・
ディスク選択接点FDを持っている。
バイス・セレクタ)で、パンチ・テープ選択接点PT、
カセット・テープ選択接点CT、およびフレキシブル・
ディスク選択接点FDを持っている。
FSは操作内容選択器(ファンクション・セレクタ)で
、ロード接点LOAD、セーブ接点5AVE、ストップ
接点5TOP、続行接点C0NT、およびラン接点RU
Nを持っている。
、ロード接点LOAD、セーブ接点5AVE、ストップ
接点5TOP、続行接点C0NT、およびラン接点RU
Nを持っている。
5TARTは起動ボタンで、ファンクション・セレクタ
FSで指定した動作を起動する。
FSで指定した動作を起動する。
操作部53の両セレクタと起動ボタンを操作することに
より、パンチ・テープ、カセット磁気テープ、またはフ
レキシブル磁気ディスクのいずれかと計算機の主記憶装
置との間で、プログラムのロード/セーブが行え、また
内蔵プログラムの停止続行、開始が行える。
より、パンチ・テープ、カセット磁気テープ、またはフ
レキシブル磁気ディスクのいずれかと計算機の主記憶装
置との間で、プログラムのロード/セーブが行え、また
内蔵プログラムの停止続行、開始が行える。
分散配置された小規模な計算制御装置においては、稼動
場所に設置された後はこの程度の操作ができれば実用上
充分である。
場所に設置された後はこの程度の操作ができれば実用上
充分である。
このようなプログラマーズ・パネルは、プリント板に取
り付けられる通常の前面板と同じ程度の所要空間の小さ
なコンパクトなものとすることができ、演算制御装置用
プリント板の一端に容易に装架することができる。
り付けられる通常の前面板と同じ程度の所要空間の小さ
なコンパクトなものとすることができ、演算制御装置用
プリント板の一端に容易に装架することができる。
このように本考案によれば、プログラマーズ・パネルを
プログラム作成やテ゛バッグ用と稼動場所設置後の必要
最小限の操作を行うためのものと二通り設け、それぞれ
付は換えて使用するようにしたので、無駄のない経済的
なプログラマーズ・パネルが得られる。
プログラム作成やテ゛バッグ用と稼動場所設置後の必要
最小限の操作を行うためのものと二通り設け、それぞれ
付は換えて使用するようにしたので、無駄のない経済的
なプログラマーズ・パネルが得られる。
第1図は本考案実施例の概念的構成図、第2図および第
3図は第1図の一部の詳細図である。 1・・・・・・プリント板、2,5・・・・・・プログ
ラマーズ・パネル、3・・・・・・リード、4・・・・
・・コネクタ。
3図は第1図の一部の詳細図である。 1・・・・・・プリント板、2,5・・・・・・プログ
ラマーズ・パネル、3・・・・・・リード、4・・・・
・・コネクタ。
Claims (1)
- 【実用新案登録請求の範囲】 プログラム作成やデ゛バッグのための計算機操作を可能
にする表示器およびキー類と、プリント板に接続するた
めケーブルおよびコネクタを有する第1のプログラマー
ズ・パネル、 プリント板の前面板と同程度の大きさのパネルにプリン
ト板接続用のコネクタが一体に設けられたパネルであっ
て、プログラムの作成やデバッグのための計算機操作を
可能にする表示器およびキー類をもたず、プログラムの
ロード/セーブ、開始/停止のための操作を可能にする
表示器とキー類を有する第2のプログラマーズ・パネル
、および、 コネクタが接続されうるジャック部分を有するプリント
板上に形成され、第1のプログラマーズ・パネルと第2
のプログラマーズ・パネルが択一的に接続される演算制
御装置を具備するプロセス制御用計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977054411U JPS5816016Y2 (ja) | 1977-04-28 | 1977-04-28 | プロセス制御用計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977054411U JPS5816016Y2 (ja) | 1977-04-28 | 1977-04-28 | プロセス制御用計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53149536U JPS53149536U (ja) | 1978-11-25 |
| JPS5816016Y2 true JPS5816016Y2 (ja) | 1983-04-01 |
Family
ID=28948917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977054411U Expired JPS5816016Y2 (ja) | 1977-04-28 | 1977-04-28 | プロセス制御用計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816016Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538469B2 (ja) * | 1973-04-30 | 1978-03-29 |
-
1977
- 1977-04-28 JP JP1977054411U patent/JPS5816016Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53149536U (ja) | 1978-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100353322C (zh) | 多功能电源按钮的计算机及控制计算机的电源转换的方法 | |
| GB2395302A (en) | State saving and restoring in data processing system using scan chain cells | |
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| EP0082682A2 (en) | Microcomputer unit | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JPS6113626B2 (ja) | ||
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| US4176781A (en) | Apparatus for monitoring and checking processor operation sequences | |
| JPH0150933B2 (ja) | ||
| JPS6045453B2 (ja) | 多重プロセツサ | |
| JPH11338744A (ja) | ソフトウエア開発支援装置 | |
| JPS6041774B2 (ja) | 論理回路パツケージ | |
| JPH0233178B2 (ja) | ||
| JPS57147758A (en) | Memory error controlling system | |
| KUSHISAKI et al. | Equipment wiring analysis programs[Final Report] | |
| JPH0449141B2 (ja) | ||
| JPS61160154A (ja) | プログラム開発支援装置 | |
| JPH0272457A (ja) | データ転送装置 | |
| JPH0769857B2 (ja) | プログラム開発装置 | |
| JPH0232651B2 (ja) | ||
| JPH0149975B2 (ja) | ||
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPS535545A (en) | Normal operation confirming device for computer | |
| JPH03217947A (ja) | 故障位置指摘方法 | |
| JPS5694449A (en) | Trace system in computer |