JPH0769857B2 - プログラム開発装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラム開発装置に関し、特にマイクロコン
ピュータのエミュレーションを行なうプログラム開発装
置に関する。

〔従来の技術〕

マイクロコンピュータを使ったシステムを構築し、仕様
どおりにマイクロコンピュータが動作するかどうかのチ
ェックを行なう場合には、ハードウェア・ソフトウェア
の両方の開発段階やシステム全体評価でインサーキット
エミュレータ（以下ICEと記す）が使用される。すなわ
ち、目的とするマイクロコンピュータの機械語となった
プログラムをそのまま実行し、適当なところでプログラ
ムの実行を中断させ、その時点でのメモリやレジスタの
内容を表示してデバッグを行なう。

このように、ICEを用いてマイクロコンピュータのプロ
グラム開発を行なう従来のプログラム開発装置の構成を
示す第４図を参照すると、この従来のプログラム開発装
置は、プログラム開発用マイクロコンピュータ４と、こ
のプログラム開発用マイクロコンピュータ４に割り込み
等の制御を行うようリセット信号７を出力して処理要求
を出すスーパーバイザ３とから構成されるICE1を有して
いる。

さらに、従来のプログラム開発装置のICE1は、マイクロ
コンピュータのプログラム開発用を必要としているユー
ザのターゲットシステム２の信号入出力部５を介してプ
ログラム開発用マイクロコンピュータ４と入出力信号６
のインタフィスを取る構成である。

ターゲットシステム２においてプログラム開発を行なう
場合には、ICE1の中にプログラム開発用マイクロコンピ
ュータ４を置き、このマイクロコンピュータ４に対して
スーパーバイザ３より処理要求が出され、この処理要求
に基づき処理された後、入出力信号６としてターゲット
システム２との信号入出力を行ない、ターゲットシステ
ム２に必要なプログラム開発を行なう。

〔発明が解決しようとする問題点〕

上述した従来のICEによってプログラム開発を行なう場
合、例えば、マイクロコンピュータの供給電源電圧が降
下したりまたはマイクロコンピュータの供給電源の立上
り時のタイミングにおいて、マイクロコンピュータ内の
リセット信号により初期化されないレジスタが存在す
る。

しかも、このレジスタは本来不定のデータを有していな
ければならないが、マイクロコンピュータの製造工程に
おける半導体製造条件等の変化により、あたかもリセッ
ト動作と同じ様な不定でないデータ（例えば、オール０
クリア）になってしまう場合が生じる。

本来、上述したような不安定性を除くために、プログラ
ムによりこれらのレジスタの機能設定をしなければなら
ないが、仮にプログラム設計者がこのことを忘れると、
設定すべき値とこの不安定な値とがたまたま一致し、従
来のICEはあたかも正常の如く動作してしまう。

このような状況の基でデバッグされたプログラムを同一
機能の他のマイクロコンピュータを用いて動作させる
と、実際は動作しないのが正常であるにもかかわらず異
常な動作をしてしまう欠点があった。

したがって、本発明の目的は、プログラム開発用マイク
ロコンピュータのレジスタに本来の不定データを確実に
セット出来るプログラム開発装置を提供することにあ
る。

〔問題点を解決するための手段〕

本発明のプログラム開発装置は、プログラム開発用マイ
クロコンピュータとこのプログラム開発用マイクロコン
ピュータに対し割り込み等の制御を行うよう前記プログ
ラム開発用マイクロコンピュータの内部レジスタを所定
の状態に設定するリセット信号を出力するスーパーバイ
ザとを有するプログラム開発装置において、前記プログ
ラム開発用マイクロコンピュータより出力する第１の状
態設定信号および前記リセット信号のそれぞれを入力し
前記第１の状態設定信号に従って前記リセット信号がア
クティブとなる毎に前記内部レジスタに前記所定の状態
とは異なる状態を設定するか否かを判定する設定値制御
信号を出力する設定値制御装置と、この設定値制御信号
を受け前記プログラム開発用マイクロコンピュータへ乱
数信号を出力する乱数発生装置とを備え、前記リセット
信号では初期化できないタイミングで発生した前記内部
レジスタの前記所定の状態とは異なる状態に設定する構
成である。

又、本発明の他のプログラム開発装置は、プログラム開
発用マイクロコンピュータとこのプログラム開発用マイ
クロコンピュータに対し割り込み等の制御を行うよう前
記プログラム開発用マイクロコンピュータの内部レジス
タを所定の状態に設定するリセット信号を出力するスー
パーバイザとを有するプログラム開発装置において、前
記スーパーバイザから出力された第２の状態設定信号お
よび前記リセット信号のそれぞれを入力し前記第２の状
態設定信号に従って前記リセット信号がアクティブとな
る毎に前記内部レジスタに前記所定の状態とは異なる状
態を設定するか否かを判定する設定値制御信号を出力す
る設定値制御装置と、この設定値制御信号を受け前記プ
ログラム開発用マイクロコンピュータへ乱数信号を出力
する乱数発生装置とを備え、前記リセット信号では初期
化できないタイミングで発生した前記内部レジスタの状
態を前記所定の状態とは異なる状態に設定する構成であ
る。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１の実施例のプログラム開発装置の構成を示すブロッ
ク図である。

第１図を参照すると、本発明の第１の実施例のプログラ
ム開発装置は、プログラム開発用マイクロコンピュータ
４と、このプログラム開発用マイクロコンピュータ４に
対し割り込み等の制御を行うようリセット信号７を出力
するスーパーバイザ３と、所定の状態を設定するようプ
ログラム開発用マイクロコンピュータ４より出力された
スタンバイフラッグ12およびリセット信号７のそれぞれ
を入力しスタンバイフラッグ12に従ってリセット信号７
がアクティブとなる毎にプログラム開発用マイクロコン
ピュータ４の内部の初期化されないレジスタ14に異なる
値を設定するか否かを判定する設定値制御信号13を出力
する設定値制御装置11と、この設定値制御信号13を受け
プログラム開発用マイクロコンピュータ４へ乱数信号10
を出力する乱数発生装置９とを有する構成である。

スタンバイフラッグ12は、プログラム開発用マイクロコ
ンピュータ４の供給電源電圧が一時的に降下し所定の電
圧値以下になった時セットされ、論理レベルがハイレベ
ル（以下、論理“H"と記す）になっているとする。

次に、再び第１図を参照して、本発明の第１の実施例の
プログラム開発装置の動作を説明する。

プログラム開発時にマイクロコンピュータ４に供給され
る電源電圧が降下し所定の電圧値以下になった場合、マ
イクロコンピュータ４の内部のレジスタ14等がデータを
保持できず、不定となる。そして、スタンバイフラッグ
12は論理“H"に設定される。

本実施例では、スタンバイフラッグ12が論理“H"である
と、設定値制御信号13はアクティブにならず乱数発生装
置９は乱数信号10を発生せず、マイクロコンピュータ４
の内部のレジスタ14はリセット信号７によって初期化さ
れないで不定のままである。

この状態から電源電圧を復旧させ再度リセッ信号を動作
させた時、マイクロコンピュータ４の内部のレジスタ14
に何も操作を加えずレジスタ14を不定のまま保つことが
できるので、従来のプログラム開発装置と同様に本発明
のプログラム開発装置も正常の動作に移行させることが
出来る。

さらにまた、プログラム開発装置の電源投入時の電源電
圧立上りのときの様に、スタンバイフラッグ12が論理
“H"でない時はリセット信号７によって設定値制御信号
13はアクティブになり、乱数発生装置９は乱数信号10を
発生して、マイクロコンピュータ４の内部の初期化され
ないレジスタ14へ乱数信号10が入力される。

なお、設定値制御装置11は２入力ANDの論理で構成で
き、第３図に乱数発生装置９の回路の一構成例を示す。

すなわち、この場合は、従来のプログラム開発装置はレ
ジスタが特定値を持ちプログラム開発装置の電源投入時
の電源電圧立上り時に正常動作へ移行することが出来な
かったが、本発明のプログラム開発装置によればレジス
タが特定値を持たないので電源電圧立上り後も正常動作
へ移行することが出来る。

したがって、本発明の第１の実施例のプログラム開発装
置によれば、プログラム開発時に電源電圧が異常に低下
した時および電源電圧立上り時のそれぞれにおいて、プ
ログラムの不具合の発生を防止することが出来る。

次に、本発明の第２の実施例のプログラム開発装置につ
いて説明する。

第２図は第２の実施例のプログラム開発装置の構成を示
すブロック図である。

第２図を参照すると、本発明の第２の実施例のプログラ
ム開発装置は、プログラム開発用マイクロコンピュータ
４と、このプログラム開発用マイクロコンピュータ４に
対し割り込み等の制御を行うようリセット信号７を出力
するスーパーバイザ３と、スーパーバイザ３から出力さ
れた状態設定信号８およびリセット信号７のそれぞれを
入力し状態設定信号８に従ってリセット信号７がアクテ
ィブとなる毎にプログラム開発用マイクロコンピュータ
４の内部の初期化されないレジスタ14に異なる値を設定
するか否かを判定する設定値制御信号13を出力する設定
値制御装置11と、この設定値制御信号13を受けプログラ
ム開発用マイクロコンピュータ４へ乱数信号10を出力す
る乱数発生装置９とを有する構成である。

この実施例では、スーパーバイザ３より出力された状態
設定信号８によって、乱数信号10をプログラム開発用マ
イクロコンピュータ４の内部の初期化されないレジスタ
14に設定するかどうかを決定する。

本ICE1でプログラムのデバッグを行なう場合は、リセッ
ト信号７でプログラム開発用マイクロコンピュータ４の
内部の初期化されないレジスタ14に乱数信号10を設定す
る。

すなわち、この実施例の場合、プログラム開発用マイク
ロコンピュータ４のレジスタ14を不定としてセット出来
るのでプログラムデバッグが正常に行なえる。

そして、プログラムデバッグを完了しプログラムの実行
を確認するためにプログラム開発用マイクロコンピュー
タ４をリアルタイムに動作させる場合は、リセット信号
７でプログラム開発用マイクロコンピュータ４の内部の
初期化されないレジスタ14に乱数信号10を設定しないの
で、マイクロコンピュータ４のリアルタイム操作を容易
に行なうことが出来る。

したがって、プログラムデバッグをしと後、ただちにプ
ログラム実行の確認を同一マイクロコンピュータ上で行
なうことが出来る。

〔発明の効果〕

以上説明したように、本発明のプログラム開発装置は、
マイクロコンピュータのリセット時に初期化されないレ
ジスタにリセット毎に異なる値を設定する機能を有して
いるので、プログラム作成時にレジスタの初期化の実行
し忘れというプログラムミスを防止できる効果がある。

すなわち、第１の実施例のプログラム開発装置ではマイ
クロコンピュータに供給する電源電圧の一時的降下およ
び電源電圧の立上り時にもかかわらずマイクロコンピュ
ータのスタンバイフラッグを判定することで、電源電圧
の復旧後プログラムデバッグを正常に行うことが出来る
効果がある。

また、第２の実施例のプログラム開発装置は、リセット
信号でプログラム開発用マイクロコンピュータの内部の
初期化されないレジスタに乱数信号を設定するか否かを
状態設定信号によって制御することで、例えば、プログ
ラムのデバッグ時は乱数をリセット信号毎にマイクロコ
ンピュータの内部の初期化されないレジスタに設定して
プログラムのデバッグを行ない、プログラムのデバッグ
が完了しマイクロコンピュータをリアルタイムに動作さ
せてこのプログラムの動作を確認する時は、乱数をマイ
クロコンピュータの内部の初期化されないレジスタに設
定せずに行うことで、プログラムデバッグの精度向上お
よび実際の動作に即した効率の良いプログラム開発が出
来るという効果もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のプログラム開発装置の
構成を示すブロック図、第２図は本発明の第２の実施例
のプログラム開発装置の構成を示すブロック図、第３図
は第１図および第２図の乱数発生装置の内部の一回路例
を示す図、第４図は従来例のプログラム開発装置の構成
を示すブロック図である。 １……ICE（プログラム開発装置）、２……マイクロコ
ンピュータのプログラム開発を必要としているユーザの
ターゲットシステム、３……スーパーバイザ、４……プ
ログラム開発用マイクロコンピュータ、５……信号入出
力部、６……入出力信号、７……ICE内のリセット信
号、８……状態設定信号、９……乱数発生装置、10……
乱数信号、11……設定値制御装置、12……スタンバイフ
ラッグ、13……設定値制御信号、14……レジスタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】プログラム開発用マイクロコンピュータと
   このプログラム開発用マイクロコンピュータに対し割り
   込み等の制御を行うよう前記プログラム開発用マイクロ
   コンピュータの内部レジスタを所定の状態に設定するリ
   セット信号を出力するスーパーバイザとを有するプログ
   ラム開発装置において、前記プログラム開発用マイクロ
   コンピュータより出力する第１の状態設定信号および前
   記リセット信号のそれぞれを入力し前記第１の状態設定
   信号に従って前記リセット信号がアクティブとなる毎に
   前記内部レジスタに前記所定の状態とは異なる状態を設
   定するか否かを判定する設定値制御信号を出力する設定
   値制御装置と、この設定値制御信号を受け前記プログラ
   ム開発用マイクロコンピュータへ乱数信号を出力する乱
   数発生装置とを備え、前記リセット信号では初期化でき
   ないタイミングで発生した前記内部レジスタの状態を前
   記所定の状態とは異なる状態に設定することを特徴とす
   るプログラム開発装置。
2. 【請求項２】プログラム開発用マイクロコンピュータと
   このプログラム開発用マイクロコンピュータに対し割り
   込み等の制御を行うよう前記プログラム開発用マイクロ
   コンピュータの内部レジスタを所定の状態に設定するリ
   セット信号を出力するスーパーバイザとを有するプログ
   ラム開発装置において、前記スーパーバイザから出力さ
   れた第２の状態設定信号および前記リセット信号のそれ
   ぞれを入力し前記第２の状態設定信号に従って前記リセ
   ット信号がアクティブとなる毎に前記内部レジスタに前
   記所定の状態とは異なる状態を設定するか否かを判定す
   る設定値制御信号を出力する設定値制御装置と、この設
   定値制御信号を受け前記プログラム開発用マイクロコン
   ピュータへ乱数信号を出力する乱数発生装置とを備え、
   前記リセット信号では初期化できないタイミングで発生
   した前記内部レジスタの状態を前記所定の状態とは異な
   る状態に設定することを特徴とするプログラム開発装
   置。