JPS5818718B2 - 不揮発性メモリ装置 - Google Patents

Description

【発明の詳細な説明】 この発明は不揮発性トランジスタを用いた不揮発性メモ
リ装置に関するものである。

第１図は通常のフリップフロップにＰチャネルＭＯ８）
ランジスタを、不揮発性メモリ素子にＭＮＯＳ）ランジ
スタを用いた従来装置の一例を示す回路図である。

図において、Ｔ１．Ｔ２はフリップフロップを構成する
とともに、それぞれ信号りおよびその反転信号すを検出
するトランジスタ、Ｔ３．Ｔ４は負荷トランジスタ、Ｔ
６．Ｔ６はそれぞれ正出力および反転出力側のトランス
ファ用トランジスタ、Ｔ７ ｓ ＴＢはスイッチング素
子、ＭＴ１９ＭＴ２は上記メモリ素子、Ｃ１，Ｃ２はそ
れぞれ正出力側ノードＱおよび反転出力側ノードクと接
地電位との間に接続された容量、ＶＤＤは電源電圧、Ｖ
ＳＳ は接地電位、ＭＧはメモリ素子ＭＴ１２ＭＴ２
のゲート信号線、ＭＧはその反転信号線、Ｗはワード選
択線である。

第２図はこの従来装置の動作を説明するだめの波形図で
各波形名は第１図の符号に対応する。

図ではＨは信号の接地電位ＶＳＳ に近いレベル、Ｌ
は信号の電源電圧ＶＤＤ に近い電位レベル、ＥＶは
メモリ素子消去電圧、Ｗｖはメモリ素子書き込み電圧、
ＲＶはメモリ素子に書き込まれた情報を読み出すだめの
電圧である。

メモリ素子ＭＴ１２ＭＴ２のゲート線ＭＧに正の消去電
圧ＥＶを印加すると、メモリ素子ＭＴ１゜ＭＴ２の基板
から酸化膜と窒化膜との界面にある捕獲準位に電子が注
入され、メモリ素子ＭＴ１゜ＭＴ２のしきい値電圧ｖｔ
ｈは正の方向にシフトし、０”が書き適寸れる。

これを「消去」という。

消去完了後、上記ゲート線ＭＧに負の書き込み電圧Ｗｖ
を印加すると、メモリ素子ＭＴ１９ＭＴ２のソース電位
、すなわちフリップフロップの出力ＱもしくはＱがｒＬ
Ｊであれば、その・（則のメモリ素子のソース・ドレイ
ンとゲートとの間の実効ゲ−ト電圧の太きさはＩＷＶ−
ｖＬ １（こ５でｖＬはｒＬＪレベルの電位である）で
あるので、その側のメモリ素子はゲート線ＭＧか負であ
ってもホールはゲート酸化膜の障壁をトンネリングでき
ないので、０”状態に留まる。

一方、ソース電位かｒＨＪである側のメモリ素子では上
記実効ゲート電圧がはヌＩＷｖ１となるので、ホールか
基板から直接トンネリングによって酸化膜と窒化膜との
界面の捕獲準位に注入され当該メモリ素子のしきい値電
圧ｖｔｈは負の方向ヘシフトし、ｅ＋ １ ｔｊが書き
込まれる。

このようにして、フリップフロップの出力Ｑおよび４の
ｒＬＪである側のメモリ素子が゛０″状態を、ｒＨＪで
ある側のメモリ素子が゛１″状態を記憶して、これは電
源を遮断しても情報が揮発することなく保持される。

メモリ素子ＭＴ１ 、ＭＴ２の不揮発情報の読み出しは
、電源再投入し正常値に回復する期間にメモリゲート線
ＭＧに負の読み出し電圧ＲＶを与える。

この場合、スイッチング索子Ｔ７．Ｔ８はオフであり、
メモリ素子ＭＴ０．ＭＴ２の０”状態にある側のフリッ
プフロップ出力は電源電圧の回復に従ってｒＬＪに引か
れ、他方の゛１″状態にあるメモリ素子側のフリップフ
ロップ出力は「Ｌ」側に引かれず「Ｈ」のま５となる。

こ＼で、容量Ｃ１，Ｃ２の役割は、次の通りである。

上記読み出し時に、電源再投入直後はフリップフロップ
出力Ｑおよび４は大地電位レベルにあるが、フリップフ
ロップの能動素子Ｔ１．Ｔ２はすべてオフ状態にあり、
出力Ｑおよび可は大地に対して高インピーダンスを持っ
ている。

従って、メモリ素子ＭＴ１１ＭＴ２が°゛０”であって
も１”であっても、出力Ｑ、４に現れる電位にあまり変
化を生ぜずメモリ素子の不揮発情報の読み出しが困難と
なる。

そこで、上記出力と大地との間に容量Ｃ１、Ｃ２を設け
ることによって光電初期時にもつ低インピーダンスを利
用して、出力Ｑ、ＱＫｍれる電位に差をもたせることが
でき、前述の電源回復時のメモリ素子からの不揮発情報
の読み出しが確実となる。

また、電源が正常値に回復後、メモリゲート線ＭＧの電
位を「Ｈ」にすることによって、メモリ素子をバイパス
しているスイッチング素子Ｔ７．Ｔ８が導通して通常の
動作に移行する。

このとき、メモリゲート線ＭＧの電位が読の出し電圧レ
ベルｒＲＶＪからｒＨＪに戻る過渡抄態において、メモ
リ素子ＭＴ１９ＭＴ２とスイッチング素子Ｔ７．Ｔ８か
同時にオフ状態になって折角読み出した情報が揮発して
しまうのを防止するためにも、一度、これら容量Ｃ１，
Ｃ２に情報を蓄積して読み出し動作から通常動作へ確実
に移行させるようにもなっている。

なお、この装置は電源オン・オフ時にメモリ素子ＭＴ１
．ＭＴ２とフリップ７０ツブとの間に情報の転送する以
外の通常動作時にはスイッチング素子Ｔ７．Ｔ８が導通
していてメモリ素子ＭＴ、 。

ＭＴ をバイパスし、トランジスタＴ３．Ｔ７および
Ｔ４．Ｔ８をそれぞれ負荷とするトランジスタＴ１．Ｔ
２かフリップフロップを構成してメモリ機能を果してい
る。

ところで、この従来装置ではＣ１，Ｃ２を必要としたの
で、これらの容量か大面積を占め集積度の向上に大きな
支障となっていた。

このような欠点を改善し、大面積を占める容量素子を用
いることなく安定に読み出し動作か可能で、装置の集積
度の向上を計れる改良された不揮発性メモリ方式が開発
されている。

第３図はこの発明に用いる上述の改良された不揮発性メ
モリセル回路の一例を示す回路図、第４図はその動作を
説明するための各部波形図である。

第１図の従来装置との相異は、メモリ素子ＭＴ１゜ＭＴ
２がそれぞれスイッチング素子Ｔ７．Ｔ８との直列に接
続され、これらの直列接続体がそれぞれフリップフロッ
プを構成するトランジスタＴ１ ｓＴ２ と並列に接続
されているとともに、容量素子か全く用いられていない
点にある。

なお、動作の上では、スイッチング素子Ｔ７．Ｔ８のゲ
ート線ＭＧ’にはメモリ素子ＭＴ１１ＭＴ２読み出し用
制御電圧「Ｃ■」が供給される。

この例では電源のオン・オフ時のメモリ素子ＭＴ１２Ｍ
Ｔ２ との間の情報の転送以外の通常動作時には、スイ
ッチング素子Ｔ７．Ｔ８はゲート線ＭＧ’がｒＨＪに保
たれ、オフ状態にあるので、メモリ素子ＭＴ、 ９Ｍ
Ｔ２は回路から切離され、この回路は通常のＭＯ’Ｓ）
ランジスタのフリップフロップメモリとして動作する。

さて、メモリ素子ＭＴ１９ＭＴ２の動作について説明す
る。

メモリゲート線ＭＧに正の消去電圧ＥＶを印加すると、
メモリ素子ＭＴ１２ＭＴ２に書き込まれていた情報は消
去されて０″か書き込まれる。

この消去動作完了後に、メモリゲート線ＭＧに負の書き
込み電圧ＷＶを印加すると、従来装置の場合と同様、フ
リップフロップの出力がｒＨＪである側のメモリ素子に
は”１”が書き込まれ、出力がｒＬＪである側のメモリ
素子は０′のま＼に留まる。

この記憶内容は電源が遮断しても揮発することなく保持
される。

電源再投入時にこの不揮発情報を読み出して、フリップ
フロップに再セットするのであるが、この読み出しには
、メモリゲート線ＭＧに負の読み出し電圧ＲＶを印加す
るとともに、スイッチング素子Ｔ７．Ｔ８のゲート線Ｍ
Ｇ’に負の不揮発情報読み出し制御信号Ｃｖを印加し、
ともにｒＬＪにすると、メモリ素子ＭＴ１１ＭＴ２の“
′０″′である側のフリップフロップ出力はｒＨＪに引
かれ、メモリ素子ＭＴ１２ＭＴ２の１”である側のフリ
ップフロップ出力は「Ｌ」に留まる。

すなわち、電源遮断前の情報に反転された形でフリップ
フロップにセットされる。

こ＼で重要なことは確実に反転するということであり、
読み出された内容を更に反転すれば正しい不揮発情報が
読み出されることになる。

上述のように、この実施例では従来装置のようにフリッ
プフロップの負荷回路か瞬断するおそれがなく、従来装
置におけるような容量素子を設ける要はない。

まだ、この実施例ではスイッチング素子ゲート線ＭＧ’
に不揮発情報書き込み時のみｒＨＪとしてその他の時は
ｒＬＪにすることによって通常のスタティックメモリの
動作を妨げることなく不揮発メモリとして動作させるこ
ともできる。

（第４図２点鎖線波形で示す）。さて、この実施例では
不揮発性メモリ装置として正常に動作させるには、不揮
発情報を読み出す動作に同期してフリップフロップから
データを読み出す際に反転して読み出すだめの周辺回路
が必要になる。

この発明は以上のような点に鑑みてなされたもので、第
３図に示したようなメモリセルと、こねと同様の構成の
制御セルを用い、この制御セル区出力によってメモリセ
ルの出力を切替えるようにすることによって、上述の読
み出し情報の反転にない不揮発性メモリ装置を提供する
ことを目的としている。

第５図はこの発明の一実施例を示す回路図でをる。

図において、１は第３図に示した不揮発性メモリ、２は
データ入出力回路、３はメモリセル１のデータ線Ｄ１．
Ｄ２ とデータ入出力回路２のデータ線対り、Ｄとの接
続を切換えるスイッチング回路、４はスイッチング回路
３を制御する制御セルである。

スイッチング回路３はＭＯ８Ｏ８イスイツチング素子Ｓ
Ｔ１Ｔ２．ＳＴ３．ＳＴ４からなる。

、制御セル４はメモリセル１と殆んど同一構成であり、
その出力Ｑ／、、Ｑ／２によってスイッチング回路３が
制御される。

以下その動作について説明する。

電源投入によって、制御セル４のフリップフロップはそ
の物理的により安定な状態に落ちつく。

いまかりに、出力Ｑ／１が「Ｈ」、Ｑ′２がｒＬＪとな
って安定したとする。

（安定状態が逆になった場合については後に触れる。

）このときはスイッチング素子ＳＴ２とＳＴ３とはオフ
となり、ＳＴ１ とＳＴ４とがオンとなり、データ線り
とＤｌ と、ｂとＤ２ とがそれぞれ接続されること
になる。

この状態でメモリセル１および制御セル４のゲート線Ｍ
Ｇ、ＭＧ’が「Ｈ」に医たれている間はデータ線の接続
は上述のま５で通常の７リツプフロツゾメモリとしての
読み出し、書き込みが支障なく行なわれる。

、 次に、メモリセル１の情報を不揮発にする場合を考
える。

かりに情報として出力Ｑ１がｒＨＪ、Ｑ２がｒＬＪであ
ったとする。

こ＼でメモリセル１および制御セル４のゲート線ＭＧに
負の書き込み電圧ＷＶを印加すると、メモリセル１およ
び制；御セル４の情報が不揮発となり、前述の通り、メ
モリ素子ＭＴ１は°１”に、ＭＴ２は“′０”に、ＭＴ
’□は１１”に、ＭＴ′２は°０”になる。

ついで、ゲート線ＭＧに急の読み出し電圧ＲＶを与え、
線ＭＧ’を「Ｌ」にすることによって不揮；発情報は読
み出され、出力Ｑ１がｒＬｊ 、Ｑ２が「Ｈ」、Ｑ′、
が「Ｌ」、Ｑ′２がｒＨ，Ｊになる。

このようにメモ・ノセル１の内容は不揮発化前とは反転
しているけれど、制御セル４の内容も反転し、スイッチ
ング素子ＳＴ２．ＳＴ３がオン、ＳＴ１゜）ＳＴ４がオ
フとなり、データ線はＤｌ と百と、Ｄ２とＤとがそ
れぞれ結ばれるので、データ入出力回路２から見れば、
情報不揮発前の情報か正しく復元されたことになる、最
初の出力情報Ｑ１．Ｑ２がそれぞれｒＬＪ、「Ｈ」の場
合も全く同様で説明の要はないであろう。

なお、制御セル４のフリップフロップが電源投入時に出
力Ｑ’ｌがｒＨＪ、Ｑ１０がｒＬＪであると仮定したが
、いま、これと反対の方向に安定しても、データ入出力
回路２から見れば出力りとｂとは対称であり、全く支障
はたご、一度り、ＤとＤｌ、Ｄ２ との対応が確立すれ
ば、情報を不揮発化している限り、電源が遮断しても、
再投入すれば自動的にこの対応が復活することは前述の
とおりである。

以上詳述したように、この発明に用いるメモリセルでは
フリップフロップを構成するトランジスタに並列に不揮
発トランジスタとスイッチング素子とを挿入しているの
で、フリップフロップの負荷回路が瞬断するようなおそ
れはなく、従来列のような容量素子を必要とせず、回路
集積度を格段に向上できる。

さて、この発明の方式では不揮発情報を読み出すと、書
き込んだ情報とは反転してフリップフロップにセットさ
れるか、これについては外部回路とフリップフロップ出
力との間にスイッチ回路を設け、上述のメモリセルと同
様の構成の制御セルの出力で上記スイッチ回路を切換え
るようにすることによって、外見」！は上述の情報の反
転のないメモリ装置とすることができる。

【図面の簡単な説明】

第１図は従来装置の一例を示す回路図、第２図はその動
作を説明するだめの波形図、第３図は改良された不揮発
メモリセル回路の一例を示す回路図、第４図はその動作
を説明するだめの各部波形図、第５図は第３図に示した
メモリセルを用いたこの発明による不揮発メモリ装置の
一実施例を示す回路図である。 図において、Ｔ１．Ｔ２はフリップフロップを構成する
トランジスタ、Ｔ７ ｙ ＴＢはスイッチング素子、Ｍ
Ｔｌ、ＭＴ２は不揮発トランジスタ、ＭＧは不揮発トラ
ンジスタのゲート線、ＭＧ’はスイッチング素子のゲー
ト線、１はメモリセル、２はデータ入出力回路、３はス
イッチング回路、４は制御セルである。 なお、図中同一符号は同一もしくは相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ フリップフロップを構成する２つのトランジスタと
   、これらのトランジスタの出力端子にそれぞれ一端が接
   続され他端がスイッチング素子を介して接地側端子に接
   続された不揮発性トランジスタと、電源の遮断前など必
   要に応じて上記フリップフロップの情報を上記不揮発性
   トランジスタに書き込む手段と、少くとも上記不揮発性
   トランジスタへの書き込み期間中上記スイッチング素子
   を遮断する手段と、電源再投入時など必要に応じて上記
   不揮発性トランジスタへ書き込まれた情報を上記フリッ
   プフロップへ読み出す手段とを有するメモリセル、この
   メモリセルの構成と同様す構成を有する制御セル、及び
   この制御セルの出力によって駆動され上記メモリセルの
   ２出力とデータ入出力回路の２本のデータ線との対応を
   切り換えるスイッチング回路を備えた不揮発性メモリ装
   置。