JPS581888A - ダイナミックｒａｍ用リフレッシュ回路 - Google Patents
ダイナミックｒａｍ用リフレッシュ回路Info
- Publication number
- JPS581888A JPS581888A JP56099751A JP9975181A JPS581888A JP S581888 A JPS581888 A JP S581888A JP 56099751 A JP56099751 A JP 56099751A JP 9975181 A JP9975181 A JP 9975181A JP S581888 A JPS581888 A JP S581888A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- refresh
- circuit
- signal
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メイｔミ、り勧１用す７し、７２回路Ｋｌｌ
、４１に！イクｏｆロダラム制御形処理装置Ｋおけるメ
イナ擢、タ勧１用リフレッシ、回路に関する。
、４１に！イクｏｆロダラム制御形処理装置Ｋおけるメ
イナ擢、タ勧１用リフレッシ、回路に関する。
一般にダイナ ｔ ｙ ／ ＲＡＭを使用する記憶！！
ｊ置において妹、記憶内容を保持しておくために一定の
周期時間内にリフレッシ＆を行う必ｉ！がある。こＯす
７し、シｈを行う周期拡、使用素子に固有のものでら〉
、例えば１６に、ｌｉ４にビット容量のメモリにおいて
は一般的Ｋａ、１５ｍ５／サイクルである場合が多い。
ｊ置において妹、記憶内容を保持しておくために一定の
周期時間内にリフレッシ＆を行う必ｉ！がある。こＯす
７し、シｈを行う周期拡、使用素子に固有のものでら〉
、例えば１６に、ｌｉ４にビット容量のメモリにおいて
は一般的Ｋａ、１５ｍ５／サイクルである場合が多い。
以下、ζＯｊＩ期時間全時間レッシ、サイクル時間と呼
ぶものとする。
ぶものとする。
従来、ダイナ４ｖ夕勧１を使用する記憶装置を具備する
マイクロノログツム制御方式の！６．ｍ装置においては
、メイナイッ／勧１のり７し、シ、は、第１ＥＫ示され
ゐよ５に専用のり７し、シュ制御回路によシハードク、
ア釣に実行されている。第１ ＥＣ）ｍＨ１装置重は、
９７レツシ、制御回路１１、マイクロ／ｗＩダツム処ｍ
部１２、アクセス制御回路１！、ダイナ４１Ｐ／ＲＡＭ
を用い九記憶装置１４を具備する。処理装置Ｉにおいて
、す７し、シー制御回路１１は、一定０１Ｊ７レツシ、
サイクル時間においてアクセス制御回路１３を介して記
憶装置１１４Ｏリフレツシ、を実行する。マイクログロ
グ２ム処理部１２に祉、マイクロ命令制御回路１２２お
よび記憶装＄１１４のためのリード・ライト制御回路１
２１が設けられ、それによシ、マイクロ命令の内容に応
じて記憶装置１４、の読出しおよび書込みを実行する。
マイクロノログツム制御方式の！６．ｍ装置においては
、メイナイッ／勧１のり７し、シ、は、第１ＥＫ示され
ゐよ５に専用のり７し、シュ制御回路によシハードク、
ア釣に実行されている。第１ ＥＣ）ｍＨ１装置重は、
９７レツシ、制御回路１１、マイクロ／ｗＩダツム処ｍ
部１２、アクセス制御回路１！、ダイナ４１Ｐ／ＲＡＭ
を用い九記憶装置１４を具備する。処理装置Ｉにおいて
、す７し、シー制御回路１１は、一定０１Ｊ７レツシ、
サイクル時間においてアクセス制御回路１３を介して記
憶装置１１４Ｏリフレツシ、を実行する。マイクログロ
グ２ム処理部１２に祉、マイクロ命令制御回路１２２お
よび記憶装＄１１４のためのリード・ライト制御回路１
２１が設けられ、それによシ、マイクロ命令の内容に応
じて記憶装置１４、の読出しおよび書込みを実行する。
従りて、ｊｌＥＩＩＮＩＯ処理装置においては、マイク
ロ命令と線熱関係にリフレッシ。制御回路１１によシ記
憶装置１４のリフレッシ、が実行されるために、アクセ
ス制御回路１３において蝋、す７し、シュ動作時にマイ
クロ命令による読出しおよび書込みを禁止する等ＯＩＩ
轟に複雑な制御動作が必要とされる。ｔた、このような
制御動作によ〉！イク田グログツム制御が制約されると
いう問題がある。
ロ命令と線熱関係にリフレッシ。制御回路１１によシ記
憶装置１４のリフレッシ、が実行されるために、アクセ
ス制御回路１３において蝋、す７し、シュ動作時にマイ
クロ命令による読出しおよび書込みを禁止する等ＯＩＩ
轟に複雑な制御動作が必要とされる。ｔた、このような
制御動作によ〉！イク田グログツム制御が制約されると
いう問題がある。
本発明の主な目的性、前記Ｏ従来形の間亀点にかンカみ
、マイクロプログラム制御形処理装置において、メイナ
ｉ、クシＩのリフレッシ、動作をとづいて、リフレッシ
。動作をマイクロ命令によ）貴行すゐことができるり７
し、７１回路を提供し、それによム拓還装置の構成を簡
単化することにめる。
、マイクロプログラム制御形処理装置において、メイナ
ｉ、クシＩのリフレッシ、動作をとづいて、リフレッシ
。動作をマイクロ命令によ）貴行すゐことができるり７
し、７１回路を提供し、それによム拓還装置の構成を簡
単化することにめる。
本発明においては、〆イナず、り動１を使用すゐ記憶装
置において、該〆イナミツタＲＡＭ０す７し、シ、を、
該記憶装置を包含するマイクログログ２ム制御形処１１
１１［Ｋおけるマイクロ命令によシ実行させ、該処暑装
置がリフレッシ、！イクロ命令以外Ｏマイター命令を貴
行しているとＩＫ該〆ダイ（ＩＦり勧１０リフレプシ、
サイタル時間に達した場合に鋏す７レヅシ、マイクロ命
令を鋏実行中のマイクロ命令０＃Ｉ了後に起動させるよ
うにし、麩処！ｌｌ鋏量におけｂ特定のマイタロ命令の
処理時間が骸メイナ建、り勧１のり７レツシ、サイクル
時間を超える場合に紘＃特辿のマイク薗命令自体におい
て＃Ｉイナｔｙ夕勧１のす７し１シ。
置において、該〆イナミツタＲＡＭ０す７し、シ、を、
該記憶装置を包含するマイクログログ２ム制御形処１１
１１［Ｋおけるマイクロ命令によシ実行させ、該処暑装
置がリフレッシ、！イクロ命令以外Ｏマイター命令を貴
行しているとＩＫ該〆ダイ（ＩＦり勧１０リフレプシ、
サイタル時間に達した場合に鋏す７レヅシ、マイクロ命
令を鋏実行中のマイクロ命令０＃Ｉ了後に起動させるよ
うにし、麩処！ｌｌ鋏量におけｂ特定のマイタロ命令の
処理時間が骸メイナ建、り勧１のり７レツシ、サイクル
時間を超える場合に紘＃特辿のマイク薗命令自体におい
て＃Ｉイナｔｙ夕勧１のす７し１シ。
を貴行させるようにした、ダイナミック勧１用り７レツ
シ１回路が提供される。
シ１回路が提供される。
本発明の一実施例としてのメイナｉヅタＲＡＭ用リフレ
ッシ、回路が第２図に示されす、第２図において、処理
装置２は、マイクロ命令処理回路２１、″ｆイクロリフ
レツシ、リクエスト（ＭＲＦＲＱ ）発生回路２２、お
よび、Ｉイカ１−１り１Ｍを用いた記憶装置２３を有す
る。マイクロ命令処理回路２１には、！ログラふりフレ
ッシュリクエスト（ＰＩＦＲＱ ”）発生回路２１１、
ｒ−）回路２１２、リフレッシュ起動回路２１３が設叶
られる。 ＭｉＬＦＲＱ発生回絡２２は、リフレ、シ、
サイクル時間によゐマイクロリフレッシ、リクエスト信
号８ムを発生し、ＰＩＦＲＱ発生回路２１１は、リフレ
ッシあすイクル時間を超える処理時間を要するマイクロ
命令自身によるグログラムリフレッシュリクエスト信号
８謹を発生する。
ッシ、回路が第２図に示されす、第２図において、処理
装置２は、マイクロ命令処理回路２１、″ｆイクロリフ
レツシ、リクエスト（ＭＲＦＲＱ ）発生回路２２、お
よび、Ｉイカ１−１り１Ｍを用いた記憶装置２３を有す
る。マイクロ命令処理回路２１には、！ログラふりフレ
ッシュリクエスト（ＰＩＦＲＱ ”）発生回路２１１、
ｒ−）回路２１２、リフレッシュ起動回路２１３が設叶
られる。 ＭｉＬＦＲＱ発生回絡２２は、リフレ、シ、
サイクル時間によゐマイクロリフレッシ、リクエスト信
号８ムを発生し、ＰＩＦＲＱ発生回路２１１は、リフレ
ッシあすイクル時間を超える処理時間を要するマイクロ
命令自身によるグログラムリフレッシュリクエスト信号
８謹を発生する。
第２図０９７レツシ、回路の動作が第３図０１１１作説
明図を用いて以下に説明される。第２図において、ＡＩ
Ｂ＃Ｃ・・・０であられされる通常のマイクロ命令か１
に次実行されている場合にリフレッシ為マイクロ命令Ｒ
ＫＦがどのように実行されるかが示される。第２ＩＩＯ
マイクロ命令処！１１回路２１は、通常のマイク命令ム
および１を実行し次に本来マイクロ命令Ｃを貴行すると
とになるが、Ｂの実行中にＭＲＦＲＱ発生回路２２かも
マイクロリフレッシ、リクエスト信号虐ムがグー）回路
２１２を介してリフレッシ。起動鴎＠ ２１Ｂ Ｋ伝送
されたためにマイクロ命令１０Ｊｌ１１ｍｌが終了した
螢にり７レツ７島マイハ命令ｕｒが実行され、リフレッ
シュ起動信号１ｃが記憶装置２３およびＭＩＦＭ発生回
路２２に供給される。配憶装置２３においてはりフレデ
シ。起動信号纒電によシリフレッシュ動作−ｅｉ爽行さ
れる。また、ｋジＩＱ発生回路２２においては、信号１
によｎ−イクロリフレツシ、１ノクエスト信号１ムがリ
セットされる。
明図を用いて以下に説明される。第２図において、ＡＩ
Ｂ＃Ｃ・・・０であられされる通常のマイクロ命令か１
に次実行されている場合にリフレッシ為マイクロ命令Ｒ
ＫＦがどのように実行されるかが示される。第２ＩＩＯ
マイクロ命令処！１１回路２１は、通常のマイク命令ム
および１を実行し次に本来マイクロ命令Ｃを貴行すると
とになるが、Ｂの実行中にＭＲＦＲＱ発生回路２２かも
マイクロリフレッシ、リクエスト信号虐ムがグー）回路
２１２を介してリフレッシ。起動鴎＠ ２１Ｂ Ｋ伝送
されたためにマイクロ命令１０Ｊｌ１１ｍｌが終了した
螢にり７レツ７島マイハ命令ｕｒが実行され、リフレッ
シュ起動信号１ｃが記憶装置２３およびＭＩＦＭ発生回
路２２に供給される。配憶装置２３においてはりフレデ
シ。起動信号纒電によシリフレッシュ動作−ｅｉ爽行さ
れる。また、ｋジＩＱ発生回路２２においては、信号１
によｎ−イクロリフレツシ、１ノクエスト信号１ムがリ
セットされる。
す７レデシ、マイタロ命４″ＩＩＦが実行された後に、
通常Ｏ−ｆイタｐ命令ｃ、Ｄ、Ｎが実行される。
通常Ｏ−ｆイタｐ命令ｃ、Ｄ、Ｎが実行される。
一方、 ）ＯＬＦＩＱ発生回路２２は、マイクロリフレ
ッシ、リクエスト信号がリセットされた時点力為ら１ノ
フレＶシ、サイクル時間に達した時に再びマイクロリフ
レ！シ、リクエスト信号１ムを発生させ、それによシ、
マイクロ命令窓の終了後にす７レツシｓ”イクロ命令Ｒ
ＩＦが実行される。以後、再び通常のｉイクロ命令Ｆ
ｔ Ｇ ＝ Ｈが実行される。ところで、ｉイクロ命令
Ｈは、リフレッシ、１イクル時間をはるかに超える実行
時間を必要とするために、Ｈの実行中にマイクロ命令Ｈ
自体に！ログラムされているリフレッシ、命令によりリ
フレ。
ッシ、リクエスト信号がリセットされた時点力為ら１ノ
フレＶシ、サイクル時間に達した時に再びマイクロリフ
レ！シ、リクエスト信号１ムを発生させ、それによシ、
マイクロ命令窓の終了後にす７レツシｓ”イクロ命令Ｒ
ＩＦが実行される。以後、再び通常のｉイクロ命令Ｆ
ｔ Ｇ ＝ Ｈが実行される。ところで、ｉイクロ命令
Ｈは、リフレッシ、１イクル時間をはるかに超える実行
時間を必要とするために、Ｈの実行中にマイクロ命令Ｈ
自体に！ログラムされているリフレッシ、命令によりリ
フレ。
シュが起動される。従って、マイクロ命令ｕｏｐ行中に
は、 ＰＲＦＲＱ発生回路２１１からの！ログラムリフ
レ、シ、リクエスト信号８ｍ Ｋよシリアし、シュ起動
回路２１３が、リフレッシ、起動信号Ｉｃを発生する。
は、 ＰＲＦＲＱ発生回路２１１からの！ログラムリフ
レ、シ、リクエスト信号８ｍ Ｋよシリアし、シュ起動
回路２１３が、リフレッシ、起動信号Ｉｃを発生する。
１ｉ［ＲＦＲＱ発生回路２２Ｆｉ、ＰＲＦＲＱ発生回路
２１１によシ生じ九すフレ、シュ起動信号ＳＣによって
もリセットされる。マイクロ命令Ｈの実行中にグログ２
ムリフレ、シュ動作が２度実行され、マイクロ命令Ｈの
処理が終了すると、通常のマイクロ命令１．Ｊ、Ｋが実
行される。マイクロ命令Ｋが終了した彼に再びＭＲＦＲ
Ｑ発生回路からの信号Ｂムによりリフレッシ、マイクロ
命令ＲＥＦが実行される。以後、同様にして、マイクロ
命令り、Ｍ、Ｎが実行され、次にリフレッシ、マイクロ
命令ＲＩＦが実行され、そ０ＩＩＫ再び通常Ｏｖマイク
ロ命令が実行される。なお、マイクロ命令自体によシリ
アし、シュ動作が超勤される場合には、す７レツシ＆”
イタロ命令Ｏ実行によるｌログ２ム処理の中断は生じな
い。
２１１によシ生じ九すフレ、シュ起動信号ＳＣによって
もリセットされる。マイクロ命令Ｈの実行中にグログ２
ムリフレ、シュ動作が２度実行され、マイクロ命令Ｈの
処理が終了すると、通常のマイクロ命令１．Ｊ、Ｋが実
行される。マイクロ命令Ｋが終了した彼に再びＭＲＦＲ
Ｑ発生回路からの信号Ｂムによりリフレッシ、マイクロ
命令ＲＥＦが実行される。以後、同様にして、マイクロ
命令り、Ｍ、Ｎが実行され、次にリフレッシ、マイクロ
命令ＲＩＦが実行され、そ０ＩＩＫ再び通常Ｏｖマイク
ロ命令が実行される。なお、マイクロ命令自体によシリ
アし、シュ動作が超勤される場合には、す７レツシ＆”
イタロ命令Ｏ実行によるｌログ２ム処理の中断は生じな
い。
このように、第２図のり７し、７１回路においては、記
憶装置のり７し、シュ動作をマイクロ命令化することに
よシ、グーグラム制御によ）す７し、シュ動作が実行さ
れる。
憶装置のり７し、シュ動作をマイクロ命令化することに
よシ、グーグラム制御によ）す７し、シュ動作が実行さ
れる。
本発明によれば、マイクロプログラム制御形処理装置に
おいて、記憶装置のり７し、シュ動作をマイクロ命令化
することができ、それによｐ、処理装置の構成を簡単化
することができる。
おいて、記憶装置のり７し、シュ動作をマイクロ命令化
することができ、それによｐ、処理装置の構成を簡単化
することができる。
第１図は、従来形のダイナミック得調用り７レツシ１回
路を示す回路図、 第２図は、本発明〇一実施例としての〆イナミ、り勧１
用すフレ、シ１回路を示す回路図、第３１１杜、ｌ１２
＠Ｃ）す７レツシ、回路の動作説明図である。 （符号Ｏ説明） ｌ・・・処理装置、１１−リフし、シュ制御回路、１２
−・・マイクロプログラム処理部、１３・−アクセス制
御装置、１４−記憶装置、１２１−９−ド・ライト制御
装置、１２２−マイクロ命令制御回路、２−処理装置、
！１−ｆｆイク四命令処理回路、２２−・ＭＲＦ鴎発全
発生回路３−・記憶装置、２１１・・・Ｆ１１ＬＦＲＱ
発生回路、２１２−４’−ト回路、２１３−・リフレッ
シ、起動回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青水 朗 弁理士 西舘和之 弁理士 内田幸男 弁理士 山 口 昭 之 第１ヲ ｆ！ＩＪ２ｍ
路を示す回路図、 第２図は、本発明〇一実施例としての〆イナミ、り勧１
用すフレ、シ１回路を示す回路図、第３１１杜、ｌ１２
＠Ｃ）す７レツシ、回路の動作説明図である。 （符号Ｏ説明） ｌ・・・処理装置、１１−リフし、シュ制御回路、１２
−・・マイクロプログラム処理部、１３・−アクセス制
御装置、１４−記憶装置、１２１−９−ド・ライト制御
装置、１２２−マイクロ命令制御回路、２−処理装置、
！１−ｆｆイク四命令処理回路、２２−・ＭＲＦ鴎発全
発生回路３−・記憶装置、２１１・・・Ｆ１１ＬＦＲＱ
発生回路、２１２−４’−ト回路、２１３−・リフレッ
シ、起動回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青水 朗 弁理士 西舘和之 弁理士 内田幸男 弁理士 山 口 昭 之 第１ヲ ｆ！ＩＪ２ｍ
Claims (1)
- ダイナぽ、タム１を使用する記憶装置において、腋メイ
ナ建ツタＲＡＭのす７し、シュを、骸記憶装置を包含す
るマイクログロダン五制御形処理装置におけるマイクロ
命令によ〉実行させ、該処理装置がり７し、シュマイク
ｐ命令以外のマイクロ命令を実行しているときに、該〆
イナミ、り勧１のり７レヅシ、サイクル時間に違した場
合に除り７レツシ、マイク−命令を皺実行中の１イクロ
命令０終了Ｉｌ！に起動させるようにし、該処理装置に
おけ為特定のマイクロ命令の処理時間が該Ｉイナンック
動１のす７し、シュｔイクル時間を超える鴇合には該特
定Ｏｖイクロ命令自体において該ダイナｆ ｖ ／ １
１Ｍのり７レツシ、を実行させるようにした、メイナ建
ｔり１１用リフレ、７１回路・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099751A JPS581888A (ja) | 1981-06-29 | 1981-06-29 | ダイナミックｒａｍ用リフレッシュ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099751A JPS581888A (ja) | 1981-06-29 | 1981-06-29 | ダイナミックｒａｍ用リフレッシュ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS581888A true JPS581888A (ja) | 1983-01-07 |
| JPH0215952B2 JPH0215952B2 (ja) | 1990-04-13 |
Family
ID=14255691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099751A Granted JPS581888A (ja) | 1981-06-29 | 1981-06-29 | ダイナミックｒａｍ用リフレッシュ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171692A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | マイクロプロセツサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254342A (en) * | 1975-10-30 | 1977-05-02 | Toshiba Corp | Dynamic memory refreshing |
| JPS5562590A (en) * | 1978-10-30 | 1980-05-12 | Oki Electric Ind Co Ltd | Microprogram control system |
-
1981
- 1981-06-29 JP JP56099751A patent/JPS581888A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254342A (en) * | 1975-10-30 | 1977-05-02 | Toshiba Corp | Dynamic memory refreshing |
| JPS5562590A (en) * | 1978-10-30 | 1980-05-12 | Oki Electric Ind Co Ltd | Microprogram control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171692A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | マイクロプロセツサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215952B2 (ja) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0215952B2 (ja) | ||
| JPS6218932B2 (ja) | ||
| JPH0365735A (ja) | 診断処理代行方式 | |
| JP2511544B2 (ja) | システム定義変更方式 | |
| JPH03201036A (ja) | マイクロコンピュータ | |
| JPH05298088A (ja) | マイクロコンピュータ | |
| JP2860710B2 (ja) | メモリの制御装置 | |
| JPH041805A (ja) | 産業用ロボット制御方法およびその装置 | |
| JPS6051955A (ja) | 数値制御装置 | |
| JPS626266B2 (ja) | ||
| JPS59148957A (ja) | マイクロプログラム制御方式 | |
| JPS608938A (ja) | マイクロ・プログラムのデバツグ・システム | |
| JPS6232500B2 (ja) | ||
| JPH0432422B2 (ja) | ||
| JPH01204146A (ja) | 実効アドレス生成方式 | |
| JPS59106044A (ja) | プログラマブル・コントロ−ラのプログラミング装置 | |
| JPS62236745A (ja) | デ−タ処理装置 | |
| JPH0433142U (ja) | ||
| JPS5935239A (ja) | マイクロプログラム制御方式 | |
| JPH08202582A (ja) | マイクロプロセッサのデータ転送装置 | |
| JPH03119417A (ja) | ページプリンタ | |
| JPS6356748A (ja) | アドレス変換バツフア制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH03184136A (ja) | アドレス・トレース回路 | |
| JPS63209969A (ja) | プリンタの自己診断装置 |