JPS58197818A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58197818A JPS58197818A JP57079980A JP7998082A JPS58197818A JP S58197818 A JPS58197818 A JP S58197818A JP 57079980 A JP57079980 A JP 57079980A JP 7998082 A JP7998082 A JP 7998082A JP S58197818 A JPS58197818 A JP S58197818A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- photo
- mask
- section
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置における電極形成技術に関する。
ＧａＡｓ化合物半導体よりＭＯＳＦＥＴのごとき半導体
装置を製造する場合に、ＧａＡａは４０００以上の高温
処理ができないため、ホトレジスト（光学的耐食樹脂）
を利用したリフトオフ処理技術力を採用さｎでいる。こ
のり７トオフ処理技術テ＆！ 低温で処理され高い精度
の金属膜ノくターンカー得られるためＳｉ半導体基板を
用いたシ璽−トチャンネルＭＯ８ＦｇＴのソース・ドレ
イン電極やケート電極ｔＡ感により形成する場合に応用
されて−・る。
装置を製造する場合に、ＧａＡａは４０００以上の高温
処理ができないため、ホトレジスト（光学的耐食樹脂）
を利用したリフトオフ処理技術力を採用さｎでいる。こ
のり７トオフ処理技術テ＆！ 低温で処理され高い精度
の金属膜ノくターンカー得られるためＳｉ半導体基板を
用いたシ璽−トチャンネルＭＯ８ＦｇＴのソース・ドレ
イン電極やケート電極ｔＡ感により形成する場合に応用
されて−・る。
従来のリフトオフ処理法で電極を形成する場合、巣り図
ｔａ）〜（ｄｌＫ示されるプロセスにそって行われる。
ｔａ）〜（ｄｌＫ示されるプロセスにそって行われる。
すなわち、（ａ）半導体基板１０表面に酸化膜（ＳｉＯ
ｔ ｉｌ！ ） ２ ｗ形成し、その上にホトレジスト
（光学耐食樹脂）を塗布し光学・化学的処理により耐食
マスク３をつくる。（ｂ）上記マスク３を通してＳｉｎ
、膜２をエッチすることによりコンタクト部となる基板
１の一部を露出させる。このとき、Ｓ１０．膜がサイド
エッチされ、マスクの開口部３ａに「ヒサシ］状に形成
された形態となる。（Ｃ）この上から全面にＡ１等の金
属４を蒸着するとＡＪ＆！基板の露出部（コンタクト部
）とＳｔＯ，膜の表面に堆積されるが、上記「ヒサシＪ
３ａの力）げの部分にはＡ１は蒸着されない。（ｄｌこ
の状態でホトレシストを溶解除去する「リフトオフ」処
場な行ないホトレジストの上のＡ１を選択的に取り除く
とき、前記の「ヒサシ」によりＡＪの形成されない部分
の半導体基板表面に「目開き」部分５が発生しここから
汚染等による劣化が起り、信頼度不良等の原因となって
いる。
ｔ ｉｌ！ ） ２ ｗ形成し、その上にホトレジスト
（光学耐食樹脂）を塗布し光学・化学的処理により耐食
マスク３をつくる。（ｂ）上記マスク３を通してＳｉｎ
、膜２をエッチすることによりコンタクト部となる基板
１の一部を露出させる。このとき、Ｓ１０．膜がサイド
エッチされ、マスクの開口部３ａに「ヒサシ］状に形成
された形態となる。（Ｃ）この上から全面にＡ１等の金
属４を蒸着するとＡＪ＆！基板の露出部（コンタクト部
）とＳｔＯ，膜の表面に堆積されるが、上記「ヒサシＪ
３ａの力）げの部分にはＡ１は蒸着されない。（ｄｌこ
の状態でホトレシストを溶解除去する「リフトオフ」処
場な行ないホトレジストの上のＡ１を選択的に取り除く
とき、前記の「ヒサシ」によりＡＪの形成されない部分
の半導体基板表面に「目開き」部分５が発生しここから
汚染等による劣化が起り、信頼度不良等の原因となって
いる。
本発明は上記した従来技術の欠点を取り除くためになさ
れたもので、その目的とするところはリフトオフ技術に
よる「目開き」をなくし半導体装置の信頼度不良を解消
することＫなる。
れたもので、その目的とするところはリフトオフ技術に
よる「目開き」をなくし半導体装置の信頼度不良を解消
することＫなる。
以下一つの実施例にそって本発明を詳述する。
第２図（ａｌ〜（ｆｌは本発明によるリフトオフ技術を
利用した電極形成法のプロセスを示し、各図は次の各工
程に対応する。
利用した電極形成法のプロセスを示し、各図は次の各工
程に対応する。
（ａｌ ＧａＡｍ又はＳｉ半導体基板ｌの表面に酸化
膜２を形成し、第１回目のホトレジストマスク３を形成
して酸化膜のエッチフグを行ない、電極を形成すべき半
導体部分（コンタクト部）Ｉｌｌを露出する。これまで
の工程は第１図で示した従来のプロセスの（ａ） 、
１ｂｌＩ程と同一であり、このときの酸化膜のサイドエ
ッチによりホトレジスト３のマスクの内縁に［ヒサシｊ
３ａが形成される。
膜２を形成し、第１回目のホトレジストマスク３を形成
して酸化膜のエッチフグを行ない、電極を形成すべき半
導体部分（コンタクト部）Ｉｌｌを露出する。これまで
の工程は第１図で示した従来のプロセスの（ａ） 、
１ｂｌＩ程と同一であり、このときの酸化膜のサイドエ
ッチによりホトレジスト３のマスクの内縁に［ヒサシｊ
３ａが形成される。
＋ｂ） ホトレジストを溶解除去し、基板表面には酸
化膜２のみかのこる。
化膜２のみかのこる。
ＩｃＩ ！２回目のホトレジストマスク６を形成する
。このホトレジストマスク６は半導体基板コンタクト部
表面ｌａとその周辺の酸化膜２の一部２ａを露出するよ
うに形成される。
。このホトレジストマスク６は半導体基板コンタクト部
表面ｌａとその周辺の酸化膜２の一部２ａを露出するよ
うに形成される。
１ｄｌ 次いで酸化膜の露出する部分をかるくエッチ
する。この酸化膜のエッチはホトレジストより露出する
酸化膜の表層がエッチされる程厩で下層なのこすように
する。ホトレジストマスクの下の酸化膜もわずかながら
サイドエッチさｎる。
する。この酸化膜のエッチはホトレジストより露出する
酸化膜の表層がエッチされる程厩で下層なのこすように
する。ホトレジストマスクの下の酸化膜もわずかながら
サイドエッチさｎる。
ｌｅ） この上からＡ４を蒸ｆｉ（又はスパッタ）し
、露出する基板コンタクト部表面１ａと表層をエッチさ
れた酸化膜の表面ＫＡ７１１４ａを堆積し、ホトレジス
トマスク６の上にもＡＩ３膜４ｂを堆積する。
、露出する基板コンタクト部表面１ａと表層をエッチさ
れた酸化膜の表面ＫＡ７１１４ａを堆積し、ホトレジス
トマスク６の上にもＡＩ３膜４ｂを堆積する。
（ｆｌｌｏｏ［：’の有機溶剤でホトレジストを溶解し
、マスク上のＡ＃Ｊ１４ｔｌ除去（リフトオフ）するこ
とにより、Ａ８電極４暑を形成する。
、マスク上のＡ＃Ｊ１４ｔｌ除去（リフトオフ）するこ
とにより、Ａ８電極４暑を形成する。
以上実施例で述べた本発明によれば、第１のホトレジス
トマスクで酸化膜をエッチし、さらにそれより大きい開
口部をもつ第２のホトレジストマスクを使用してホトレ
ジストマスクによる「ヒサシ」が後退した状態でＡｌｖ
蒸着してリフトオフすることにより、酸化膜の「目開き
」はなくなり、基板コンタクト部を完全に覆りたＡ１電
極が得らｎ１信頼度不艮等は全くなくなる。
トマスクで酸化膜をエッチし、さらにそれより大きい開
口部をもつ第２のホトレジストマスクを使用してホトレ
ジストマスクによる「ヒサシ」が後退した状態でＡｌｖ
蒸着してリフトオフすることにより、酸化膜の「目開き
」はなくなり、基板コンタクト部を完全に覆りたＡ１電
極が得らｎ１信頼度不艮等は全くなくなる。
本発明はＧ ａ Ａ Ｓ等化合物半導体ｉｉ装置、Ｓｉ
半導体装置であって電極’ｔｔｔｖフトオフ法で形成す
る場合の全てに通用できる。
半導体装置であって電極’ｔｔｔｖフトオフ法で形成す
る場合の全てに通用できる。
第１図（ａｔ〜（ｄｌは従来の電極形成プロセスの例を
示す工程断面図、 第２図（ａ）〜（ｆｌは本発明による電極形成プロセス
の例を示す工程断面図である。 ｌ・・・半導体基板、２・・・酸化膜、３・・・＃！ｌ
のホトレジストマスク、４・・・Ａ１電極、５・・・目
開き部、６・・・第２のホトレジストマスク。 第 １ 図 第 ２ 図 第 ２ 図
示す工程断面図、 第２図（ａ）〜（ｆｌは本発明による電極形成プロセス
の例を示す工程断面図である。 ｌ・・・半導体基板、２・・・酸化膜、３・・・＃！ｌ
のホトレジストマスク、４・・・Ａ１電極、５・・・目
開き部、６・・・第２のホトレジストマスク。 第 １ 図 第 ２ 図 第 ２ 図
Claims (1)
- １、半導体基板の表面に半導体酸化膜を形成し、この半
導体酸化膜の一部を取り除いた半導体表面に金属を接続
して電極を形成するに当って第１０ホトレジストマスク
を用いて、半導体基板表面の酸化膜の一部を取り除いた
後、酸化膜の上に第２のホトレジストマスクを形成して
上記酸化膜を取り除いた半導体基板表面及びその周辺の
酸化膜の一部を露出した状態で金属を全面に堆積し、そ
の後第２のホトレジストマスクを溶解除去することによ
りその上の金属を選択的に取り除くことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079980A JPS58197818A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079980A JPS58197818A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197818A true JPS58197818A (ja) | 1983-11-17 |
Family
ID=13705467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079980A Pending JPS58197818A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160120A (ja) * | 1984-01-30 | 1985-08-21 | Nec Corp | 半導体素子用電極の形成方法 |
-
1982
- 1982-05-14 JP JP57079980A patent/JPS58197818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160120A (ja) * | 1984-01-30 | 1985-08-21 | Nec Corp | 半導体素子用電極の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10261659A (ja) | 半導体装置の製造方法 | |
| JP3120754B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58197818A (ja) | 半導体装置の製造方法 | |
| JP2503256B2 (ja) | パタ―ン形成方法 | |
| JP4226115B2 (ja) | 半導体素子のマスク製造方法 | |
| JPS60111474A (ja) | 半導体装置の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPH0150098B2 (ja) | ||
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08203926A (ja) | 半導体装置の製造方法 | |
| JPH11233527A (ja) | 半導体装置及びその製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JPH03276732A (ja) | 電極構造の形成方法とそれを用いた半導体装置 | |
| JPH07201774A (ja) | 半導体装置の製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH06118048A (ja) | 感湿素子の製造方法 | |
| JPS6020517A (ja) | 半導体装置の製造法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPS61187331A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPH09232335A (ja) | 半導体装置の製造方法 |