JPS5819954A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5819954A JPS5819954A JP56118731A JP11873181A JPS5819954A JP S5819954 A JPS5819954 A JP S5819954A JP 56118731 A JP56118731 A JP 56118731A JP 11873181 A JP11873181 A JP 11873181A JP S5819954 A JPS5819954 A JP S5819954A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- instruction
- data
- flag information
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は５ｌｉＩＩ命令を用いた演算処理機能をもつデ
ータ処理装置に関する。
ータ処理装置に関する。
従来、データ処理装置において、可変長オペランドを扱
う命令は、その性質上、主メモリ上のオペランドを用い
て演算を行ない、その演算結果を主メ毫りに再び格納す
る所ｎＳｓ型命令として定義されていた０例えば事務用
命令セットは、その扱うデータの大半が可変長データで
ある喪め、はとんどＳＳ＠命令で構成されている。
う命令は、その性質上、主メモリ上のオペランドを用い
て演算を行ない、その演算結果を主メ毫りに再び格納す
る所ｎＳｓ型命令として定義されていた０例えば事務用
命令セットは、その扱うデータの大半が可変長データで
ある喪め、はとんどＳＳ＠命令で構成されている。
しかしながら、その事務用命令セットを用いて何らかの
処理を実行しようとする場合、成るオペランド（演算結
果）はいくつかの命令に連続して使用される場合が多い
６例えば１４ツク形式のデータ主体の演算装置でゾーン
形式の２つのデータを小数点位鐙を揃えて加算を行なう
場合を考えてみると、まず２つのオ（ランドを）臂ツク
（Ｐａｅｋ） Ｌ、次に何れかをシフト（Ｓｈｉｆｔ）
Ｌ、術合わせを行なった後、加算（Ａｄｄ）を行ない
く必要があれば演算結果をシフ）Ｌ）、アンノ譬ツク（
［ｒｎｐａ＠ｋ） してゾーン形式にもどす、この処理
を実行する九めには例えば以下に示す■〜■までの処理
ステップが必要となる。
処理を実行しようとする場合、成るオペランド（演算結
果）はいくつかの命令に連続して使用される場合が多い
６例えば１４ツク形式のデータ主体の演算装置でゾーン
形式の２つのデータを小数点位鐙を揃えて加算を行なう
場合を考えてみると、まず２つのオ（ランドを）臂ツク
（Ｐａｅｋ） Ｌ、次に何れかをシフト（Ｓｈｉｆｔ）
Ｌ、術合わせを行なった後、加算（Ａｄｄ）を行ない
く必要があれば演算結果をシフ）Ｌ）、アンノ譬ツク（
［ｒｎｐａ＠ｋ） してゾーン形式にもどす、この処理
を実行する九めには例えば以下に示す■〜■までの処理
ステップが必要となる。
■ Ｐａ＠ｋ Ｂ４Ｙ
■ Ｐａｃｋ Ａ−＋Ｘ
■ ８ｈｉｆｔ Ｘ−４Ｘ
■ Ａｄｄ Ｘ ＋ Ｙ −） Ｘ■、 ５ｈ
１ｆｔ ｘ−＋ｘ ■ Ｕｎｐｓ＋ｅｋ Ｘ−＋Ａ これらはすべてＳＳ型命令で構成される為、■はメモリ
リードが２オ（ランＰ分、メモリライトが１オペランド
分必要となシ、他はメモリリード、メモリライトがそれ
ぞれ１オペランド分ずつ必要であり、計メモリリード＝
７オ（ランド分、メモリライトコ６オイランド分必要と
なる。従ってメ七すのリーｙ／ライトに多大の時間が費
され、演算速度を妨げる大きな要因となっていた。
１ｆｔ ｘ−＋ｘ ■ Ｕｎｐｓ＋ｅｋ Ｘ−＋Ａ これらはすべてＳＳ型命令で構成される為、■はメモリ
リードが２オ（ランＰ分、メモリライトが１オペランド
分必要となシ、他はメモリリード、メモリライトがそれ
ぞれ１オペランド分ずつ必要であり、計メモリリード＝
７オ（ランド分、メモリライトコ６オイランド分必要と
なる。従ってメ七すのリーｙ／ライトに多大の時間が費
され、演算速度を妨げる大きな要因となっていた。
本発明は上記実情に鑑みなされたもので、ＳＳ型命令を
なす命令語に、主メモリに対するオペランドのリード、
ライトの要、不要を示すフラグ情報を付加して、前記命
令の実行時に前記フラグ情報を保持し、その保持内容に
従い演算実行時におけるオ（ラン−のリード、２イト先
（主メモリＸ線演算しジスタ部）を選択する構成とする
ことによって、主メモリのアクセス回数を大幅に減らし
、演算速度を著しく向上せしめることのできるようにし
たデータ処理装置を提供することを目的とする。
なす命令語に、主メモリに対するオペランドのリード、
ライトの要、不要を示すフラグ情報を付加して、前記命
令の実行時に前記フラグ情報を保持し、その保持内容に
従い演算実行時におけるオ（ラン−のリード、２イト先
（主メモリＸ線演算しジスタ部）を選択する構成とする
ことによって、主メモリのアクセス回数を大幅に減らし
、演算速度を著しく向上せしめることのできるようにし
たデータ処理装置を提供することを目的とする。
以下図面を参照して本発明の一実施例を説明する・ここ
では、ｓＢ型命令形式をなす命令語中に、２ビツトの特
定フラグ部を持たせ、そのうちの１ビツトの第１のフラ
グ情報（ＦｌａぎＡ）にて、主メモリからのオペランド
の読出しの要、不要を指定し、残る他の１ビツトの第２
のフラグ情報（Ｆｌ島ｇＢ）Ｋて、主メモリへのオペラ
ンドの書込みの要、不ｌｌｔ指定するものとする。すな
わち、具体的には、Ｆｌａｇム＝＠Ｏ−で主メモリから
のオペランドの読出しを指定し、 Ｆｌａｇ Ａ−＝＠
ｌ’で主メモリに代って演算部のレジスタファイルから
のオペランドの読出しを指定し、Ｆｌｍｇ Ｂ；＠Ｏ″
で主メモリへのオペランドの書込みを指定し、 Ｆｌａ
ｇ Ｂｗ ＠１″で主メモリに代ってレジスタ７アイル
へのオーｅ９ンドの書込みを指定するものとする・ 第１図は本発明の一実施例を示すブロック図である。図
中、２０１乃至１０６は演算部（ＡＬ）の構成要素をな
すもので、１０１は他の演算モジエール（例えば固定小
数点演算制御部）等と接続されたＡパスと称されるデー
タ／ｆス２０１上のデータを入力するｒ−トである。１
０２はこのｌ”−ト１０１を介して入力された第１オ（
うｙＰｆ”−夕の一部（又は全部）を貯えるレジスタで
ある。１０３は上記ｒ−ト１０１、よ抄出力されるデー
タ又は後述する演算器１０８の出力データのうち何れか
一方を選択するセレクタである。１０４はこのセレ′ク
タ１０３より出力される第２オペランドデータ、演算結
果データ等を貯えるレジスタイアイルである。１ｅｌＳ
Ｆｉ。
では、ｓＢ型命令形式をなす命令語中に、２ビツトの特
定フラグ部を持たせ、そのうちの１ビツトの第１のフラ
グ情報（ＦｌａぎＡ）にて、主メモリからのオペランド
の読出しの要、不要を指定し、残る他の１ビツトの第２
のフラグ情報（Ｆｌ島ｇＢ）Ｋて、主メモリへのオペラ
ンドの書込みの要、不ｌｌｔ指定するものとする。すな
わち、具体的には、Ｆｌａｇム＝＠Ｏ−で主メモリから
のオペランドの読出しを指定し、 Ｆｌａｇ Ａ−＝＠
ｌ’で主メモリに代って演算部のレジスタファイルから
のオペランドの読出しを指定し、Ｆｌｍｇ Ｂ；＠Ｏ″
で主メモリへのオペランドの書込みを指定し、 Ｆｌａ
ｇ Ｂｗ ＠１″で主メモリに代ってレジスタ７アイル
へのオーｅ９ンドの書込みを指定するものとする・ 第１図は本発明の一実施例を示すブロック図である。図
中、２０１乃至１０６は演算部（ＡＬ）の構成要素をな
すもので、１０１は他の演算モジエール（例えば固定小
数点演算制御部）等と接続されたＡパスと称されるデー
タ／ｆス２０１上のデータを入力するｒ−トである。１
０２はこのｌ”−ト１０１を介して入力された第１オ（
うｙＰｆ”−夕の一部（又は全部）を貯えるレジスタで
ある。１０３は上記ｒ−ト１０１、よ抄出力されるデー
タ又は後述する演算器１０８の出力データのうち何れか
一方を選択するセレクタである。１０４はこのセレ′ク
タ１０３より出力される第２オペランドデータ、演算結
果データ等を貯えるレジスタイアイルである。１ｅｌＳ
Ｆｉ。
このレジスタファイル１０４の出力データと上記レジス
タ１０２の出力データとを受けて指定演算モードに従う
演算を実行する演算器である。
タ１０２の出力データとを受けて指定演算モードに従う
演算を実行する演算器である。
１０６はこの演算器１０５の出力データをＳＩクスと称
されるデータ・ぐスｘ ｏ；ｔｔＶｃ出力するためのｅ
−トである。１０１は上記演算部（ＡＬ）、メモリアク
セス等の各部の制御信号を得る制御部であり、マイクロ
ｆＯダラムシーケンサ、ＲＯＭ 。
されるデータ・ぐスｘ ｏ；ｔｔＶｃ出力するためのｅ
−トである。１０１は上記演算部（ＡＬ）、メモリアク
セス等の各部の制御信号を得る制御部であり、マイクロ
ｆＯダラムシーケンサ、ＲＯＭ 。
マイクロ命令レジスタ、マイクロ命令デコーダ等で構成
される。１０８ム、１０８Ｂはこの制御部１０１と、上
記演算部（ＡＬ）を含め九各演算モジエールとの間で各
種制御信号の受渡しを行なうＣＮＴ Ａスト称すレルコ
ントロールノ櫂スｚｏｓｔｔ介して入力され九前述の第
１．第２のフラグ情報Ｆｌａｇ Ａ 、 Ｆｌｍｇ Ｂ
を貯え、その内容を制御部１０１に与えるフリツｆ７０
ツゾである。
される。１０８ム、１０８Ｂはこの制御部１０１と、上
記演算部（ＡＬ）を含め九各演算モジエールとの間で各
種制御信号の受渡しを行なうＣＮＴ Ａスト称すレルコ
ントロールノ櫂スｚｏｓｔｔ介して入力され九前述の第
１．第２のフラグ情報Ｆｌａｇ Ａ 、 Ｆｌｍｇ Ｂ
を貯え、その内容を制御部１０１に与えるフリツｆ７０
ツゾである。
第２図線上記第１図に示す一実施例の動作を説明する丸
めのフローチャートである。
めのフローチャートである。
ここで上記第１図における一実施例の動作を第２図に示
すフローチャートを参照しながら説明する。ζヒで杜、
命令の７エツテ等、演算のフヱーズに入る前の処理は従
来と同様であるため、その説明を省略し、演算のフｘ−
ｊｅ？みの説明を行なう０通常の８８型命令の場合は、
前述の第１．継２の７２グ情報が共に０’ （Ｆｌａｇ
入Ｆ１ｍｇ Ｂ＝ ＠Ｏ”）となってお９、従って７リ
ツプ７ａッグｌ０ＩＡ、ｌ０ＩＩＢは共にリセット状態
となりている（第２図Ａ、Ｄ）。ここで、演算処理の７
エーズに入る七先ず第２オ（ランドがフェッチされ、主
メモリよシ読出されたオペランドデータがデータバス２
０１、？ −） ７０ Ｊを経てセレクタ１０３に供給
される。この際セレクタ１０３は制御部１０１からの制
御指令により、データバス２０１上のデータをレジスタ
ファイル１０４に入力すべく選択制御されている。これ
によ）、第２オペランドデータはレジスタファイル１０
４に入力され、格納される（第２ｗＪＢ）。又、この際
、上記オペランドデータを一度にリードできない場合は
、何回かに分けて転送され、格納される６次に演算器１
０５により。
すフローチャートを参照しながら説明する。ζヒで杜、
命令の７エツテ等、演算のフヱーズに入る前の処理は従
来と同様であるため、その説明を省略し、演算のフｘ−
ｊｅ？みの説明を行なう０通常の８８型命令の場合は、
前述の第１．継２の７２グ情報が共に０’ （Ｆｌａｇ
入Ｆ１ｍｇ Ｂ＝ ＠Ｏ”）となってお９、従って７リ
ツプ７ａッグｌ０ＩＡ、ｌ０ＩＩＢは共にリセット状態
となりている（第２図Ａ、Ｄ）。ここで、演算処理の７
エーズに入る七先ず第２オ（ランドがフェッチされ、主
メモリよシ読出されたオペランドデータがデータバス２
０１、？ −） ７０ Ｊを経てセレクタ１０３に供給
される。この際セレクタ１０３は制御部１０１からの制
御指令により、データバス２０１上のデータをレジスタ
ファイル１０４に入力すべく選択制御されている。これ
によ）、第２オペランドデータはレジスタファイル１０
４に入力され、格納される（第２ｗＪＢ）。又、この際
、上記オペランドデータを一度にリードできない場合は
、何回かに分けて転送され、格納される６次に演算器１
０５により。
制御部１０７の制御の下に演算が行なわれる（第２図Ｃ
）、この際、＠１オペランドが演算に必要な場合は、そ
のオーｅクンドー−りが演算と並行して主メモリよ）読
出、され、レジスタ１０２に取込まれた後、上記レジス
タファイル１０４の第２のオペランドデータと共に演算
器１０５ｆＣ与えられる。而して演算終了後、演算１１
に１０５よ〉出力され九演算結果のデータ線、ｒ−ト１
０ｇを経てデータバス２０１上に出力され、主メモリに
格納される（第２図Ｆ）。
）、この際、＠１オペランドが演算に必要な場合は、そ
のオーｅクンドー−りが演算と並行して主メモリよ）読
出、され、レジスタ１０２に取込まれた後、上記レジス
タファイル１０４の第２のオペランドデータと共に演算
器１０５ｆＣ与えられる。而して演算終了後、演算１１
に１０５よ〉出力され九演算結果のデータ線、ｒ−ト１
０ｇを経てデータバス２０１上に出力され、主メモリに
格納される（第２図Ｆ）。
次にオペランド（演算結果）の主メモリへの書込みを省
略する場合の動作について説明する。
略する場合の動作について説明する。
この動作適用例として、例えば前記した一連の命令■〜
■のうちの■の命令（Ｐａ＠ｋ Ａ→Ｘ）が挙げられる
。仁の場合は演算結果を次０命令処理で再び使用する九
め、演算部（ＡＬ）内のレジスタファイル１０４に残し
ておけばよく、従って主メモリへの書込み動作を省略で
亀る。この際紘、前述Ｏ第１．第２の７ラグ情報Ｆｌａ
ｇ Ａ 。
■のうちの■の命令（Ｐａ＠ｋ Ａ→Ｘ）が挙げられる
。仁の場合は演算結果を次０命令処理で再び使用する九
め、演算部（ＡＬ）内のレジスタファイル１０４に残し
ておけばよく、従って主メモリへの書込み動作を省略で
亀る。この際紘、前述Ｏ第１．第２の７ラグ情報Ｆｌａ
ｇ Ａ 。
ＦｌｍｇＢのうち、Ｆｌｍｇ Ｂのみが＠１″となりて
、フリッグフｐツブ１０８ム、１０８Ｂのうち１０１Ｂ
のみがセットされゐ（第２図Ｄ）、この場合においても
演算器１６１による演算の奥行まで社上述の動作例と同
様である０次に、フリッグフロッ！１０８Ｂがセットし
ていると、先ず割込みの発生有無が調べられる（第２図
Ｅ）。ζこで割込みが発生して％／−＆九際は、制御が
他のタスクに移りて別のタスクで再び同じ演算部（ムＬ
）が使用され、レジスタファイル１０４に別のデータが
書込まれる可能性がある。従ってこの場合祉フリッｆ７
０ッｆ１０ｇＢがセット状態となっていても前述の動作
例と同様にして演算結果を主メモリに書込み＜ｆＫ２図
Ｆｌ）、その後、制御を割込み処理に移す。又、上記割
込みの有無を調べた際１割込みが発生していなければ、
制御部１０１０制御の下にセレクタ１０３が演算器１０
５の出力をレジスタファイル１０４に入力すべく選択制
御される。これにより、演算器１０５上シ出力された演
算結果は上記セレクタ１０３を経てレジスタファイル１
０４に取込まれ、以降の演算処理に供される。このよう
にして、第２のフラグ情報Ｆ１ｍｇ Ｂの指定で７リツ
グフロツｆ１０ＢＢがセット状１１にある原線、割込み
が発生して−ないことを確認した後、演算結果を主メモ
リには書込オず、これに代ってレジスタファイル１０４
に書込む。
、フリッグフｐツブ１０８ム、１０８Ｂのうち１０１Ｂ
のみがセットされゐ（第２図Ｄ）、この場合においても
演算器１６１による演算の奥行まで社上述の動作例と同
様である０次に、フリッグフロッ！１０８Ｂがセットし
ていると、先ず割込みの発生有無が調べられる（第２図
Ｅ）。ζこで割込みが発生して％／−＆九際は、制御が
他のタスクに移りて別のタスクで再び同じ演算部（ムＬ
）が使用され、レジスタファイル１０４に別のデータが
書込まれる可能性がある。従ってこの場合祉フリッｆ７
０ッｆ１０ｇＢがセット状態となっていても前述の動作
例と同様にして演算結果を主メモリに書込み＜ｆＫ２図
Ｆｌ）、その後、制御を割込み処理に移す。又、上記割
込みの有無を調べた際１割込みが発生していなければ、
制御部１０１０制御の下にセレクタ１０３が演算器１０
５の出力をレジスタファイル１０４に入力すべく選択制
御される。これにより、演算器１０５上シ出力された演
算結果は上記セレクタ１０３を経てレジスタファイル１
０４に取込まれ、以降の演算処理に供される。このよう
にして、第２のフラグ情報Ｆ１ｍｇ Ｂの指定で７リツ
グフロツｆ１０ＢＢがセット状１１にある原線、割込み
が発生して−ないことを確認した後、演算結果を主メモ
リには書込オず、これに代ってレジスタファイル１０４
に書込む。
次に第２オーＣランドの７エツチ（主メモリからＯ第２
オペツンドの読出し）を省略す石場合に’）％／％て述
べる。この動作適用例として、例えば前述した命令■〜
■のうちの■の命令（ｓｈｔｔｔＸ−＋Ｘ ＞が挙げら
れる。この場合はＸがレジスタファイル１０４に格納さ
れていれば、主メモリから読出す必要はなく、直ちに演
算を開始できる。この際は前述の第１．第２の）２グ情
報Ｆｌａｇ Ａ 、 Ｆｌｍｇ Ｂのうち、Ｆｌａｇ
Ａのみが１１”と表って、フリッグフロッｆｌＯ８に、
１０．１１Ｈのうち、１０８にのみがセットされる（第
２図人）。
オペツンドの読出し）を省略す石場合に’）％／％て述
べる。この動作適用例として、例えば前述した命令■〜
■のうちの■の命令（ｓｈｔｔｔＸ−＋Ｘ ＞が挙げら
れる。この場合はＸがレジスタファイル１０４に格納さ
れていれば、主メモリから読出す必要はなく、直ちに演
算を開始できる。この際は前述の第１．第２の）２グ情
報Ｆｌａｇ Ａ 、 Ｆｌｍｇ Ｂのうち、Ｆｌａｇ
Ａのみが１１”と表って、フリッグフロッｆｌＯ８に、
１０．１１Ｈのうち、１０８にのみがセットされる（第
２図人）。
このフリッグフ四ツｆ１０１１ムがセット状態にあると
、制御部１０１０制御の下にオペランド７エツチの処理
はスキラグされ、直ちに演算の処理に制御を移す（第２
図Ａ→Ｃ）。尚、この際、第１オー４ツ／Ｐが演算に必
要な場合紘、そのオ（ランドデータが主メモリより読出
され、データバス２０１．１”−ト１０１等を経てレジ
スタｌ０ＩＫ’）ツテされ慶後、演算０１０５に与えら
れる。このようにして、第１のフラグ情報Ｆｌａｇムの
指定で７リツデフロツ！１０８人がセット状態にある際
は、主メモリからの第２オペランドの読出しがスキラグ
され、レジスタファイル１０４に貯えられたデータを用
いて直ちに演算が開始される。
、制御部１０１０制御の下にオペランド７エツチの処理
はスキラグされ、直ちに演算の処理に制御を移す（第２
図Ａ→Ｃ）。尚、この際、第１オー４ツ／Ｐが演算に必
要な場合紘、そのオ（ランドデータが主メモリより読出
され、データバス２０１．１”−ト１０１等を経てレジ
スタｌ０ＩＫ’）ツテされ慶後、演算０１０５に与えら
れる。このようにして、第１のフラグ情報Ｆｌａｇムの
指定で７リツデフロツ！１０８人がセット状態にある際
は、主メモリからの第２オペランドの読出しがスキラグ
され、レジスタファイル１０４に貯えられたデータを用
いて直ちに演算が開始される。
上述したような一実施例の演算処理手段により、前記し
たような■〜■Ｏ命令による演算を実行すると、命令の
Ｘで示した部分はすべて演算部（ＡＬ）内のレジスタフ
ァイル１０４におきかえられる。従うて上記実施例の如
く命令語にオ碩ランドのり一ド／ライトを指定する属性
（ＦｌａぎＡ 、 Ｆｌｍｇ Ｂ）を持たせるととによ
り、■、■。
たような■〜■Ｏ命令による演算を実行すると、命令の
Ｘで示した部分はすべて演算部（ＡＬ）内のレジスタフ
ァイル１０４におきかえられる。従うて上記実施例の如
く命令語にオ碩ランドのり一ド／ライトを指定する属性
（ＦｌａぎＡ 、 Ｆｌｍｇ Ｂ）を持たせるととによ
り、■、■。
■、■のメモリライトはすべて不要となる。また■、■
、■、■のＸを読み出す為のメモリリードも不要となる
。従ってメモリアクセスは、計、メモリリード３オペラ
ンド分、メモリライト２オーｅランド分のみとなシ、前
述の従来例に比較してメモリアクセス回数を大幅に削減
でき、これに伴りて演算速度の大幅な向上が計れる。
、■、■のＸを読み出す為のメモリリードも不要となる
。従ってメモリアクセスは、計、メモリリード３オペラ
ンド分、メモリライト２オーｅランド分のみとなシ、前
述の従来例に比較してメモリアクセス回数を大幅に削減
でき、これに伴りて演算速度の大幅な向上が計れる。
なお、上記の実施例で紘３ｓ型命令の特定フィールドＫ
Ｆ１ａｇム、Ｂの情報を持たせるようＫＬ＆が１例えば
オペレージ曹ンコードのデコード結果により間接的にＦ
ｌｍｇ人、Ｂを得るようＫして亀よい。
Ｆ１ａｇム、Ｂの情報を持たせるようＫＬ＆が１例えば
オペレージ曹ンコードのデコード結果により間接的にＦ
ｌｍｇ人、Ｂを得るようＫして亀よい。
以上詳記したように本発明のデータ処理装置によれば、
８８型命令による演算の実行時において、主メモリのア
クセス回数を大幅に減らして、演算速度を着しく向上さ
せることができる。
８８型命令による演算の実行時において、主メモリのア
クセス回数を大幅に減らして、演算速度を着しく向上さ
せることができる。
第１図線本発明の一実施例を示すｆ＋２ツタ図、第２図
は上記−実施例の動作を説明するための７０−チャート
である。 肛・・・演算部、１０１，１０６・・・ｒ−）、１０２
・・・レジスタ、１０３・・・セνクタ、１０４・・・
レジスタファイル、１０５・・・演算器、１０１・・・
制御部、１０８ム、１（ＪＩＢ・・・フリツｆ７０ツノ
、２０１゜２０２・・・データバス、２０Ｓ・・・コン
トロール／豐ス、Ｆｌｍｇム、 Ｆｌａｇ ト−７’）
ダ情報。
は上記−実施例の動作を説明するための７０−チャート
である。 肛・・・演算部、１０１，１０６・・・ｒ−）、１０２
・・・レジスタ、１０３・・・セνクタ、１０４・・・
レジスタファイル、１０５・・・演算器、１０１・・・
制御部、１０８ム、１（ＪＩＢ・・・フリツｆ７０ツノ
、２０１゜２０２・・・データバス、２０Ｓ・・・コン
トロール／豐ス、Ｆｌｍｇム、 Ｆｌａｇ ト−７’）
ダ情報。
Claims (1)
- ＳＳ型命令から直接的又は間接的に得られる第４ランド
ｆｈ−夕を主メモリよシ続出し、又は主メモリへ書込む
か否かを指定するフラグ情報を保持する手段と、前記命
令の演算実行時におけるオペランドデータを一時記憶す
る演算レジスタ部と、前記命令の演算実行時にｉＰいて
前記保持されたフラグ情報を参照し、前記主メモリ又は
演算レジスタ部へのオペランドデータの書込み又は続出
し制御を行なう制御部とを具備してなる仁とを特徴とし
たデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118731A JPS5819954A (ja) | 1981-07-29 | 1981-07-29 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118731A JPS5819954A (ja) | 1981-07-29 | 1981-07-29 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819954A true JPS5819954A (ja) | 1983-02-05 |
| JPH0222413B2 JPH0222413B2 (ja) | 1990-05-18 |
Family
ID=14743673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56118731A Granted JPS5819954A (ja) | 1981-07-29 | 1981-07-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819954A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029563A (ja) * | 1983-07-19 | 1985-02-14 | 日本軽金属株式会社 | 気体吸蔵固体収納容器、これを用いた熱交換器及びヒ−トポンプ |
| JPS6053758A (ja) * | 1983-09-05 | 1985-03-27 | 工業技術院長 | 金属水素化物利用のヒ−トポンプシステム |
| JPS6062564A (ja) * | 1983-09-14 | 1985-04-10 | 松下電器産業株式会社 | 間欠式ヒ−トポンプ装置 |
| JPS61114062A (ja) * | 1984-11-07 | 1986-05-31 | 株式会社日本製鋼所 | 金属水素化物を利用した冷暖房装置 |
| JPH0573398A (ja) * | 1991-09-13 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439541A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Data processor |
-
1981
- 1981-07-29 JP JP56118731A patent/JPS5819954A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439541A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Data processor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029563A (ja) * | 1983-07-19 | 1985-02-14 | 日本軽金属株式会社 | 気体吸蔵固体収納容器、これを用いた熱交換器及びヒ−トポンプ |
| JPS6053758A (ja) * | 1983-09-05 | 1985-03-27 | 工業技術院長 | 金属水素化物利用のヒ−トポンプシステム |
| JPS6062564A (ja) * | 1983-09-14 | 1985-04-10 | 松下電器産業株式会社 | 間欠式ヒ−トポンプ装置 |
| JPS61114062A (ja) * | 1984-11-07 | 1986-05-31 | 株式会社日本製鋼所 | 金属水素化物を利用した冷暖房装置 |
| JPH0573398A (ja) * | 1991-09-13 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0222413B2 (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4334269A (en) | Data processing system having an integrated stack and register machine architecture | |
| JPS6239780B2 (ja) | ||
| US4298933A (en) | Data-processing device including means to suppress the execution of unnecessary instructions | |
| JPS623461B2 (ja) | ||
| JPS6089274A (ja) | ベクトルマスク制御システム | |
| JPH0222413B2 (ja) | ||
| JP2557629B2 (ja) | 割込方式 | |
| JPS6339928B2 (ja) | ||
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JPS6250855B2 (ja) | ||
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPH02232727A (ja) | 情報処理装置 | |
| JPS58185081A (ja) | デ−タ処理装置 | |
| JPS6151242A (ja) | 命令デコ−ド回路 | |
| JPH0557614B2 (ja) | ||
| JPS6027417B2 (ja) | デ−タ処理装置 | |
| JPS6024642A (ja) | マイクロプログラム制御方式 | |
| JPH04205206A (ja) | 条件付き実行命令の表現方式 | |
| JPH0269826A (ja) | 条件付命令制御方式 | |
| JPS63262744A (ja) | 直接メモリ制御方式 | |
| JPS6275743A (ja) | マイクロ命令診断方式 | |
| JPS60682B2 (ja) | 論理演算装置 | |
| JPS5935239A (ja) | マイクロプログラム制御方式 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 |