JPS5820028A - 符号変換器 - Google Patents
符号変換器Info
- Publication number
- JPS5820028A JPS5820028A JP11814281A JP11814281A JPS5820028A JP S5820028 A JPS5820028 A JP S5820028A JP 11814281 A JP11814281 A JP 11814281A JP 11814281 A JP11814281 A JP 11814281A JP S5820028 A JPS5820028 A JP S5820028A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- reference potential
- converter
- decoder circuit
- capacitor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンデンサアレイを用いた単−参照電位型符合
変換器即ち単−参照電位歴アナログディジタル変換器（
以下ムＤ変換器と称す）及び単−参照電位型ディジタル
アナログ変換器（以下ＤＡ変換器と称す）に係に参照電
位と接地電位を被変換信号の符号によ）切換える仁とに
よ〕デーーダ回路の簡単な符号変換器に関する。
変換器即ち単−参照電位歴アナログディジタル変換器（
以下ムＤ変換器と称す）及び単−参照電位型ディジタル
アナログ変換器（以下ＤＡ変換器と称す）に係に参照電
位と接地電位を被変換信号の符号によ）切換える仁とに
よ〕デーーダ回路の簡単な符号変換器に関する。
従来の単一参照電位ＷＤＡ、ムＤＪＲ換器の例を第１図
第６図第６図第１２図に示す０又動作原理の説明を第２
図〜第４図、第７図〜！１１図に示す。図中１・、８社
デコーダ回路、２はバッファアンプ回路、３．１０はコ
ンデンサアレイ、４．１１はセレクタ回路、５．１２９
１正信号用デコード回路、６．１３は負信号用デコード
回路、７は比較器、９．１４は遂次比較レジスタ、Ｃ１
〜Ｃ３はコンデンサプレイの各コンデンサ、Ｃムはコン
デンサプレイの各コンデンサの総和、ＳＷ、〜８ Ｗｎ
はコンデンサアレイのスイッチ、ＳＷＧ＊ ８ＷＣ＊
８ＷＤはスイッチ、■は参照電位、Ｖｏｕｔはアナログ
出力、ＭＩＮはアナ四グ入力、ＣＸ 、ＣＹは参照電位
又は接地電位に接続され為コンデンサの和でＣＸ＋ＣＹ
−Ｃムである・最初にＤＡ変換器の例で説明する０この
場合は正信号出力の場合と負信号出力の場合と動作モー
ドが分かれ、その中で又放電モードと出力モードとに分
かれる０正信号出力の放電モード及び負信号出力の放電
毫−ドをそれぞれ第２図、第４１１ｉ１に示す０そして
出力峰−ドを第３図に示す０出力篭−ドは正信号の場合
と負信号の場合とが同様であるが出力電圧を示す；ンデ
ンサアレイ３０−ンデンナの構成が異る◎正信号の場合
の出か電圧は次式（１）Ｋ示す°如くなる。
第６図第６図第１２図に示す０又動作原理の説明を第２
図〜第４図、第７図〜！１１図に示す。図中１・、８社
デコーダ回路、２はバッファアンプ回路、３．１０はコ
ンデンサアレイ、４．１１はセレクタ回路、５．１２９
１正信号用デコード回路、６．１３は負信号用デコード
回路、７は比較器、９．１４は遂次比較レジスタ、Ｃ１
〜Ｃ３はコンデンサプレイの各コンデンサ、Ｃムはコン
デンサプレイの各コンデンサの総和、ＳＷ、〜８ Ｗｎ
はコンデンサアレイのスイッチ、ＳＷＧ＊ ８ＷＣ＊
８ＷＤはスイッチ、■は参照電位、Ｖｏｕｔはアナログ
出力、ＭＩＮはアナ四グ入力、ＣＸ 、ＣＹは参照電位
又は接地電位に接続され為コンデンサの和でＣＸ＋ＣＹ
−Ｃムである・最初にＤＡ変換器の例で説明する０この
場合は正信号出力の場合と負信号出力の場合と動作モー
ドが分かれ、その中で又放電モードと出力モードとに分
かれる０正信号出力の放電モード及び負信号出力の放電
毫−ドをそれぞれ第２図、第４１１ｉ１に示す０そして
出力峰−ドを第３図に示す０出力篭−ドは正信号の場合
と負信号の場合とが同様であるが出力電圧を示す；ンデ
ンサアレイ３０−ンデンナの構成が異る◎正信号の場合
の出か電圧は次式（１）Ｋ示す°如くなる。
負信号Ｏ場合の出力電圧は次式（２）に示す如くな為。
式（１）と（２）から正信号の場合と負信号の場合とで
第１図に示すコンダンずプレイ３のスイッチＳｗ１〜８
Ｗｎを動作さす制御信号が異なることが判る〇ヒのこと
から従来ＯＤＡ変換器は第５図に示すようにディジタル
入力信号からコンデンサプレイ３に与へる制御信号を作
るデコーダ回路ＩＫお−て正信号用デコード回路Ｓ及び
負信号用デプード回□ 路６及びそれのセレクト回路４を必要としデコーダ回路
１が複雑になＪｊ＠路規模が大きくなる欠点がある。
第１図に示すコンダンずプレイ３のスイッチＳｗ１〜８
Ｗｎを動作さす制御信号が異なることが判る〇ヒのこと
から従来ＯＤＡ変換器は第５図に示すようにディジタル
入力信号からコンデンサプレイ３に与へる制御信号を作
るデコーダ回路ＩＫお−て正信号用デコード回路Ｓ及び
負信号用デプード回□ 路６及びそれのセレクト回路４を必要としデコーダ回路
１が複雑になＪｊ＠路規模が大きくなる欠点がある。
次にＡＤ変換器の例で説明する。この場合はまづＩＩ７
図に示す如くコンデンサアレイの全コンデンサＣムを放
電する。次に第８図に示す如く、アナ四グ入力をＶｌ）
ｉよ）入力し比較器７の出力にて正の信号か負の１１号
かの判定をする。次に正信号の場合は第９図に示すサン
プリングモードで負信号の場合は第１１図に示すサンプ
リングモードでアナ四グ電圧をサンプリングしてコンデ
ンサプレイの全＝ンデンサＣムを充電する。次に第１０
図に示す逐次比較モードで比較器７０入力竜圧がＯにな
るようにしてディジタル出力を得るわけである。正の４
１号の場合はサンプリングモードでコンデンサＣムを充
−する電荷Ｃ１次式（３）の″如くなる。
図に示す如くコンデンサアレイの全コンデンサＣムを放
電する。次に第８図に示す如く、アナ四グ入力をＶｌ）
ｉよ）入力し比較器７の出力にて正の信号か負の１１号
かの判定をする。次に正信号の場合は第９図に示すサン
プリングモードで負信号の場合は第１１図に示すサンプ
リングモードでアナ四グ電圧をサンプリングしてコンデ
ンサプレイの全＝ンデンサＣムを充電する。次に第１０
図に示す逐次比較モードで比較器７０入力竜圧がＯにな
るようにしてディジタル出力を得るわけである。正の４
１号の場合はサンプリングモードでコンデンサＣムを充
−する電荷Ｃ１次式（３）の″如くなる。
Ｑ＝ＯＡ （ＶＩＮ−Ｖ）＝”・（３）次に逐次比較
そ一ドでコンデンサＣＸとＣＹ 。
そ一ドでコンデンサＣＸとＣＹ 。
比を変化さして比較６７の入力電圧をＯとするのでアナ
關グ入力電圧は次式（荀で示される。
關グ入力電圧は次式（荀で示される。
負信号の場合はサンプルモードでコンデｙｔｃムを充電
する電荷Ｑは次式（荀の如くなるＱ ｍ ＣＡ Ｖ Ｉ
ｗ ＝”” （酔次に逐次比１ｍ！Ｊｌ−ドで＝ンデ
ンサＣｘとＣＹ。
する電荷Ｑは次式（荀の如くなるＱ ｍ ＣＡ Ｖ Ｉ
ｗ ＝”” （酔次に逐次比１ｍ！Ｊｌ−ドで＝ンデ
ンサＣｘとＣＹ。
比を変化さして比ａｓｙｏ入力電圧なＯと１するのでア
ナレグ入力電圧は次式（＠で示される。
ナレグ入力電圧は次式（＠で示される。
上記（４Ｘ６）式に示す値をディジタル出力として取出
すわけである。
すわけである。
式（４ＸＩから正信号の場合と負信号の場合とで第６図
に示すコンデンサアレイ１０のスイッチＳＷ１〜８Ｗｎ
を動作さす制御信号が異なることが判る。
に示すコンデンサアレイ１０のスイッチＳＷ１〜８Ｗｎ
を動作さす制御信号が異なることが判る。
このことから従来のＡＤＫ換器は第１２図に示す如くア
ナ襲グ入力信号からコンデンサアレイ１０に与へる制御
信号を作るデコーダ回路８において正信号用デコード回
路１２及び負信号用デコード回路１３及びそれのセレク
）Ｉｄ路１１を必要としデコーダ回路８ｉ複雑となシ回
路−機が大きくなる欠点はＤＡ変換器の場合と同様で６
る◎本発＠Ｏ８的社上記の欠点をなくするために革−参
照電位１１：ｌンデンサアレイ型符号変換器において、
参照電位と接地電位の接続を被変換信号Ｏ正負によりて
切ヤ替えることｋよって、デコーダ回路を簡単にし安価
に出来る符号変換器の提供にある。
ナ襲グ入力信号からコンデンサアレイ１０に与へる制御
信号を作るデコーダ回路８において正信号用デコード回
路１２及び負信号用デコード回路１３及びそれのセレク
）Ｉｄ路１１を必要としデコーダ回路８ｉ複雑となシ回
路−機が大きくなる欠点はＤＡ変換器の場合と同様で６
る◎本発＠Ｏ８的社上記の欠点をなくするために革−参
照電位１１：ｌンデンサアレイ型符号変換器において、
参照電位と接地電位の接続を被変換信号Ｏ正負によりて
切ヤ替えることｋよって、デコーダ回路を簡単にし安価
に出来る符号変換器の提供にある。
本発明は上記の目的を達成する丸めに′：１ンデｙサア
レイと該コンデンサプレイの各コンデンサを参照電位ま
たは接地電位に切替接続するスイッチと該″：ｓｙデン
！アレイに接続されたデコーダ回路を備えてなる単−参
照電位型＝ンデンサアレイ渥符号変換器において、該コ
ンデンサアレイに接続する参照電位及び接地電位の接続
を入れかえるスイッチを具備し、該スイッチを被変換信
号の符号によりて制御する仁とを特徴とする符号変換器
の提供である。
レイと該コンデンサプレイの各コンデンサを参照電位ま
たは接地電位に切替接続するスイッチと該″：ｓｙデン
！アレイに接続されたデコーダ回路を備えてなる単−参
照電位型＝ンデンサアレイ渥符号変換器において、該コ
ンデンサアレイに接続する参照電位及び接地電位の接続
を入れかえるスイッチを具備し、該スイッチを被変換信
号の符号によりて制御する仁とを特徴とする符号変換器
の提供である。
以下本発明の実施例につき図に従りて説明する０第１３
図は本発明のＤＡ変換器のブロック構成図、１ｓ１４図
は本発明のＡＤ変換器のブロック構成図である。
図は本発明のＤＡ変換器のブロック構成図、１ｓ１４図
は本発明のＡＤ変換器のブロック構成図である。
図中第ｓＬ第１２図と同じ機能のものは同一記号で示し
である＠ Ｉｓ、１６はデコーダ回路、１？は逐次比較レジスタ、
８Ｗム、５ｗ１ｔ、ｓｗＡ’、８ＷＢ’社参照電位と接
地電位の切替スイッチ、コンデンサプレイ３．１０の回
路紘第１図、第６図に示す◎まづＤＡ変換器の場合につ
き説明する。＃１３１１１に示す出力そ一ドで例へば負
信号の場合、参照電位と接地電位の接続をデコーダ回路
１５よりの制御信号によりスイッチ８ＷＡ、８ＷＢを動
作さして反転する。このことによりコンダンｔｃｚ、ｃ
ｙの位置が逆になるので（２）弐に対応して出力電圧線
次式（力に示す如くなる＠ 即ち（ＩＭ？）式よ）コンデンサアレイ３のスイッチＳ
Ｗ１〜８Ｗｎを動作さす制御信号は同一でよいことが判
る。
である＠ Ｉｓ、１６はデコーダ回路、１？は逐次比較レジスタ、
８Ｗム、５ｗ１ｔ、ｓｗＡ’、８ＷＢ’社参照電位と接
地電位の切替スイッチ、コンデンサプレイ３．１０の回
路紘第１図、第６図に示す◎まづＤＡ変換器の場合につ
き説明する。＃１３１１１に示す出力そ一ドで例へば負
信号の場合、参照電位と接地電位の接続をデコーダ回路
１５よりの制御信号によりスイッチ８ＷＡ、８ＷＢを動
作さして反転する。このことによりコンダンｔｃｚ、ｃ
ｙの位置が逆になるので（２）弐に対応して出力電圧線
次式（力に示す如くなる＠ 即ち（ＩＭ？）式よ）コンデンサアレイ３のスイッチＳ
Ｗ１〜８Ｗｎを動作さす制御信号は同一でよいことが判
る。
次にＡＤ変換器の場合につ自説明する０例へば負信号の
場合第１０図に示す逐次比較モードで参照電位と接地電
位の接続をデコーダ回路１６よシの制御信号によ〕スイ
ッチ８ＷＡ’、８ＷＢ’を動作さして反転する◇このこ
とによシコンデンサＣＨＩ ＣＴＯ位置が逆になるので
アナログ入力電圧は（句式に対応して次式（荀に示す如
くなる◎即ち伽）（吟式より：をンデンサアレイ１０の
スイッチＳＷＩ〜ＢＷｈを動作さす制御信号は同一でよ
いことが判る。
場合第１０図に示す逐次比較モードで参照電位と接地電
位の接続をデコーダ回路１６よシの制御信号によ〕スイ
ッチ８ＷＡ’、８ＷＢ’を動作さして反転する◇このこ
とによシコンデンサＣＨＩ ＣＴＯ位置が逆になるので
アナログ入力電圧は（句式に対応して次式（荀に示す如
くなる◎即ち伽）（吟式より：をンデンサアレイ１０の
スイッチＳＷＩ〜ＢＷｈを動作さす制御信号は同一でよ
いことが判る。
即ちＤＡ変換□器、ＡＤ変換器の場合共、デコーダ回路
１！Ｓ、１６のコンデンサアレイ３． ｌ０Ｃ）スイ
ッチＳＷ、〜８Ｗｎの制御信号を、正負の信号の場合に
分けて考へる必要がなく七しク）Ｉｔ路も工費になシ簡
単になることが判る。
１！Ｓ、１６のコンデンサアレイ３． ｌ０Ｃ）スイ
ッチＳＷ、〜８Ｗｎの制御信号を、正負の信号の場合に
分けて考へる必要がなく七しク）Ｉｔ路も工費になシ簡
単になることが判る。
以上詳ｍＫａ明した如く本発明によれば単一参照電位の
コンデンサアレイ型符号変換器のデコーダ回路構成を簡
単に出来回路規模を縮少出来るので安価にできる効果が
ある０
コンデンサアレイ型符号変換器のデコーダ回路構成を簡
単に出来回路規模を縮少出来るので安価にできる効果が
ある０
第１図ＩＩ／Ｅ５図は従来のＤＡ変換器の例のブーツク
構成図、第６図第１−図は従来のＡＤ変換器Ｏ例のブー
ツク構成図、第１３図は本発ＩＪｉＯＤＡ変換器の例の
プ四ツク構成図、第１４図は本発明ＯＡＤ変換器の例の
プ田ツク構成図、ｊｇＺ図〜第４図紘図線変換器の動作
原理図、第７図〜第１１図はＡＤ変換器の動作原理図で
ある。 図中１． ８． １５． ｌｆｉはデコーダ回路、２
唸バツフアアンプ、３．１０はコンデンサアレイ、４．
１１はセレクタ回路、Ｓ、ｔＺは正信号用デコード回路
、６．１３は負信号用デコード回路、７は比較器、９，
１４．１７は逐次比較レジスタ、Ｃ１〜Ｃｍはコンデン
サプレイの各コンデンサ、Ｃｏｄスンデンサアレイの各
＝ンデｙｖ−の総和、ＳＷ１〜８Ｗｎはコンデンサプレ
イのスイッチ、８ＷＡ、８ＷＢ、８ＷＡ’、８ＷＢ’、
８ＷＤ。 ８ＷＧはスイッチ、Ｖは参照電位、ＶＯＵＴはアナ四グ
出力、ｖＩＮはアナ四グ入力、ＣＸｔ ｃｙは参照電位
又は接地電位に接続されるコンデンサの和綽 ５ ｊ テ”イジタＪＬ／λ〃信号 耳８目 ’４ ｑ ｖｎ Ｖ ５＃１０口 薯１１０ １１ｚｔｉ’１ ｗＣ
構成図、第６図第１−図は従来のＡＤ変換器Ｏ例のブー
ツク構成図、第１３図は本発ＩＪｉＯＤＡ変換器の例の
プ四ツク構成図、第１４図は本発明ＯＡＤ変換器の例の
プ田ツク構成図、ｊｇＺ図〜第４図紘図線変換器の動作
原理図、第７図〜第１１図はＡＤ変換器の動作原理図で
ある。 図中１． ８． １５． ｌｆｉはデコーダ回路、２
唸バツフアアンプ、３．１０はコンデンサアレイ、４．
１１はセレクタ回路、Ｓ、ｔＺは正信号用デコード回路
、６．１３は負信号用デコード回路、７は比較器、９，
１４．１７は逐次比較レジスタ、Ｃ１〜Ｃｍはコンデン
サプレイの各コンデンサ、Ｃｏｄスンデンサアレイの各
＝ンデｙｖ−の総和、ＳＷ１〜８Ｗｎはコンデンサプレ
イのスイッチ、８ＷＡ、８ＷＢ、８ＷＡ’、８ＷＢ’、
８ＷＤ。 ８ＷＧはスイッチ、Ｖは参照電位、ＶＯＵＴはアナ四グ
出力、ｖＩＮはアナ四グ入力、ＣＸｔ ｃｙは参照電位
又は接地電位に接続されるコンデンサの和綽 ５ ｊ テ”イジタＪＬ／λ〃信号 耳８目 ’４ ｑ ｖｎ Ｖ ５＃１０口 薯１１０ １１ｚｔｉ’１ ｗＣ
Claims (1)
- コンデンサアレイと該コンデンサアレイ°の各コンデン
サを参照電位型た紘接地電位に切替接続するスイッチと
誼＝ンデンサアレイに接続され九デ＝−メ回路を備えて
なる単−参照電位型コンデンサアレイ型符号変換器にお
いて、鋏；ンデンサアレイに接続する参照電位及び接地
電位の接続を入れかえるスイッチを具備し、骸スイッチ
を被変換信号の符合によって制御することを特徴とする
符号変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11814281A JPS5820028A (ja) | 1981-07-28 | 1981-07-28 | 符号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11814281A JPS5820028A (ja) | 1981-07-28 | 1981-07-28 | 符号変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820028A true JPS5820028A (ja) | 1983-02-05 |
| JPS6319096B2 JPS6319096B2 (ja) | 1988-04-21 |
Family
ID=14729104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11814281A Granted JPS5820028A (ja) | 1981-07-28 | 1981-07-28 | 符号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820028A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136461A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Ｄｔｍｆ信号発生装置 |
| JPS60136459A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Ｄｔｍｆ信号発生装置 |
| JPS61157119A (ja) * | 1984-12-28 | 1986-07-16 | Nec Corp | Ａ／ｄ変換回路 |
| US6243118B1 (en) | 1996-12-05 | 2001-06-05 | Nippon Steel Corporation | Electrostatic recording apparatus for supplying vaporized solvent and liquid toner to an electrostatic latent image |
| JP4813568B2 (ja) * | 2006-02-02 | 2011-11-09 | ナショナル ユニヴァーシティー オブ シンガポール | アナログ−ディジタル変換器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11201299B2 (en) * | 2017-05-04 | 2021-12-14 | Universal Display Corporation | Organic electroluminescent materials and devices |
-
1981
- 1981-07-28 JP JP11814281A patent/JPS5820028A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136461A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Ｄｔｍｆ信号発生装置 |
| JPS60136459A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Ｄｔｍｆ信号発生装置 |
| JPS61157119A (ja) * | 1984-12-28 | 1986-07-16 | Nec Corp | Ａ／ｄ変換回路 |
| US6243118B1 (en) | 1996-12-05 | 2001-06-05 | Nippon Steel Corporation | Electrostatic recording apparatus for supplying vaporized solvent and liquid toner to an electrostatic latent image |
| US6509918B1 (en) | 1996-12-05 | 2003-01-21 | Nippon Steel Corporation | Electrostatic recording apparatus and image density control method thereof |
| JP4813568B2 (ja) * | 2006-02-02 | 2011-11-09 | ナショナル ユニヴァーシティー オブ シンガポール | アナログ−ディジタル変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6319096B2 (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63215223A (ja) | アナログ−デイジタル変換器 | |
| KR930015372A (ko) | 디지탈-아날로그 신호 변환장치 | |
| CA1197015A (en) | 1-law/a-law pcm converter | |
| JPS58104526A (ja) | 二段式ａ−ｄ変換装置 | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| JPS6319096B2 (ja) | ||
| JP4357709B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| JPH0436609B2 (ja) | ||
| JPH07193507A (ja) | 直流信号測定用ａ／ｄ変換器 | |
| JPH05160734A (ja) | 半導体集積回路 | |
| JPS634719A (ja) | Ａ／ｄ変換回路 | |
| KR910002341B1 (ko) | 아날로그신호 비교회로 | |
| JPH03101047U (ja) | ||
| JPS63262921A (ja) | Ａ／ｄ変換回路 | |
| JPS58104528A (ja) | デジタル・アナログ変換器 | |
| JPS5938768B2 (ja) | 復号化回路 | |
| JPS60242728A (ja) | 逐次比較形ａｄ変換装置 | |
| JPH03237821A (ja) | 信号変換装置 | |
| SU1022183A1 (ru) | Функциональный преобразователь | |
| JPH03270413A (ja) | アナログ入出力装置 | |
| JPH0286331A (ja) | Ｄ／ａ変換器 | |
| JPH03117032A (ja) | ディジタル・アナログ変換器 | |
| JPH0361240B2 (ja) | ||
| JPS58172742A (ja) | アナログ−デジタル変換デ−タの読込方式 | |
| JPS6011493B2 (ja) | アナログ・デジタル変換器 |