JPS58200565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58200565A JPS58200565A JP57083099A JP8309982A JPS58200565A JP S58200565 A JPS58200565 A JP S58200565A JP 57083099 A JP57083099 A JP 57083099A JP 8309982 A JP8309982 A JP 8309982A JP S58200565 A JPS58200565 A JP S58200565A
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- layer
- input terminal
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置（以下ＩＣと称する）の静
電破壊防止技術に関する。
電破壊防止技術に関する。
バイポーラ・リニア■ＣＫ、おいては通常回路の入力端
子にベース拡散層が使われており、基体表面の導電型が
Ｎ型である場合ベースはＰ型の拡散層により形成される
が、このベースへの＾圧靜電気の印加によるＩＣの静電
破壊が問題となっている。通常、 ＰａＩベースはＢ（
ボロン不純物）の拡散によ゛ってＮ１１基体表面より２
〜３μｍの深さの浅いＰＮ接合ができるよ５ｖ−形成さ
れるが、この上ＫＡＪ（アルミニウム）電極をコンタク
トさせる場合、浅い拡散層ｔはＡＪ−Ｓｉ合金現象の進
行により耐破壊強度がよりくなり、４１にコンタクト孔
の角部直下におい【静電破壊を容易におこすおそれがあ
る。
子にベース拡散層が使われており、基体表面の導電型が
Ｎ型である場合ベースはＰ型の拡散層により形成される
が、このベースへの＾圧靜電気の印加によるＩＣの静電
破壊が問題となっている。通常、 ＰａＩベースはＢ（
ボロン不純物）の拡散によ゛ってＮ１１基体表面より２
〜３μｍの深さの浅いＰＮ接合ができるよ５ｖ−形成さ
れるが、この上ＫＡＪ（アルミニウム）電極をコンタク
トさせる場合、浅い拡散層ｔはＡＪ−Ｓｉ合金現象の進
行により耐破壊強度がよりくなり、４１にコンタクト孔
の角部直下におい【静電破壊を容易におこすおそれがあ
る。
このようなＩＣの静電破壊を防止するための対策とし”
（（１）第１図に示すように基板ｌ上で外部導出用端子
（パッド）２とＩＣの入力端子３との間Ｋ例えば保繰ダ
イオードのような静電破壊防止素子（ダイオード）４を
挿入する、（２）第２図に示すように外部導出用端子２
とＩＣとの間の配線５の距離を増長化する、（３１入力
端子に抵抗コンタクト部を入れる勢によりＰ型層７のコ
ンタクト部の面積を大きくする等が考えられる。
（（１）第１図に示すように基板ｌ上で外部導出用端子
（パッド）２とＩＣの入力端子３との間Ｋ例えば保繰ダ
イオードのような静電破壊防止素子（ダイオード）４を
挿入する、（２）第２図に示すように外部導出用端子２
とＩＣとの間の配線５の距離を増長化する、（３１入力
端子に抵抗コンタクト部を入れる勢によりＰ型層７のコ
ンタクト部の面積を大きくする等が考えられる。
しかしこれらの対策は静電破壊防止を有効ならしめよう
とするといずれも基体表面で広い面積をとることになり
、半導体チップ面積の大形化は避けられないととくなっ
た。
とするといずれも基体表面で広い面積をとることになり
、半導体チップ面積の大形化は避けられないととくなっ
た。
本＠明は上記した問題を解決するため艮なされたもので
あり、その目的とするところはチップ面積を大形化する
ことなく■ＣＫおける静電破壊防止レベルを向上するこ
とＫある。
あり、その目的とするところはチップ面積を大形化する
ことなく■ＣＫおける静電破壊防止レベルを向上するこ
とＫある。
第４図は本発明による一実施例を示し、第５図は第４図
におけるＡ−Ａ’断面を示すものである。
におけるＡ−Ａ’断面を示すものである。
同図において、基体（Ｎ型半導体層）の表面ＫＩＣの入
力端子３が接触するＰ型層７が形成され、基体表面の酸
化膜（Ｓｉｎ、膜）９にの外部導出端子（ポンディング
パッド）２より接続される入力端子３との接続部分に上
記Ｐ型層７よりも深いＰ型層８を設けたものである。例
えば入力部がＮＰＮトランジスタのＰ型ベースである場
合、Ｐ型層７の深さを２．７μｍとすれば、外部端子２
より接続される入力端子３の接続するＰＷ７１８の深さ
を３．４〜３．５ａｍとする。ｔｆ）Ｐ型層８（Ｄ不Ｍ
物濃度はペースＰＷと同じ濃度又はそれより高い程度で
よい。
力端子３が接触するＰ型層７が形成され、基体表面の酸
化膜（Ｓｉｎ、膜）９にの外部導出端子（ポンディング
パッド）２より接続される入力端子３との接続部分に上
記Ｐ型層７よりも深いＰ型層８を設けたものである。例
えば入力部がＮＰＮトランジスタのＰ型ベースである場
合、Ｐ型層７の深さを２．７μｍとすれば、外部端子２
より接続される入力端子３の接続するＰＷ７１８の深さ
を３．４〜３．５ａｍとする。ｔｆ）Ｐ型層８（Ｄ不Ｍ
物濃度はペースＰＷと同じ濃度又はそれより高い程度で
よい。
上述した本発明によれば、下記の効果が得られる。
（１） 入力端子コンタクト部のＰｔｌｉ層を深く形
成することにより、従来Ｐ型層、を浅く形成した場合に
おころＡＪの合金現象の進行による破壊を低減して、静
電破壊耐性を向上することができる。例えばコンタクト
部のＰ型層を浅いままＫした場合、耐圧１００Ｖ程度で
、深いＰ＠層を設けた場合２１０ Ｖ程度とすることが
可能である。
成することにより、従来Ｐ型層、を浅く形成した場合に
おころＡＪの合金現象の進行による破壊を低減して、静
電破壊耐性を向上することができる。例えばコンタクト
部のＰ型層を浅いままＫした場合、耐圧１００Ｖ程度で
、深いＰ＠層を設けた場合２１０ Ｖ程度とすることが
可能である。
（２）深く形成するＰ型層はコンタクト部の面積だけち
ればよいから、従来の静電破壊防止素子等に比して内部
素子のコンタクト部の面積が小さくてすみ、チップの縮
小化ができる。例えば、イー１２層の深さを２．７μｍ
とした場合、在来の破壊防止ダイオード（第１図）の場
合に占める面積は５０×８５μｒｎ″、Ｐ型コンタクト
（第３図の場合）に占める面積は４０Ｘ４０（コンタク
ト部３０Ｘ３０）μ♂であるのに対し、深いＰ型層を設
ける本発明の場合は２０Ｘ２５（コンタクト部１０Ｘ１
５）μ♂と縮小できる。
ればよいから、従来の静電破壊防止素子等に比して内部
素子のコンタクト部の面積が小さくてすみ、チップの縮
小化ができる。例えば、イー１２層の深さを２．７μｍ
とした場合、在来の破壊防止ダイオード（第１図）の場
合に占める面積は５０×８５μｒｎ″、Ｐ型コンタクト
（第３図の場合）に占める面積は４０Ｘ４０（コンタク
ト部３０Ｘ３０）μ♂であるのに対し、深いＰ型層を設
ける本発明の場合は２０Ｘ２５（コンタクト部１０Ｘ１
５）μ♂と縮小できる。
本発明は前記実施例に限定されず下記のような変形例を
有する。
有する。
（１） 深く形成するＰｉ１層はアイソレージ■？（
素子分離）用Ｐｇ″層を使ってもよい。ただしこの場合
ｐＨ層はＮ＋型堀込層によりＰ型基板から隔離され【い
ることが必要である。
素子分離）用Ｐｇ″層を使ってもよい。ただしこの場合
ｐＨ層はＮ＋型堀込層によりＰ型基板から隔離され【い
ることが必要である。
本発明はＩＣの入力端子にペースＰ型層を使用する全て
の場合に適用することができ１％にバイポーラＩＣ，バ
イポーラＭＯ８ＩＣに応用することができる。
の場合に適用することができ１％にバイポーラＩＣ，バ
イポーラＭＯ８ＩＣに応用することができる。
第１図乃至第３図はこれまでのＩＣにおける静電破壊防
止構造の例を示す各部分平面図。 第４図は本発明によるＩＣの靜電破壊防正楕′造′を示
す部分平面図、 第５図は！！４図におけるＡ−ＡｗＴ［図である。 １晶基板、２・・・外部導出端子（パッド）、３・・・
入力端子、７・・ベースＰｆｉｌ＠ｉ、８・・・深いＰ
型層。 代理人 弁理士 薄 １）利 幸
止構造の例を示す各部分平面図。 第４図は本発明によるＩＣの靜電破壊防正楕′造′を示
す部分平面図、 第５図は！！４図におけるＡ−ＡｗＴ［図である。 １晶基板、２・・・外部導出端子（パッド）、３・・・
入力端子、７・・ベースＰｆｉｌ＠ｉ、８・・・深いＰ
型層。 代理人 弁理士 薄 １）利 幸
Claims (1)
- 【特許請求の範囲】 １６ 半導体基体の表面層に半導体内部回路が形成さ
れ、この回路の入力端子に基体表面層と反対の導電型の
拡散層を有する半導体装置において、上記基体上の外部
導出端子より接続される入力端子への接続部分の拡散層
のみを核拡散層の他の部分より深く形成したことを特徴
とする半導体装置。 ２、基体の表面層をＮ型Ｓｉ層とし１反対導電型の拡散
層を特徴とする特許請求の範囲第１項に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083099A JPS58200565A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083099A JPS58200565A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58200565A true JPS58200565A (ja) | 1983-11-22 |
Family
ID=13792735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57083099A Pending JPS58200565A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119562A (ja) * | 1986-11-07 | 1988-05-24 | Toshiba Corp | 半導体装置 |
-
1982
- 1982-05-19 JP JP57083099A patent/JPS58200565A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119562A (ja) * | 1986-11-07 | 1988-05-24 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646433A (en) | Pad protection diode structure | |
| JPH07283405A (ja) | 半導体装置の保護回路 | |
| JPS62104066A (ja) | 半導体保護装置 | |
| JPH05503400A (ja) | Ｐｉｓｏ静電的放電保護デバイス | |
| JPS58200565A (ja) | 半導体装置 | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JPS58121663A (ja) | 半導体集積回路装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JPH0410228B2 (ja) | ||
| CN100442541C (zh) | 适用于自动对准金属硅化物工艺的半导体元件 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPS58101462A (ja) | 半導体装置 | |
| JPS60113961A (ja) | 半導体集積回路装置 | |
| JPH04215468A (ja) | 静電保護装置 | |
| JP2730174B2 (ja) | 入力保護装置 | |
| JPH03270078A (ja) | 静電保護素子 | |
| JPH11204732A (ja) | 半導体保護装置 | |
| JPS61253852A (ja) | 半導体装置とその製造法 | |
| JPH04350974A (ja) | 半導体装置 | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPH0418692B2 (ja) | ||
| JPS5994865A (ja) | 半導体装置 |