JPS58201366A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPS58201366A JPS58201366A JP57085948A JP8594882A JPS58201366A JP S58201366 A JPS58201366 A JP S58201366A JP 57085948 A JP57085948 A JP 57085948A JP 8594882 A JP8594882 A JP 8594882A JP S58201366 A JPS58201366 A JP S58201366A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- silicon
- film
- polycrystalline silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発−はｍｏｂ臘半導体装置の製造方法、特にボロンを
拡散したＰＡｌｌポリシリコン−からなるゲート電離を
用いたＭｔＪｍ）ランジスタを含む牛導体ＩＩ＆皺の製
造方法に関する。
拡散したＰＡｌｌポリシリコン−からなるゲート電離を
用いたＭｔＪｍ）ランジスタを含む牛導体ＩＩ＆皺の製
造方法に関する。
従来ＭＵａｌＣではゲート谷緻を緘らせる自己葺合Ｉｔ
Ｏ多結晶シリコンゲート＃１ｆｆｉが広く用いられて込
る。ＮチャネルＭＣＩ）ランジスタでＬリンまたはヒｆ
ｉを、ＰチャネルＭ（ｌ）ランジスタではボロン會ゲー
トシリコンー中に尚Ｉｌｌ直に拡散させて仝乏層の発生
を防ぎ、かつ抵抗を下けている。ところがゲート電砲の
多結晶シリコン−にボロンをドープすると、鏡の熱工握
で、このボロンがゲート酸化−會突き抜けて、′Ｆ地の
準結晶シリコンＨ１１まで遜するとｉう現象（、ボロン
のつきぬけｍ嫁と呼はれる）が起こり、そのためＫＰチ
ャネルＭＣＩ）ランジスメの多結晶シリコン−にボロン
を拡散したＰＩＪＩシリコンゲートはへ微シリコンゲー
トを用いたＰ臘チャネルＭ（ＪＳ）ランジスタに比べて
パンチスルーをおさえやすい等の利点があるにもかかわ
らずその製造時Ｏ熱工根におりて温度、５８間、芥囲気
尋の条件に制限が１ハめまｐ実用化がなされてｂない。
Ｏ多結晶シリコンゲート＃１ｆｆｉが広く用いられて込
る。ＮチャネルＭＣＩ）ランジスタでＬリンまたはヒｆ
ｉを、ＰチャネルＭ（ｌ）ランジスタではボロン會ゲー
トシリコンー中に尚Ｉｌｌ直に拡散させて仝乏層の発生
を防ぎ、かつ抵抗を下けている。ところがゲート電砲の
多結晶シリコン−にボロンをドープすると、鏡の熱工握
で、このボロンがゲート酸化−會突き抜けて、′Ｆ地の
準結晶シリコンＨ１１まで遜するとｉう現象（、ボロン
のつきぬけｍ嫁と呼はれる）が起こり、そのためＫＰチ
ャネルＭＣＩ）ランジスメの多結晶シリコン−にボロン
を拡散したＰＩＪＩシリコンゲートはへ微シリコンゲー
トを用いたＰ臘チャネルＭ（ＪＳ）ランジスタに比べて
パンチスルーをおさえやすい等の利点があるにもかかわ
らずその製造時Ｏ熱工根におりて温度、５８間、芥囲気
尋の条件に制限が１ハめまｐ実用化がなされてｂない。
ｔ４１図は従来法によるＰチャネルシリコングー）ＭＯ
Ｓ）ランジスタの製造プロセス途中すなわちゲートＩＥ
極、ソース、ドレイン拡散層を形成し全面Ｋｆｇ化ｍを
形成した伏線の断面模式図で、ｌはＮ臘シリコン基板、
２はＰ潴拡散層、３は酸化ｍ、４は多結晶シリコン−で
ある。従来方法では熱工程雰囲気中の酸素は偽又は鳩０
の形で潰化限３及び多結晶シリコン線４中を拡散し、内
省の界ｉ１５に達し、多結晶シリコンー４中のボロンｔ
−酸化１ｉ１１１３中［６解させていた。そのため従来
法では雰囲気中に酸素の存在しない礼やＡｒ中で熱処理
を行っていた。しかし、ＭＬ）８１Ｃではトランジスタ
以外の部分で＆面に熱酸化＃＆を形成することが必要と
なる場合も多く、このに米方沃ではＰチャネヤシリコン
ゲートＭｔｊＪ９）ランジスメの；６用は＠ルがあった
。
Ｓ）ランジスタの製造プロセス途中すなわちゲートＩＥ
極、ソース、ドレイン拡散層を形成し全面Ｋｆｇ化ｍを
形成した伏線の断面模式図で、ｌはＮ臘シリコン基板、
２はＰ潴拡散層、３は酸化ｍ、４は多結晶シリコン−で
ある。従来方法では熱工程雰囲気中の酸素は偽又は鳩０
の形で潰化限３及び多結晶シリコン線４中を拡散し、内
省の界ｉ１５に達し、多結晶シリコンー４中のボロンｔ
−酸化１ｉ１１１３中［６解させていた。そのため従来
法では雰囲気中に酸素の存在しない礼やＡｒ中で熱処理
を行っていた。しかし、ＭＬ）８１Ｃではトランジスタ
以外の部分で＆面に熱酸化＃＆を形成することが必要と
なる場合も多く、このに米方沃ではＰチャネヤシリコン
ゲートＭｔｊＪ９）ランジスメの；６用は＠ルがあった
。
本発明はこのような健米方法の欠点を除去し。
ｐＨシリコンゲーゲー０８トランジスタを含む半導体装
Ｉ＃Ｌをボロンのつきぬけ現象を生じさせず安定して形
成することができるＭ（Ｊ８城半導体装置の製造拳法を
提供することを目的とする。
Ｉ＃Ｌをボロンのつきぬけ現象を生じさせず安定して形
成することができるＭ（Ｊ８城半導体装置の製造拳法を
提供することを目的とする。
本ｍＷＫよれ＃−ｊ、シリコン結晶表面に形成したシリ
コン酸化−θ上に多結、＆＆シリコン−を形成する１機
と、＃シリコン酸化線上に形成した多結晶シリコンミｔ
遇択エツチングしてＭ０８トランジスタのグー）＊他及
び配−となし、次いでイオン注入床によって該ゲート嵐
砺及び配線にボロ／をドー１シ、１司時にソース、ドレ
イン拡散１曽ｔ−形成し、久ｂｒａｄ化する１根と、を
含むＭＬｌ型半導体装置の＃遣方法にお匹て、前記多結
晶シリコン−を形成したψｍ ”ａＮ、展あるｈはＭ、
偽験の如き、＃１嵩を透過させなめ−を形成し、久めで
前記選択エツチングを行なうことにより前記多結晶シリ
コン−上にのみ前記酸素を透過させない映を残した錘、
ｓＩ記クイオン注入行なうことｔ−特徴とするｈＡＬＪ
ｂ諷半導体装置の製造方法が得られる。
コン酸化−θ上に多結、＆＆シリコン−を形成する１機
と、＃シリコン酸化線上に形成した多結晶シリコンミｔ
遇択エツチングしてＭ０８トランジスタのグー）＊他及
び配−となし、次いでイオン注入床によって該ゲート嵐
砺及び配線にボロ／をドー１シ、１司時にソース、ドレ
イン拡散１曽ｔ−形成し、久ｂｒａｄ化する１根と、を
含むＭＬｌ型半導体装置の＃遣方法にお匹て、前記多結
晶シリコン−を形成したψｍ ”ａＮ、展あるｈはＭ、
偽験の如き、＃１嵩を透過させなめ−を形成し、久めで
前記選択エツチングを行なうことにより前記多結晶シリ
コン−上にのみ前記酸素を透過させない映を残した錘、
ｓＩ記クイオン注入行なうことｔ−特徴とするｈＡＬＪ
ｂ諷半導体装置の製造方法が得られる。
本発明は久のＩＱ場に≦づ〈０面に述べたボロンＯゲー
ト酸化編、基嶺シリコンへの侵入は多結晶シリコン−中
でのボロンの増速拡散と、鹸化験中への侵入が原因であ
る。しかし前者についてはボロンを多結晶シリコン膜中
全域％特にゲート映界面近＜ｌｆｃ１６ｍＫＫ拡散させ
るという必蜂性から。
ト酸化編、基嶺シリコンへの侵入は多結晶シリコン−中
でのボロンの増速拡散と、鹸化験中への侵入が原因であ
る。しかし前者についてはボロンを多結晶シリコン膜中
全域％特にゲート映界面近＜ｌｆｃ１６ｍＫＫ拡散させ
るという必蜂性から。
むしろ好ましい％注であり、これを抑制することはかえ
って不都合を生じる。そこでボロンの酸化−中への侵入
のみをおさえることが必要となる。
って不都合を生じる。そこでボロンの酸化−中への侵入
のみをおさえることが必要となる。
ボロンが不純物原子として酸化−中【拡散するならはそ
の侵入距離は浅く着板までへの侵入は通常の熱工程、圓
えばヘチャネルＭθδトランジスタと同等装置であれば
起こらない、ボロンが基板まで侵入するのはボロンが熱
処理中（多結晶シリコン−中に侵入した酸素と反応して
ボロンガラス鳩０１の形でゲート８四１中に溶解し、こ
のボロンガラスの融点が低いため＃ｃｆｊＩＬ体となっ
てゲート酸化−中′ｔ−移動するためにボロイが基Ｉｉ
Ｋまで容易に達してしまうからである。ボロンの酸化−
へＯ浴屏をおさえるには酸素を多結晶シリコン−とゲー
ト酸化−の界−へ到達させなけれはよいということにな
る。
の侵入距離は浅く着板までへの侵入は通常の熱工程、圓
えばヘチャネルＭθδトランジスタと同等装置であれば
起こらない、ボロンが基板まで侵入するのはボロンが熱
処理中（多結晶シリコン−中に侵入した酸素と反応して
ボロンガラス鳩０１の形でゲート８四１中に溶解し、こ
のボロンガラスの融点が低いため＃ｃｆｊＩＬ体となっ
てゲート酸化−中′ｔ−移動するためにボロイが基Ｉｉ
Ｋまで容易に達してしまうからである。ボロンの酸化−
へＯ浴屏をおさえるには酸素を多結晶シリコン−とゲー
ト酸化−の界−へ到達させなけれはよいということにな
る。
謳２図は本発明によるｒチャネルＰ威シリコングー）Ｍ
Ｕ＃トランジスタを含む半導体装置の製造途中、すなわ
ちシリコン酸化瞑上に多結晶シリコン臘及びｌｉｔ素を
透過させない映、丙えば”ｉＪ％ｍめるｂはＡｌ冨偽−
のような楓を形成し、次いで選択エツチングを行なめ多
結晶シリコン暎からなるダート電ｆｉｌｆｃ形成すると
１４時ＩＣ該多結晶シリコンー〇上に虚虞を通さなＬｆ
ｈ−を残し１次いでボロンをイオン注入してソース、ド
レイン拡奴層全形成した状−のＭＢ＆＋模式凶で、６は
へ鑞シリコン基板り７ｔｉＰｊｌ拡奴層、８はグー［化
１１１１．９はイオン注入によりボロンを導入した多結
晶シリコン換、１０は欲＾葡透過させない膜でめる。Ｐ
臘拡に、ｍ ７ ｉｆ；１多ＩＭｉ＆シリコン餉９へ０
ホ゛ロンのイオン注入の際に同時に形成される。このよ
うに多結晶シリコンー９上にのみ＃、＊をｉｆｉ遍石せ
ない涙を残せば熱処理４−気に酸素あるいは水蒸気を用
すても多結晶シリコン！１１１９にとっては不活性ガス
中の熱処理と同等となり水ロンのつきぬけ祝電は非常に
おこりにくくなる、これに處した論としてはＳＡ８ Ｎ
４ 、 Ａ４０．がある、ａ素案１気中て熱酸化すると
多結晶シリコンｋｉ４９の嚢−から酸素が侵入しボロン
の酸化−への杉は込みをおこす可鎚注がある。しかしそ
の距離はゲート長ＫＩＩｉｌべ光分に短くゲート中央部
でのトランジスタの特注に影響はな＾。
Ｕ＃トランジスタを含む半導体装置の製造途中、すなわ
ちシリコン酸化瞑上に多結晶シリコン臘及びｌｉｔ素を
透過させない映、丙えば”ｉＪ％ｍめるｂはＡｌ冨偽−
のような楓を形成し、次いで選択エツチングを行なめ多
結晶シリコン暎からなるダート電ｆｉｌｆｃ形成すると
１４時ＩＣ該多結晶シリコンー〇上に虚虞を通さなＬｆ
ｈ−を残し１次いでボロンをイオン注入してソース、ド
レイン拡奴層全形成した状−のＭＢ＆＋模式凶で、６は
へ鑞シリコン基板り７ｔｉＰｊｌ拡奴層、８はグー［化
１１１１．９はイオン注入によりボロンを導入した多結
晶シリコン換、１０は欲＾葡透過させない膜でめる。Ｐ
臘拡に、ｍ ７ ｉｆ；１多ＩＭｉ＆シリコン餉９へ０
ホ゛ロンのイオン注入の際に同時に形成される。このよ
うに多結晶シリコンー９上にのみ＃、＊をｉｆｉ遍石せ
ない涙を残せば熱処理４−気に酸素あるいは水蒸気を用
すても多結晶シリコン！１１１９にとっては不活性ガス
中の熱処理と同等となり水ロンのつきぬけ祝電は非常に
おこりにくくなる、これに處した論としてはＳＡ８ Ｎ
４ 、 Ａ４０．がある、ａ素案１気中て熱酸化すると
多結晶シリコンｋｉ４９の嚢−から酸素が侵入しボロン
の酸化−への杉は込みをおこす可鎚注がある。しかしそ
の距離はゲート長ＫＩＩｉｌべ光分に短くゲート中央部
でのトランジスタの特注に影響はな＾。
以上のように本発明和よれば従来のプロセスを大−に変
更することなくＰチャネルＰｇシリコングートＭ０８ト
ランジスタを含む千尋体装＆をボロンのつきぬけ境象を
起こさせずに安定して［４することがｌ１ｊＴ能となる
。
更することなくＰチャネルＰｇシリコングートＭ０８ト
ランジスタを含む千尋体装＆をボロンのつきぬけ境象を
起こさせずに安定して［４することがｌ１ｊＴ能となる
。
總１図は従来法によるＰチャネルシリコングー）ＭＯ！
ｉトランジスタの製造工程途中でＯ＃Ｔｏｉｏ俟弐図で
、ｌはＮ型基板、２はＰ場拡収増、３は酸化Ｌ ４は
多結晶シリコン、５はゲート酸化−とゲート多結晶シリ
コンの界−である。 薦２図は本発明によるＰチャネルシリコンゲートＭ（７
１）ランジスメの製造途中での１１ｒＩｊｉｌｌ＆式図
て、６嬬り臘シリコン基板、７はＰ型拡散鳩、８はゲー
ト酸化１１．９Ｆｉイオン注入によりボロンを導入しえ
多結晶シリコン、１０は酸素を透過させない−である。
ｉトランジスタの製造工程途中でＯ＃Ｔｏｉｏ俟弐図で
、ｌはＮ型基板、２はＰ場拡収増、３は酸化Ｌ ４は
多結晶シリコン、５はゲート酸化−とゲート多結晶シリ
コンの界−である。 薦２図は本発明によるＰチャネルシリコンゲートＭ（７
１）ランジスメの製造途中での１１ｒＩｊｉｌｌ＆式図
て、６嬬り臘シリコン基板、７はＰ型拡散鳩、８はゲー
ト酸化１１．９Ｆｉイオン注入によりボロンを導入しえ
多結晶シリコン、１０は酸素を透過させない−である。
Claims (1)
- シリコン結晶表１＊］に形成したシリコン改化限の上に
多結晶シリコン映を形成する工程と、該シリコン鍍化−
上く形成した多結晶シリコン−を選ベエッチングしてＭ
Ｏ８トランジスタのゲートｌ！憾及び配縁となし、次す
でイオン注入法によって販ｉ’−ト嵐憔及び配線にホロ
ン全ドープし、同時にソース、ドレイン拡散ｌ曽を形成
し、次いで熱酸１ヒする工程と、を宮むＭ （Ｊ ：３
＠午導捧装置の製造方法において、−１多鮎晶シリコ
ンｓ１を形成した恢δ１ｍＮａ１ｌ！！あるいは祐υ、
眼の如き、酸素を透過させないｍ全形成し２次いで嗣紀
遇択エツチングを行なうことによシロｔｒ記多粕晶シリ
コン表上ＶＣのみ前記＃を木を透過させないｍを残した
故、創ｍｌイオン注入を行なうことｒ％倣とするＩＶＩ
ＬＪ ８型牛尋体鰻ｋ（２）製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085948A JPS58201366A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085948A JPS58201366A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201366A true JPS58201366A (ja) | 1983-11-24 |
Family
ID=13872978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085948A Pending JPS58201366A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028552A (en) * | 1987-03-31 | 1991-07-02 | Kabushiki Kaisha Toshiba | Method of manufacturing insulated-gate type field effect transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253659A (en) * | 1975-10-28 | 1977-04-30 | Mitsubishi Electric Corp | Production of semiconductor element |
| JPS52117079A (en) * | 1976-03-29 | 1977-10-01 | Oki Electric Ind Co Ltd | Preparation of semiconductor device |
-
1982
- 1982-05-20 JP JP57085948A patent/JPS58201366A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253659A (en) * | 1975-10-28 | 1977-04-30 | Mitsubishi Electric Corp | Production of semiconductor element |
| JPS52117079A (en) * | 1976-03-29 | 1977-10-01 | Oki Electric Ind Co Ltd | Preparation of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028552A (en) * | 1987-03-31 | 1991-07-02 | Kabushiki Kaisha Toshiba | Method of manufacturing insulated-gate type field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6115594B2 (ja) | ||
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| US5030581A (en) | Method of fabricating a semiconductor apparatus | |
| JPS58201366A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05190849A (ja) | 半導体素子の製造方法 | |
| JP2006196689A (ja) | 半導体装置の製造方法 | |
| JPH09306862A (ja) | 半導体装置の製造方法 | |
| JP2764727B2 (ja) | 半導体装置の製造方法 | |
| JP3145929B2 (ja) | 半導体装置の製造方法 | |
| JP2643966B2 (ja) | 二重拡散型電界効果半導体装置の製法 | |
| JPH02224223A (ja) | 半導体装置 | |
| JP2611363B2 (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPS58201367A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH10189949A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS62266830A (ja) | 浅い接合層の形成方法 | |
| JPS59148367A (ja) | 半導体装置の製造方法 | |
| JPS58201368A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP4541582B2 (ja) | 半導体装置の製造方法 | |
| JPS62130562A (ja) | 電界効果トランジスタの製法 | |
| JPS6477956A (en) | Manufacture of complementary mos transistor | |
| JPS63302566A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH1012874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58201369A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6323362A (ja) | 半導体装置の製造方法 | |
| JPH01298768A (ja) | Ｍｉｓトランジスタの製造方法 |