JPS5820138B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、微細なパターンを有する半導体装置の製造
方法に関するものである。

一般に半導体装置には微細なパターンが要求されている
。

例えば、高周波高山トランジスタ（以下ＨＨ）ランジス
タと称する）、まだは縦型接合形電界効果トランジスタ
（以下ＪＦＥＴと称する）などの半導体装置では、高周
波の特性を改善するために微細なパターンが必要とされ
ている。

第１図ａ ＝ ｅは、ＨＨ）ランジスタの電極を形成す
る従来の製造プロセスを示す工程図である。

従来方法では第１図ａに示す様に、先ず、Ｐ形のシリコ
ン基板１の所定部分に選択拡散法を用いてＮ形のベース
領域２及びＰ形のエミッタ領域３を形成する。

次に、所定の拡散領域が形成された基板１の一生面４上
に熱酸化法まだはＣＶＤ法を用いてシリコン酸化膜５を
形成する。

続いて、電極を形成するだめのコンタクトホールを設け
るために、写真製版を用いてシリコン酸化膜５に基板１
に達する開孔を設け、ベース領域２とエミッタ領域３と
を露出させる。

次に、第１図すに示す様に、基板１の一生面４側にアル
ミニウム（ＡＩ ）などの電極用の金属６を蒸着により
被着する。

続いて、基板１内の所定領域上に電極を形成するために
、基板１上に被着された電極用金属６上にマスク部材と
してフォトレジスト７を全面塗布し、写真製版を用いて
所定領域上にフォトレジスト７を残留させ、電極形成の
だめのマスクを設ける。

その後、第１図Ｃに示す様に、フォトレジスト７をマス
クとして電極用金属６を所定のエツチング液によりエツ
チングし、フォトレジスト７を除去することにより、基
板１内のベース領域２、エミッタ領域３に対して夫々ベ
ース電極８、エミッタ電極９を同時に形成していた。

以上の様に、従来方法では電極形成を行なう際に、ベー
ス電極８とエミッタ電極９とを同時に形成しており、写
真製版工程におけるマスク合わせ精度と露光時の光学的
精度との点において問題があるだめ、電極パターンを微
細にするのに限度があった。

これは、第２図に示す様に、ベース電極８とエミッタ電
極９とを同時形成する際に、基板１内の所定領域上にフ
ォトレジスト７のマスクを写真製版により設ける時に、
マスク合わせの許容誤差として１広、そして光学的精度
の要請から夫夫の電極の間隔Ｌ１を２眸〕程度は誤差と
して見込む必要がある。

従って、これらの許容誤差を見込むことにより夫々のコ
ンタクトホールの間隔Ｌ２は少なくとも４イ：程度必要
となる。

即ち、基板１のシリコン酸化膜５にコンタクトホールを
形成するだめの写真製版工程と、電極用金属６を被着後
に所定領域に対応するフォトレジスト７のマスクを形成
するだめの写真製版工程とが必要であり、写真製板工程
における寸法誤差を見込むため、ＨＨ）ランジスタの電
極パターンを微細にするのに限度が生じるという不都合
が起こった。

この発明は、上記欠点に鑑みなされたもので、微細なパ
ターンを有する半導体装置を製造する方法を提供するこ
とを目的とする。

以下、図面に基づいてこの発明方法を詳述する。

第３図ａ −ｆはこの発明方法を適用して旧トランジス
タの電極を形成する製造プロセスを示す工程塵である。

この適用例では、第３図ａに示す様に、先ず、シリコン
（Ｓ ｉ）などの半導体材料からなるＰ形のシリコン基
板１１内の所定部分に、Ｎ形のベース領域１２とＰ形の
エミッタ領域１３とを選択拡散により形成する。

次に、基板１１の一生面１４上に熱酸化法まだはＣＶＤ
法を用いてシリコン酸化膜１５を形成する。

その後、電極を形成するだめのコンタクトホールを設け
るために、写真製版工程を用いてシリコン酸化膜１５を
エツチングして基板１１に達する開孔を設け、ベース領
域１２とエミッタ領域１３とを露出させる。

続いて、基板１１の一生面１４側にアルミニウムなどの
電極用の金属１６を蒸着により被着する。

なお、この電極用の金属１６はニッケルクローム（Ｎｉ
Ｃｒ）とアルミニウムによる多層蒸着による被着、また
はコンタクト部にプラチナシリサイド（ＰｔＳｉ ’）
を形成した後にアルミニウムを蒸着により被着してもよ
い。

その後、−主面１４側の電極用金属１６上にフォトレジ
ストを塗布し、エミッタ電極のみを形成するだめに、エ
ミッタ領域１３上にフォトレジストが残留するように写
真製版工程を用いて露光現像処理を行ないレジストマス
ク１７を形成する。

なお、このフォトレジストは、商品名Ａｚ１３５０の如
きポジ系フォトレジストを使用すればよい。

また、このマスク部材はフ第１・レジストには限られず
、これより後の工程を考慮したマスクとなる物質であれ
ばよい。

次に、第３図１）Ｋ示す様に、フォトレジスト１７をマ
スクとして電極用の金属１６を所定のエツチングする。

なお、この際に、レジストマスク１７０周縁から内部方
向へ金属１６をエツチングする。

即ち、エミッタ電極１８の側面をサイドエッチさせる。

これにともない、エミッタ電極１８が形成され、レジス
トマスク１７がエミッタ電極１８上からひさし状に張り
出した形状となる。

なお、このレジストマスク１７はベーキング処理をして
おく。

続いて、第３図Ｃに示す様に、基板１１の一生面１４側
ヘポジ系のフォトレジスト２１を全面に塗布する。

これは、エミッタ電極１８の側面を被うためになされ、
ポジ系のフォトレジストを使用することが望ましい。

次に、第３図ｄに示す様に、エミッタ電極１８をフォト
レジスト１７．２１ａにより゛被う。

これは、基板１１の一生面１４側へ塗布されたフォトレ
ジスト２１を全面露光すると、レジストマスク１７をマ
スクとしてレジストマスク１７の周縁直下のエミッタ電
極１Ｂの側面に付着したフォトレジスト２１ａは露光さ
れないことになる。

従って、その後、現像処理を処すことにより、エミッタ
電極１８の側面のフオトレジス）２１ａは残留すること
になる。

即ち、エミッタ電極１８はフオトレジス） １７．２１
ａに被われることになり、エミッタ電極１８の側面には
約０．５〜１イ〕程度の薄い膜厚のフオトレジス） ２
１ａが付着することになる。

その後、第３図ｅに示す様に、ベース電極を形成するた
めに、再度電極用の金属１６ａを基板１１の一生面１・
４側へ全面蒸着する。

この蒸着膜の膜厚は、先述のエミッタ電極を形成す今際
に電極用の金属１６を蒸着した時の膜厚よりもやや薄い
方が望ましい。

この蒸着にともない、基板１１内のべ・−ス領域１２上
、シリコン酸化膜１５上、及びレジストマスク１７上、
さらにエミッタ電極１８の側面を被っているフォトレジ
スト２１ａに接するようにアルミニウムなどの電極用の
金属１６ａが被着される。

さらに、第３図ｆに示す様に、ベース電極１９を形成す
る。

これは、写真製版を用いて不要な電極用の金属１６ａを
エツチングして除去する。

この場合、マスク部材として用いたフォトレジスト１７
、及びエミッタ電極１８の側面に被着１〜だフオトレジ
ス） ２１ａによってエミッタ電極１８は保護されエツ
チングされない。

その後、フォトレジスト１７°および２１ａを所定のレ
ジスト除去液などを用いて除去することにともない、レ
ジストマスク１７上の金属１６ａはレジストと共に剥離
し、二つの分離した電極が形成され、両電極の間には約
０．５〜１固程度の狭い間隙２０が形成されることによ
り、エミッタ電極１８とベース電極１９とが所定の間隙
２０を有して形成される。

また、先にフォトレジスト１７および２１ａを所定のレ
ジスト除去液を用いてレジスト１７上の金属１６ａとと
もに剥離したのち、写真製版を用いて不要な金属１６ａ
をエツチングして除去することもできる。

以上の様に、この適用例ではベース、エミッタ電極１９
．１８を夫々別々に形成しており、このため両電極間の
間隙２０を非常に小さくすることができるため、基板１
１上の電極の微細なパターンを形成することができる。

第４図は、この発明方法を適用してＪＦＥＴの電極を形
成した際の断面図を示す。

図中、３１はＮ形の半導体基板、３２ａ、３２ｂは夫々
Ｐ形の第１、第２ゲート領域であり、基板３１内に夫々
分離して設けられている。

３３はＮ形のソース領域であり、基板３１内の第１、第
２ゲート領域３２ａ。

３２ｂの間に設けられている。

３４は各領域が露出した基板３１の一生面３５上に設け
られたシリコン酸化膜であり、電極形成のだめのコンタ
クトホールが設げられている３６ａ、３６ｂは第１、第
２ゲート電極であり、夫々基板３１内の第１、第２ゲー
ト領域３２ａ、３２ｂに接するように形成されている。

３７はソース電極であり、ソース領域３３に接している
。

なお、このＪＦＥＴの電極の製造工程は、前述したＨＨ
）ランジスタの電極の製造工程と同様にして、基板３１
内に第１、第２のゲート領域３２ａ。

３２ｂ、及びソース領域３３を形成した後、先ずフォト
レジストをマスクとしてソース電極３７を形成し、ソー
ス電極３７の側面にサイドエッチを施こす。

次に、再度フォトレジストを塗布し、露光及び現像処理
を行なうことにより、ソース電極３７は完全にフォトレ
ジストで被われる。

その後、ゲート電極を形成するために、電極用の金属を
全面蒸着しフォトレジストを除去することにより、ソー
ス電極３７及び第１、第２ゲート電極３６ａ 、３６ｂ
をわずかな間隙３８を介して形成できる。

従って、電極の微細なパターンを得ることができる。

以上の様に、これらの適用例では半導体基板上に電極を
形成する際にこの発明方法を適用したが、この発明方法
はこれに限られず、エミンタ電極及びベース電極のどち
らを先に形成してもよく、１だ半導体基板上に電極また
は酸化膜などの微細なパターンを形成する際に適用でき
る。

また、適用例ではこの発明方法をＨＨ）ランジスタ及び
ＪＦＥＴに適用しているが、この発明方法はこれに限ら
れるものではなく、半導体基板上に微細なパターンが必
要な半導体装置に適用できる。

以上の様に、この発明方法では、半導体基板の一生面上
に選択的に設けられた第１の層の側面を第１のマスク部
材を介してサイドエッチし、上記基板の一生面側へ第２
のマスク部材な被着し、この第２のマスク部材を上記第
１のマスク部材をマスクとして選択的に蝕刻し上記サイ
ドエッチされた第１の層の側面に第２のマスク部材を残
留させ、その後基板の一生面上に第２のマスク部材と接
する第２の層を設けているため、第１の層と第２の層と
の間が第２のマスク部材により分離されるので、第２の
マスク部材の厚みによる微細加工ができる効果がある。

更に、サイドエッチされた第１の層の側面に残存する第
２のマスク部材を除去（リフトオフ）すれば第２のマス
ク部材の材質に関係なく第１の層と第２の層を互に電気
的に分離独立させることができ、金属電極等の微細パタ
ーンを容易に実現できる効果がある。

【図面の簡単な説明】

第１図ａ −ｅは、ＨＨ）ランジスタの電極を形成する
従来の製造プロセスを示す工程図、第２図は、従来方法
により製造されたＨＨトランジスタの部分断面図、第３
図ａ−ｆは、この発明方法を適用してＨＨ）ランジスタ
の電極を形成する製造プロセスを示す工程図、第４図は
、この発明方法を適用してＪＦＥＴの電極を形成した際
の断面図を示す。 なお、図中同一部分または相当部分には同一符号を付し
た。 １１．３１・・・・・・・・・・・・半導体基板、１Ｔ
・・・・・・・・・・・・第１のマスク部材、１Ｂ、３
７・・・・・・・・・・・・第１の層、１９．３６ａ、
３６ｂ・・・・・・・・・・・・第２の層、２１゜２１
ａ・・・・・・・・・・・・第２のマスク部材。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の一生面上に設けられた第１の層の側面
   を該第１の層上に設けられた第１のマスク部材を介して
   サイドエッチする工程、上記サイドエッチされた第１の
   層の側面を含む上記半導体基板の一生面側へ第２のマス
   ク部材を被着し、上記第１のマスク部材をマスクとして
   上記第２のマスク部材を選択的に蝕刻し上記サイドエッ
   チされた第１の層の側面に上記第２のマスク部材を残存
   させる工程、上記半導体基板の一生面上に上記第２のマ
   スク部材と接する第２の層を設ける工程を含み、上記第
   １の層と第２の層との間を上記第２のマスク部材により
   分離したことを特徴とする半導体装置の製造方法。 ２、特許請求の範囲第１項に記載の方法において第１の
   層及び第２の層に電極用金属を用いたことを特徴とする
   半導体装置の製造方法。 ３ 特許請求の範囲第１項まだは第２項に記載の方法に
   おいて、第２のマスク部材にポジ系フォトレジストを用
   いたことを特徴とする半導体装置の製造方法。 ４ 特許請求の範囲第１項捷たけ第２項に記載の方法に
   おいて、第１のマスク部材及び第２のマスク部材にポジ
   系フォトレジストを用いたことを特徴とする半導体装置
   の製造方法。 ５ 半導体基板の一生面上に設けられた第１の層の側面
   を該第１の層上に設けられた第１のマスク部材を介して
   サイドエッチする工程、上記サイドエッチされた第１の
   層の側面を含む上記半導体基板の一生面側へ第２のマス
   ク部材を被着し、上記第１のマスク部材をマスクとして
   上記第２のマスク部材を選択的に蝕刻し上記サイドエッ
   チされた第１の層の側面に上記第２のマスク部材を残存
   させる工程、上記半導体基板の一生面上に上記第２のマ
   スク部材と接する第２の層を設ける工程、および上記第
   １の層の側面に残存する第２のマスク部材を除去する工
   程を含む半導体装置の製造方法。 ６ 特許請求の範囲第５項に記載の方法において、第１
   の層および第２の層に電極用金属を用いたことを特徴と
   する半導体装置の製造方法。 ７ 特許請求の範囲第５項または第６項のいずれかに記
   載の方法において、第１のマスク部材および第２のマス
   ク部材にポジ系フォトレジストを用いたことを特徴とす
   る半導体装置の製造方法。