JPS5821360A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5821360A
JPS5821360A JP56119483A JP11948381A JPS5821360A JP S5821360 A JPS5821360 A JP S5821360A JP 56119483 A JP56119483 A JP 56119483A JP 11948381 A JP11948381 A JP 11948381A JP S5821360 A JPS5821360 A JP S5821360A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor devices
semiconductor
spacer
electrode body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56119483A
Other languages
English (en)
Other versions
JPH0249022B2 (ja
Inventor
Jiro Kakehi
筧 二朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP56119483A priority Critical patent/JPS5821360A/ja
Publication of JPS5821360A publication Critical patent/JPS5821360A/ja
Publication of JPH0249022B2 publication Critical patent/JPH0249022B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment

Landscapes

  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にリードレス
タイプのダイオードの製造方法に関する。
ダイオードの一例を第1図より説明すると、1は半導体
素子で、一対のスラグリード2.2で挾持され、ガラス
スリーブ3に挿通され、ガラススリーブ3の両端部とス
ラグ2a、2&とを気密封着して構成されている。
このダイオードは第2図に示すように、上面に開口しガ
ラススリーブ3を収容するスリーブ収容孔4&とスリー
ブ収容孔4aの底面に開口するリード挿通孔4bを複数
穿設したカーボン製の下治具4と、下治具4のスリーブ
収容孔4aに対応して、下面に開口するリード挿通孔5
aを穿設したカーボン製の上治具5とを用い、下治具4
のスリーブ収容孔4aにガラススリーブ3を収容し、さ
らにガラススリーブ3内にスラグリード2、半導体素子
1、スラグリード2を順次収容し、上治具5を載置して
、加熱炉に供給し封着一体化して製造さnる。
ところで、電子、装置は製造コストの低減化、信頼性の
向上のため、自動化が推進され、混成集積回路装置等で
はリードレスタイプの電子部品が要求される。
そのため第3図に示すようにリードレスのスラグ2a、
2mで半導体素子lを挾持しガラススリーブ3で封着し
たダイオードを用いることができるが、第2図に示した
治具の、リード挿麺孔4b 。
5aを除いた治具を用いる点では変りがなく、リードが
ないことにより治具内fスラグ2aを収容した時に斜め
に入ったり、立った状態で入るためIJ1!造が煩雑に
なるという問題があった。
本発明はL記問題点に鑑み提案されたもので、≠産性が
良好なリードレスタイプのダイオードの1−遣方法を提
供する。
以下本発明を第4図乃至第10図より説明する。
第4図は半導体装置構成体を示すもので、図において、
6は両面に電極(図示せず)を形成した半導体素子、7
.7は一対の電極板lit極体)で、半導体素子6の電
極と密層し′電気的に接続し、半導体装置構成体8を形
成している。ここで密着とはロウ付けあるいは圧着を含
む。第5図乃至第7図は本発明の第1実施例を示すもの
で、先ず、第5図に示すように半導体装置構成体8を複
数個、半導体素子6の電極面と平行な電極板7の面をス
ペーサ9を介して密着させ一直線上に配列し、両端部に
保護板10を当てて押圧する。次に第6図に示すように
一直線上に配列した複数の半導体装置構成体8a〜8n
をエポキシ樹脂等の外装材液に浸漬して、外装部11を
形成する。外装部11は樹脂液に浸漬後一連の半導体装
置構成体8a〜8nを回転させることにより成形できる
。次に第7図に示すように外装部11を硬化させて債、
保護板10を除去し、スペーサ9部分より分離し各半導
体装置構成体8a、8b、・・・・・・8nにそれぞれ
外装部11!牛形成した半導体装置12に分割する。
こnにより、複数個の半導体装置12が一括し−cgi
−c’き、煩雑な作業をともなうカーボン製の治具が不
要となり、製造が容易となる。
また第8図乃至第10図は本発明の第2の実施例を示す
もので、先ず第8図に示すように半導体装置構成体8を
懐数個、電極板(電極体)7の側面をスペーサ9を介し
て密着させ一直線上に配列し、両端部に保護板1oを当
てて押圧する。次に第9図に示すように一直線上に配列
した複数の半導体装置構成体8a〜8nをエポキシ樹脂
等の外装材液に浸漬して、外装部11を形成する。次に
外装部11を硬化させて後、保護板1oを除去し、スペ
ーサ9部分より分離して第10図に示すように各半導体
装置構成体8a〜8nにそnぞれ外装部11を形成した
半導体装置13に分割する。
この半導体装置13は2g=の電極板7を同一平面に露
呈させることができる。
尚、上記実施例において、外装部11は樹脂材だけでな
く、ガラスを用いることができ、一層にき、こnらを組
合せてもよい。またスペーサ9、保護板10は外装材に
対して接着性の劣る材料が望ましく、例えばエポキシ樹
脂等では塩化ビニル等、ガラスに対してはアルミニウム
等を用いることができ、電極体?[対して粘着性のある
ものを用いることにより半導体装置構成体8a〜8nの
一体化を容易にできる。またスペーサ9、保護板10と
して弾性を有し厚いものを用い、電極体7をくい込ませ
るように圧着したり、第11図に示すように電極体7を
収容する四部14又は孔を形成することにより第12図
に示すように電極体7の露呈面を外装部11よ、り突出
させることができ、こnを利用して極性表示もできる。
また電極体7は第1.3図に示すように側壁をテーパ面
15としたり、第14図に示すように側壁に段部16あ
るいは凹溝を形成したり、第15図に示すように透孔1
7あるいは切欠きを形成することにより、外装部11の
剥離を防止でき、耐湿性の良好な半導体装置を製造でき
る。また個々の半導体装置12゜13に分割する際にス
ペーサ9が露呈するように外装部11を切削することに
より分割を容易にすることができる。またスペーサ9は
必ずしも必要ではなく、電極体7の密着性が保た扛るの
であ扛ば直接的に密着させてもよいし、あるいは電極体
7に予め剥離可能な樹脂被膜を形成しておくことにより
スペーサ9を省くことができる。また半導体装置構成体
8を複数、粘着テープや、接着材により基板上に接着す
nば保護板10なしで配列できる。
また電極体7の形状は平板状たけでなく棒状のものを用
い放熱性を良好にできるし、また例えば第16図に示す
ように一方の電極体7′を断面り字状に形成することに
より、電極を両面、に露呈させると共に同一平面に露呈
させた半導体装置を製造でき、第17図に示すように電
極面積が広く、半田付は性の良好な半導体装置を製造で
きる。
、以上のように本発明によれば、煩雑な作業をともなう
カーボン製の治具が不要となり、浸漬法等の簡単な作業
で複数の半導体装置を一括して製造することができる。
【図面の簡単な説明】
第1図はガラス封止ダイオードの一例を示す側断面図、
第2図は第1図ダイオードの製造に用い、るカーボン製
油具の側断面図、第3図6はリードレスダイオードの一
例を示す鋸断rfI図、第4図は本発明による半導体装
置の構成体を示す側面図、第5図及び第6図は本発明の
第1の実施例を示す側面図及び、側断面図、第7図は第
1の実施例により製造された半導体装置の側断面図、第
8図及び第9図は本発明の第2の実施例を示す側面図及
び側断面図、第10図は第2の実施例により製造された
半導体装置の側断面図、第11図はスペーサ9の変杉例
を示す側断面図、第12図は第11図スペーサ9を用い
て製造された半導体装置の側断面図、第13図乃至第1
7図はそれぞれ変形された電極体を有する半導体装置の
側断面図である。 6・・・・・・半導体素子、 7・・・・・電極体、 8・・・・・・半導体装置構成体、 11・・・・・外装部、 12.13・・・・・半導体装置。 第11記

Claims (1)

    【特許請求の範囲】
  1. 一対の電極体で半導体素子を挾持した半導体装置構成体
    の複数を、隣接部分に外装材が被着しないように配列し
    て、半導体素子を含む要部を外装し1その後、個々の半
    導体装置に分割することを特徴とする半導体装置の製造
    方法。
JP56119483A 1981-07-29 1981-07-29 半導体装置の製造方法 Granted JPS5821360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56119483A JPS5821360A (ja) 1981-07-29 1981-07-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56119483A JPS5821360A (ja) 1981-07-29 1981-07-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5821360A true JPS5821360A (ja) 1983-02-08
JPH0249022B2 JPH0249022B2 (ja) 1990-10-26

Family

ID=14762395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56119483A Granted JPS5821360A (ja) 1981-07-29 1981-07-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5821360A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178539U (ja) * 1986-04-30 1987-11-12
US7199455B2 (en) 2002-07-02 2007-04-03 Nec Electronics Corporation Molded resin semiconductor device having exposed semiconductor chip electrodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178539U (ja) * 1986-04-30 1987-11-12
US7199455B2 (en) 2002-07-02 2007-04-03 Nec Electronics Corporation Molded resin semiconductor device having exposed semiconductor chip electrodes
US7534661B2 (en) 2002-07-02 2009-05-19 Nec Electronics Corporation Method of forming molded resin semiconductor device

Also Published As

Publication number Publication date
JPH0249022B2 (ja) 1990-10-26

Similar Documents

Publication Publication Date Title
US4833102A (en) Process of making a ceramic lid for use in a hermetic seal package
GB2202479A (en) Ceramic lid hermetic seal package structure and process
JPS60206087A (ja) 小型の電子電源を製造する方法
US4712127A (en) High reliability metal and resin container for a semiconductor device
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
JPS5835367B2 (ja) 回路素子基板及びその製造方法
JPS5821360A (ja) 半導体装置の製造方法
JPS60262476A (ja) 発光素子
JP2003124262A5 (ja)
KR960039241A (ko) 반도체 디바이스 제조방법
JPS59110217A (ja) チツプ形状の圧電振動部品とその製造方法
US3242393A (en) Double headed lead
JPS62112333A (ja) ミニモ−ルド型半導体素子の製造方法
JPS5834951A (ja) ダブルヒ−トシンク形半導体装置の製造方法
JPH04222109A (ja) 電子部品の接続構造およびその構造を用いた水晶発振器
JPS6156623B2 (ja)
JPH01261247A (ja) 低融点ガラス接着による接合体の製造方法,及び接着体
JPH01500866A (ja) 多層構造中に埋設された受動部品のトリミング
JPS60246656A (ja) 半導体装置用パツケ−ジ
JPS5943740Y2 (ja) 半導体装置
TW573342B (en) The manufacture method for the later gradation punch of the dispersed circuit component
JP2823556B2 (ja) 半導体パッケージ用基板及びそれを用いた半導体パッケージの製造方法
JPS62202544A (ja) 半導体装置
KR880003426A (ko) 플라스틱 캡슐형 반도체 장치 및 이의 제조 방법
JPH06314746A (ja) 混成集積回路装置及びその製造方法