JPS5821433B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は互いに整合を必要とする半導体素子を有する半
導体集積回路装置の製造方法に関する。

半導体集積回路装置を製造する時、シリコン半導体基板
上に設けられたシリコン酸化膜を写真蝕刻技術により選
択的にエツチングして拡散窓を形成し、この窓を通じて
半導体基板に熱拡散法、イオン注入法またはドープドオ
キサイド法等により、ボロン、リン、アンチモンおよび
ヒ素等の不純物を導入して拡散領域を形成する方法が取
られている。

半導体装置を作る上で、特に電気的特性の一致した複数
の素子動作領域、すなわち互いに整合のとれた素子領域
、例えば寸法、形状を等しくすることにより抵抗値が一
致した抵抗領域を複数個並べて作る場合、あるいは能動
素子たとえば高周波電力用トランジスタの櫛状エミッタ
領域のようにエミッタストライプを形成する場合等にお
いて、次の点を考慮しなければならなかった。

即ち、不純物を導入することによって形成される抵抗や
トランジスタのエミッタ等が作り込まれる半導体層の層
抵抗やその層の不純物濃度分布等を考えると、上記の整
合を必要とする領域は互いにできる限り近接させ、層抵
抗や濃度分布が一様な場所に配置されるようにパターン
設計する必要がある。

また、これはパターンの微細化およびパターン寸法のバ
ラツキをな（す上でも大切なことで、整合を要する２つ
以上の素子領域は互いに近接させておく方が有利である
。

しかし、この配慮だけでは十分な整合が得られないこと
が判明した。

例えば複数の抵抗を並列に近接して配置した場合、形成
された各抵抗の値を測定してみると、両端にあたる抵抗
とその間にはさまれる抵抗とでは大きな抵抗値の差（２
％乃至５％）があることが判った。

これは抵抗を形成する時に抵抗パターンとして設けられ
る不純物導入用窓を形成する際、設計値通りの抵抗パタ
ーンが得られていないことに起因するものと考えられる
。

従来は半導体装置を構成するのに必要な数の素子パター
ンのみを対象として、その中で如何にして素子相互の整
合を取るかということだけを問題視してきた。

しかしながらこれだけでは前述した素子間の誤差（バラ
ツキ）を補正することはできない。

例えば並列に並べられた３本の抵抗を例にとると、まず
これら抵抗のパターン（不純物導入窓）をシリコン酸化
膜等の不純物導入マスクに形成しなければならない。

ここでは密着露光法あるいは投影露光法等によってマス
ク上に塗布されたフォトレジスト（感光性樹脂）にマス
クパターンが拮画される。

フォトレジストには光によって感光された部分が溶解す
るポジ型レジストと感光されなかった部分が溶解するネ
ガ型レジストとがある。

半導体素子の製造においては両者を使用できるが明暗の
反転したマスクを使いわける必要がある。

３個の抵抗は互いに近接して並列にパターン化される。

ポジ型レジストを使用する場合は露光用マスクの明部が
抵抗パターンとなり、ネガ型レジストでは暗部が抵抗パ
ターンとなる。

今、ネガ型レジストを使用した場合、並列に並べられた
３本の抵抗パターン以外の部分に光が照射される。

従って平面的にみて両端に位置する抵抗パターンより外
側にあるレジストの露光領域は、中央部の抵抗パターン
の両側にあるレジストの露光領域よりも広い。

このため光の照射量が異なってしまい外側の露光領域の
重合度は密となるが、パターン間（中央部のパターンの
両側）の露光領域の重合度は粗になる。

しかもパターン間隔が狭くなる程重合しに（くなり硬化
が進まない。

従って現像時の定着（リンス）処理において完全に重合
できなかった部分（すなわちパターン間のレジスト）が
その周辺から内部に向けて不要に溶解されてしまう１こ
の現象は中央のパターンに対してその左右から生じるた
め、中央の抵抗のパターンの巾が両端の抵抗パターンの
巾よりも広くなってしまう。

この結果、形成された３個の抵抗にバラツキが生じてし
まう。

一方、光によって感光された部分が除去されるポジ型レ
ジストを用いた場合、露光される部分は各抵抗パターン
と一致する。

従って露光面積は等しくなるので、ネガ型と違って照射
量は等しい。

しかし、中央の抵抗パターンに対しては両端の抵抗パタ
ーンからの光の回り込みおよびシリコン酸化膜からの反
射によって、パターン間隔が狭いために必要以上の露光
を受けてしまう。

一方、両端の抵抗パターンへの光の回り込ミは中央ツバ
ターンからだけでその外側からの影響をうけない。

即ち不要露光は中央パターンに比べると約半分になる。

従ってやはり中央パターンの巾が広がり、両端の抵抗の
値が増大してしまう。

以上、抵抗パターンを例にとったが、整合を必要とする
半導体素子を形成する際、従来のようなパターン設計で
は上述した欠点が顕著に生じ、希望の整合が取れなかっ
た。

更にマスクパターン製作時におけるパターン転写におい
ても上記現象が起こりマスクパターン自身も設計値通り
の寸法がン得られなくなり、素子パターン寸法のずれを
増大させることになる。

本発明の目的は整合のとれた素子が得られる製造方法を
提供することにある。

本発明によれば互いに整合されるべき素子の周・辺パタ
ーン分布（素子形状）が等しくなるように本来の素子パ
ターンの他にこの傍に、該素子とは関係のないパターン
を同時に形成することを特徴とする。

本発明では本来必要な素子列の両端に発生して□いた整
合のバラツキが、その傍に配置される無関係のパターン
によって補正され、素子列のすべてが均一な整合をもつ
ことができるようになる。

次に図面を参照してこの発明による半導体集積回路装置
の例を説明しよう。

第１図は抵抗値が１：２の比であることが要求される抵
抗素子を形成する場合で、同形、同寸法を持つ３つの拡
散抵抗素子Ａ、Ｂ、Ｃが同一間隔で平行に並べられて半
導体基板に形成される。

抵抗素子Ａ、Ｈの各一端部はアルミニウム配線１にコン
タクト部２，３をそれぞれ通じて接続され、他端部は配
線４にコンタクト部５，６をそれぞれ通じて接続される
。

抵抗素子Ｃの両端部はそれぞれコンタクト部６，７を通
じて配線８，９に接続される。

抵抗素子Ａ、Ｂ、Ｃは同形、同寸法であり、同一不純物
濃度であるから、その各抵抗値をＲとすれば配線１，４
間の抵抗値はＲ／２、配線８．９間の抵抗値はＲとなる
。

しかしながら従来においては抵抗素子Ａ、Ｂ、Ｃを厳密
に同形、同寸法とすることができなかった。

この発明においては抵抗素子Ａ、Ｂ、Ｃの周辺パターン
分布が同一になるようにこれ等抵抗素子Ａ、Ｂ、Ｃと回
路的に無関係の浮遊拡散領域ＤＩ ＋Ｄ２が設けられる
。

拡散領域Ｄ１は抵抗素子Ａの素子Ｂと反対側において素
子Ａ、Ｂ間の間隔ｄ１と同一の間隔ｄ１ をもって互に
平行に対向して配され、かつその長さ１１は素子Ａ、Ｂ
、Ｃのそれと同一とされる。

同様に抵抗素子Ｃの素子Ｂと反対側において間隔ｄ１
を保ち互に平行対向し、長さ１１ の浮遊拡散領域Ｄ２
が設けられる。

領域Ｄ１．Ｄ２の巾は抵抗素子Ａ、Ｂ、Ｃの巾と同一に
する必要はない。

上述の構成によれば抵抗素子Ａ、ＢおよびＣの各パター
ンの周辺パターン分布の条件は全く同じとなり、抵抗素
子Ａ、Ｂ、Ｃを形成するためのレジストパターンと同時
に浮遊領域Ｄ１．Ｄ２に対するレジストパターンも同時
に形成され、このため露光−現像時に受ける各素子Ａ、
Ｂ、Ｃに対する影響は全く同一となり、同一寸法の抵抗
素子ＡＢ、Ｃが得られ、素子Ａ、Ｃの各巾より素子Ｂの
巾が大となるようなことはない。

第２図においては互に平行配列された抵抗素子Ａ、Ｈの
外側に浮遊拡散領域Ｄ１．Ｄ２を形成し。

この抵抗素子Ａ、Ｂの両端をそれぞれ配線１，４に接続
して並列抵抗とされる。

これ等抵抗素子ＡＢと離してこれと整合されるべき抵抗
素子Ｃが形成され、その際、抵抗素子Ｃの両側に浮遊拡
散領域Ｄ３ 、Ｄ、が同時に形成される。

領域Ｄ１素素子間、素子Ａ、Ｂ間、素子Ｂ領域Ｄ２間、
素子Ｃと領域り、及びＤ４ との各間はすべて同一とさ
れる。

この場合も抵抗素子Ａ、Ｂ、Ｃの寸法を厳密に一致させ
ることができる。

第３図は第１図において浮遊領域Ｄ２０代りに他の素子
Ｅが形成された場合である。

素子Ｅ及び０間の間隔はｄｌ とされる。

一例として、抵抗パターン巾が１０μ、パターン間隔が
１０μの場合、東京応化工業■勲ネガレジス）（ＯＭＲ
−８３）を用い、シリコン酸化膜の厚さが０．７μエツ
チング液としてフッ酸二フッ化アンモニウムが１＝６の
バソファードＨＦで形成した従来の抵抗パターンでは整
合のバラツキが両端と中央とで２〜５％あったものが、
本実施例のように両側に浮遊領域（両端の必要な抵抗パ
ターンから１０μ間隔をあけて設けたダミーパターン）
を設けることによってバラツキを１％以内におさえるこ
とができた。

このように整合素子とは回路上関係のない浮遊少領域り
、Ｅを設けることにより、素子Ａ、Ｂ、Ｃの整合を１％
以内に抑えることができた。

上述においては抵抗素子を形成したが、トランジスタと
トランジスタ、ダイオードとダイオードおよびトランジ
スタとダイオードとの整合素子を１形成する場合も本発
明は同様に適用できる。

また上述ではネガタイプのフォトレジストを用いた場合
の例であり、即ち例えは第１図においてパターン形成工
程の露光−現像後は、パターンＡ、Ｂ。

Ｃ、Ｄｌ及びＤ２の部分にはレジストはなく、そｉの他
の部分に露光されて重合したレジストが残っているが、
これと逆にパターンＡ、Ｂ、Ｃ，Ｄ１゜Ｄ２の部分に光
照射され、その部分が除去されるポジタイプフォトレジ
ストを用いる場合にも本発明は適用される。

【図面の簡単な説明】

第１図は本発明装置の一例である整合を必要とする２つ
の抵抗素子を並べて配置した平面図、第２図は整合を必
要とする抵抗素子を単独に配置した場合の平面図、第３
図は本発明装置の更に他の例を示す平面図である。 Ａ、Ｂ、Ｃ：半導体素子としての抵抗素子、Ｄｌ 、Ｄ
２ 、Ｄ３ 、Ｄ４ ：浮遊拡散領域。

Claims (1)

【特許請求の範囲】
1. １ 互いに整合を要する複数の半導体素子を一つの半導
   体基板内に含む半導体集積回路装置の製造方法において
   、上記半導体基板に形成するーの半導体素子の周辺パタ
   ーン分布と、上記半導体基板に形成され上記−の半導体
   素子と互いに整合を必要とする他の半導体素子の周辺パ
   ターン分布とが一致するように、上記いずれの半導体素
   子の動作とも無関係な浮遊領域を、上記−の半導体素子
   および上記他の半導体素子の少なくともいずれか一方の
   近傍に付加し、上記−の半導体素子、上記他の半導体素
   子および上記浮遊領域を同一製造工程により形成したこ
   とを特徴とする半導体集積回路装置の製造方法。