JPS5822452A - 命令先取り制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理装置におけるループ処理の先取り方
式に関するものである。更に詳しく言えば、命令の取り
出しと実行とが各、並列／非同期に処理されるデータ処
理装置においてプログラムで指示される手続きの繰り返
し動作を高度に先取りしようとした場合に必要とされる
命令先取り制御方式に関テるものである。

通常の大型計算機においては、命令実行速度の一］速化
を図るために１命令の実行はいくつかのス、テップに分
散されて処理されるのが普通である。

各処理ステップは一般に結線論理回路で構成された専用
ハードウェアにより実行され、あるステップの処理結果
は１次のステップの入力となるように構成されている。

従って、１つの命令は順次、各処理ステップを経過して
処理されてゆく。一方、各処理ステップを構成している
八−ドウエア回路はｌ命令分の処理を完了した後、直ち
に次の命令の処理を開始丁・ることか可能であり、結果
として、分解したステップの数とほぼ同数の命令を同時
に処理できることになる。このような命令の処理方杯は
一般にパイプライン処理方式と呼ばれ、命令の取り出し
動作と、実行とが独立かつ並列に処理されるため、命令
実行に先立って、命令の先取り処理が効率良く行われる
。

しかしながら、このような従来の命令先取り処理方式で
はループ処理を効率良く先取りすることができない。詳
しく説明するために、ループ処理を実行する簡単なプロ
グラムを例に挙げて説明する。

第１図（、）はＦＯＲＴＲＡＮ　で記述された簡単なル
ープ処理プログラムの例で、配列Ａの全要素をゼロ・ク
リアすると共に、配列Ｂの各要素を順次、ｌから１００
までの整数を設定する初期化プログラムである。変数Ｉ
はＤｏ文に含まれる手続きの繰り返し回数を制御する制
御変数であると同時に、手続き内で参照される通常の変
数でもある。第１図（ｂ）は通常の汎用計算機において
１８１図（ａ）のプログラムを処理する場合の一般的な
処理手順を示した実行されることもある。しかしながら
、処理２の命令（列）を先取りしようとした場合、配列
要素人（Ｉ）の記憶位置は処理５の実行が完了しないと
求めることができないため、先取り処理が行えない。

このように、従来の命令先取り処理方式でループ処理を
効率良く扱えないのは、手続きの繰り返しを制御する制
御変数と通常の変数との区別がつけられないこと、及び
命令を先取りする機構の中に、該制御変数の値を更新す
る手段を持たないことに起因している。

本発明の目的は、このような従来の命令先取り処理方式
の欠点を無くし、ループ処理を効率良く先取り可能とす
ることにある。

本発明によればプログラムの実行における命令の取り出
しを行う第１の処理部と、取り出した命令を実行するＩ
Ｊｇの処理部とを含み、１つの命令１♂ ・の取り出しと実行とが互に独立に処理されるデータ処
理装置において任意の手続きを繰り返し実行せしめる場
合に、繰り返し動作の開始と該手続きを構成する機械語
命令列の終端を指示する情報とること−を識別する手段
と、該繰り返し動作を制御するために必要な制御情報な
一格納する手段と、取り出した命令の任意のオペランド
が該繰り返し動作の終了を制御するために用いられる制
御変数と同じものであることを識別する手段と、繰り返
される該手続きを構成する機械語命令列の終端を検出す
る手段と、該終端を検出した場合に該制御変数の値が該
繰り返し動作の終了条件を満足させるか否かの判定及び
該制御変数の更新を行う手段と覧設けることによって該
制御変数の読み出しと更られる。

以下、本発明について実施例を用いて詳細に説明する。

１３２図は本発明の詳細な説明したもので、従来の計算
機における命令の処理を大きく２つに分け、各々を命令
取出部と命令実行部と呼ぶこととし、図示しである。命
令取出部によって先取りされた命令は実行部に送られて
実行されるが、この命令の流れを命令ストリームとして
表現してあり、図において下端が実行すべき命令の先頭
を示している。本発明の要旨は、従来の命令先取り処理
カ式に、手続きの繰り返し動作と、繰り返しを制御す効
率の良い先取りが可能になるということである。

第１図（ａ）の例を用いて説明すれば、変数Ｉが制御変
数であることを命令取出部は認識しておりそれによって
Ｉを１から１（）０まで順次１ずつ更新してゆくと共に
、１００になった時点で、Ｄｏ文の次の命令の取り出し
を開始することが可能である。更で保存している制御変
数Ｉと同じものであることを認識Ｔることによって、そ
の値を記憶装置から読み出すことなく保存している値で
代替することか可能である。従って、　Ａ（Ｉ）、Ｂ（
Ｉ）の記憶位置は命令取出部で単独に決定することがで
き、ＩＩＡＩＩＩＡ（ｂ）で述べたように実行部での命
令実行結果を待ち合わせる必要が無い。代入文の右辺に
現われる変数■についても同様である。本発明の命令先
取り方式では、結果として第２図に示した命令ストリー
ムを命令取出部が実行部と独立に生成することが可能で
ある。

第８図は本発明の一実施例である計算機の゛機械語命令
形式を説明したものである。

゛て構成されている。オペランド部は更にデづの、１１ 一肩１性（データ・タイプ、配列等のデータ構造など）
とデータの格納されている主記憶装置上の記憶位Ｔオペ
ランド記述子と指標／添字を指すカベランド記述子によ
り構成されている。

９Ｊ１４図は本計算機のブロック図である。本実施例は
命令取出部１１バツフア・メモリ２、命令実行部８、メ
モリ・インタフェース装置４、主記憶装置５、命令の内
部形式を命令取出部ｌからバッファメモリ２へ転送する
パス６、バッファ・メモリｚから命令実行部８へ転送す
るパス７、命令取出部ｌが命令及びオペランド・データ
を主記憶装置５から読み出すためのパス８、命令実行部
８が主記憶装置５へ処理結果の書き込みを行うためのパ
ス９より構成される。

し、内部で統一的に扱うための固定長の内部形式を生成
し、パス６を介してバッファ・メモリ２に格納する。読
み出した命令がオペランド・データを必要とする場合に
は、更にメモリ・インタフニスし、命令が格納されてい
ればそれを取り出す。

この時、バッファ・メモリ２が空であれば命令が格納さ
れるまで待ち合わせる。命令実行部８は、取り出した命
令の種類に応じて、更に、後続するオペランド・データ
もしくはオペランドの記憶位、′−一 ′ｓＥ、＄報を示す内部形式をパス７を介してバッファ
・インタフェース装置４を介して主記憶装置５に書込ま
れる。例えば命令力ｉ２つのオペランド・データ間での
演算を行い、その結果をある主記憶アドレスへ格納Ｔる
ことを指示するものであれば、命令実行部８は命令取出
部ｌよリバッファ・メモリ２及びパス６．７を介して命
令、第１オペランド・データ、ｇＪ２オペランド・デー
タ、格納先主記憶アドレスの順に内部形式を受けとる。

形式を生成する内部形式生成部１０４、生成した内部形
式を一時的に保存するディスクリブタ・レジスタＡ　１
０５及びディスクリブタ・レジスタＢ　１０６、処理中
の命令の主記憶アドレスを保存する命令ア給するデータ
・レジスタ１１０、すべての演算及びデータ変換を実行
する演算論理部Ｉｌｌ　、作画用レジスタとして、また
ループ処理における制御変数の格納に用いるワーク−・
レジスターファイル１１２及び全体の制御を行うシーケ
ンス制御部１１８より構成される。

以下に命令取出部の動作を詳細に説明する。

命令はバッファ争アドレス・レジスタ１０１で指示され
る主記憶アドレスに従って９ＪＩＩ４図の主記憶装置５
よりパス８を介して読み出され命令バッファ・レジスタ
ＲＵ２に置かれる□。読み出された命令の命令コード部
は命令コード・レジスタ１０８に格納され、パス６を介
して第４図のバッフ、ア・メモ°９′″ｇに転送される
。命令のオペランド部は内部形ディスクリブタ・レジス
タＡ　１０５へ置かれる。ここで生成される内部形式は
、第８図に示したオペランド部のデータ属性と主記憶ア
ドレスとが、内部で扱い易いように固定長形式に整理さ
れたものである。本計算機の命令は、演算対象となるオ
ペランド・データを必要とするのが普通で、その場合、
ディスクリブタ・レジスタＡ　１０５に置かれたオペラ
ンドの主記憶アドレスをメモリ・アドレス・ルジスタ１
０９に転送し、対応するオペランド・データの読み出し
を行う。読み出されたデータは一担、データ・レジスタ
１１０に格納された後前記ディスクリブタ・レジスタＡ
　１０５中のデータ属性に応じて演算論理部１１１で必
要なデータ変換を施されディスクリブタ・レジスタＢ　
１０６に送られる。

ディスクリブタ・レジスタＢ１０６の内容は、命令コー
ド・レジスタ１０８に格納された命令コード部と同様に
パス６を介して第４図のバッファ・メモリ２に転送され
る。ディスクリブタ・レジスタＡ１塑］に生成された内
部形式が・演算結果０移送先ような主記憶アドレスな表
わ丁オペランドに対応する場合には、オペランド・デー
タの読み出しは不要で、そのままディスクリブタ・レジ
スタＢｌ（）６に送られ、パス６を介してバッファ・メ
モリ２に転送される。

オペランドが配列要素に関するものである場合、第８図
に示したように、ディスクリブタ・レジスタ、ム１０５
に初めに生成されるものは配列の先頭を示す主記憶アド
レスを持った内部形式である。目ｉの配列要素の主記憶
アドレスを求めるためには機続の指標／添字データを用
いて該配列要素の配列先頭位置からの相対値を加算する
必要がある。

この処理を行うために、ディスクリブタ・レジスタム１
０５の内容を一時的にワーク・レジスタ・ファイルＩｌ
ｌに退避する。次に後！する指標／添字を示すオペラン
ド記述子を命令バッファ・レジスタ１０２より取り出し
、通常のオペランド・データの読み出しと同様の処理に
よりその値をデータ・レジスタ１１０に読み出す、最後
に、ワーク・レジスタ・ファイル１１２に格納してあっ
た配列先頭を示す内部形式の主記憶アドレスに、読み出
した指標／添字の値を加算し、目的とする配列要素の内
部形式としてディスクリブタ・レジスタＢ　１０６に格
納し、パス６を介してバッファ・メモリ２へ転送する。

このようにして、命令コード部と、必要な数のオペラン
ド部の内部形式をバッファ・メモリｚにのバッファ・メ
モリ２よりパス７を介して取り出される命令コード部を
格納する命令コード・レジスタ、オペランド部の内部形
式を格納するディスクリブタ・レジスタ、第４図の主記
憶装置５にメモリ・インタフェース装置４及びパス９を
介し演算結果な豊き込むためのメモリ・アドレス・レジ
スタ、データ・レジスタ、汎用ワーク・レジスタ・ファ
イル等（以上図示せず）から構成されている。

最終的な命令実行を司る部分として、算術演算論連部等
の演算機能が強力になっているが１本発明要件には直接
関係しないので詳細は省略する。

次に、１１８１図（ａ）のプログラム例が本計算機によ
って、どのように処理されるかを示すことにより命令取
出部１の動作を具体的に説明する。

第６図は、！Ｊ１図（ａ）のプログラムを実行するだめ
の本計算機の機械語命令列を示したものである。

ＤＯ命令は、本計算機に対し以下に続く命令列を繰り返
し実行することを指示する命令であり第１オペランド部
では繰り返しを制御する制御変数、第２オペランド部で
は制御変数の初期値、第８オ、へ つ、増加するものとされている。また、本プロゲラ−″
に−では、制御度数の初期値、終値が共に小さＶ・数で
あるため命令のオペランド部内に直接その値を持つ形式
として実現されている。

ＭＯＴＨ命令は本計算機に対し、データの移送を行うこ
とを指示する命令で、第１オペランド部では移送すべき
データを表わす変数、第２オペランド部では移送先の主
記憶位置を表わす変数を指示する。本プログラム例では
、データの移送先が配列要素であるため、第８図に示し
たように２つのオペランド記述子によって第２オペラン
ド部が表現されている。Ｃ０ＮＴ命令は本計算機に対し
ＤＯ命令によって繰り返される命令列の鰻後な指示す゛
未゛−御用命令であり、それ自身は何もしない彼令で狐
る。以下に命令取出部ｌの動作を詳しく説明す島。

命令取出部ｌでは、第５図の命令バッファ・レジスタ１
０１に読み出した命令を命令解説器１０８により解説し
た結果Ｄｏ命令であることを認識すると、第１オペラン
ド部で指示されるオペランド（Ｉ）の主記憶アドレスを
ワーク・レジスタ・ファイル１１２に格納し、その初期
値として第２オペランドイル１１Ｂに格納する。

更に、次の命令の主記憶アドレス（Ｌｌ）をＤＯ文によ
って繰り返される命令列の先頭位置として、ワーク中レ
ジスターファイル１１２に格納する。Ｄ。

命令についての処理はこれで完了し命令実行部８へは何
も転送されない。次の命令は単なるデータ移送の命令で
あるが、命令中に含まれるオペランドの主記憶アドレス
がワーク・レジスタ・ファイうことにより実現される。

比較の結果一致した場合には、オペランド・データとし
てワーク・レジスタ・ファイル１１２に格納されている
値（１）がとられる。ここでは命令に含まれるオペラン
ドの主記憶アドレスのうち、第２オペランド部の添字Ｉ
のものがワーク・レジスターファイル１１２に格納され
ている制御変数（Ｉ）と一致するので、ワーク・レジス
タ・ファイル１１２に格納されている値（１）が添字の
値として用いられる。同様にして、次の命令でも、ｉＪ
ｌオペランド部の変数Ｉと、第２オペランド部の添字Ｉ
の主記憶アドレスが格納されていに処理される。次に制
御命令であるＣ０ＮＴ命令が命令解読器１０８によって
識別されると命令取出部■は、ＤＯ文によって繰り返さ
れる命令列の終端に達したと判断し、ＤＯ文の繰り返し
終了条件をチェックする。制御変数の現在値（１）と終
値（１００）ばブ戸り・レジスタ・ファイル１１２に格
納されて！ いるのでこれを読み出し演算論理部１１１によって比較
する。この時、まだ結果は一致しないので制御変数の現
在値を１増やし再びワーク・レジスタ・ファイルＩｌｌ
に格納する。その後ワーク・レジスタ・ファイル１１２
に格納されている、繰り返し手続きの先頭、記憶位Ｗ（
ＬＬ　）から命令な続み高下ことにより手続きの繰り返
し実行が達成される。

以上の処理を繰り返すことにより制御変数（Ｉ）の値は
やがて１００に達する。この時、Ｃ０ＮＴ命令の処−に
おいて、制御変数の値はワーク・レジスタ・ファイル１
１２に格納されている終値（１００）と一致するので、
命令取出ｉｍｌはＣ０ＮＴ命令の次の命令（記憶位［Ｌ
２）の読み出しを行うことにより手続きの繰り返しを終
了する。

以上の説明より、制御変数がＤｏ文によって繰り返され
る手続きの中で通常の変数として利用される場合の処理
と、手続きの繰り返し及び繰り返し動作の終了の各処理
が命令実行部８の動作と無関係に命令先取部１だけで処
理できることが明らか可能である。

本実施例の計算機では、本発明請求範囲における繰り返
し動作の開始を指示する命令としてＤＯｉ令゛を、繰り
返し手続きの終端を指示する命令としてＣＯＮ？命令を
設け、取り出した命令が該繰り返し動作の開始を指示す
る命令であることを識別する手段として命令解読器１０
ＢによるＤＯ命令の檎アを用い、繰り返し動作を制御す
るために必要な情報を格納する手段としてワーク・レジ
スタ・ファイル１１″２を設け、取り出した命令の任意
のオペランドが該繰り返し動作の終了を制御する制御変
数であることを識別する手段としてディスクリブタ入レ
ジスタＡ　１０５とワーク・レジスタ・ファイル１１２
の内容を演算論理部１１１を用いて比較する方法を用い
、繰り返される手続きの終端を検出する手段として命令
解読器１０ＢによるＣ０ＮＴ命令の検出を用い、該終端
を検出した場合に該制御変数の値が該繰り返し動作の終
了条件を満足させるか否かの判定手段として演算論理部
１１１によるワーク・レジスタ・ファイル１１２に格納
されている本実施例は本発明を説明するための一例にす
ぎず、本発明の特許請求４＠曲を制限するものではない
。坤ち、本実施例におけるＤＯ命令のような手続きの繰
り返し実行を指示する命令としては種々の形式が考えら
れ、オペランドとして複数の制御度数を持たせる形式、
１回の繰り返し動作に対する制御変数の増分、もしくは
減少分を指示するオ意のオペランドが、繰り返し動作の
終了を制限する制御変数であることな識別するために専
用の比較器を設けても良い。

以上の説明より明らかなように、本発明によって手続き
の繰り返し処理を効率良く先取りすることが可能である
。

本発明の説明のためには手続きの繰り返し処理としてＦ
ＯＲＴＲＡＮにおけるＤＯ文を取り挙げたが、Ｃ０ＤＯ
Ｌにおける８Ｎ！！ＡＲＣＨ文、ＰＢＲＦＯＲＭ文等も
本発゛明における手続きの繰り返し処理に含まれる。

また５本実施例では比較的簡単なり０文による繰り返し
処理を扱ったが、実際のプログラムで使われるＤＯ文は
複雑かつ多様である。　Ｃ０ＢＯＬにおけるａＥＡＲＣ
Ｈ文等の他プログラム言語における手続きＱ繰り返し処
理では異なった制御情報が必要に４色。

従って、手続きの繰り返しを制御するために保持してお
かなければならない情報量は、本実施例より増加し得る
が、本発明の要件を損うものではない。

本発明の応用としては機械語命令を高級なプログラミン
グ言語に近づけた計算機（鵠級見語マシン）への適用が
効果的である。本発明ではある手続きを繰り返ずという
、プログラム中に含まれるマクロ的な情報を有効に利用
しており、高級言語マシンのような、機械語のレベルが
高い場合に、このようなマクロ的情報を把握しやすい。

半導体技術の進歩により、複雑なハードウェアが低コス
トで容易に構築可能になってきており、用計算機で処理
する場合の一般的な処理手順を示す図、第２図は本発明
の詳細な説明するための、命令取出部から命令実行部へ
の命令の流れを示す図、第８図は本発明の命令先取り制
御方式を採用した計算機の機械語命令の形式を説明する
図、第４図は本発明を用い実施した一例である計算機の
ブロック図、１ｇ５図は本発明を用いた計算機の命令取
出部ｌを説明するための八−ドウエア構成図、第６図は
本発明によって第１図（ａ）のプログラムが効率良く先
取りできることを説明するための本発明を用いた計算機
における第１図（ａ）のプログラムのオブジェクト命令
列を示す図。

図において１は命令取出部、２はバッファーメモリ、８
は命令実行部、４はメモリ・インタフェース装置、５は
主記憶装置、６は命令取出部１からバッファ・メモリ２
への命令の内部形式転送用データ・パス、７はバッファ
・メモリ２より命令実行部３への命令の内部形式転送用
データ・パス、８は命令もしくはオペランド・データ読
み出し用データ・パス、９はオペランド・データ書込み
用データ・パス、１０１はバッファ・アドレス・レジス
タ、１０ｚは命令バッファ・レジスタ、１０８は命令解
読器、　１０４は内部形式生成部、１０５はディスクリ
ブタ・レジスタＡ％　１１１６はディスクリブタ・レジ
スタＢ、　　１０７は命令アドレス・レジスタ、１０８
は命令コード・レジスタ、１０９はメモリ・アドレス・
レジスタ、１１０はデータ・レジスタ、Ｉｌｌは演算論
理部、１１２はワーク・レジスタ・ファイル、１１８は
シーケンス制御部である。

局°許出門人　　工′Ｔ：技術院長　　石板域−賽　１
　図 （ｂ） 乎　３　図 蝉　４　図

Claims (1)

【特許請求の範囲】
1. プロゲラ、ムの実行における命令の取り出しを行う第１
   の処理部と、取り出した命令を実行する第２の処理部と
   を含み、１つの分会の取り出しと実行とが互に独立に処
   理されるデータ処理装置において任意の手続きを繰り返
   し実行せしめる場合に、繰り返し動作の開始と該手続き
   を構成する機械語命令列の終端を指示する情報とを該デ
   ータ処理装置に通知せしめる機械語命令を設けると共に
   、該第１の処理部内に、取り出した命令が該繰り返し動
   作の開始を指示する命令であることを識別する′手段と
   、該繰り返し動作を制御するために必要な制御情報を格
   納する手段と、取り出した命令の任意のオペランドが該
   繰り返し動作の終了を制御するために用いられる制御変
   数と同じものであることを識別する手段と、繰り返され
   る該手続きを構成する機械語命令列の終端を検出する手
   段と、該終端を検出した場合に該制御変数の値が該繰り
   返が繰り返し動作の対象となる該手続きの中で通常のオ
   ペランドとして用いられた場合の先取りを可能としたこ
   とを特徴とする命令先取り制御方式。