JPS5824192A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は鍵盤の鍵等の操作子の操作タイミングに対応
して自動演奏の進行を自動的に制御するようにした電子
楽器に関する。

一般に、電子楽器の自動演奏装置としては、ベース音お
よびコード音を自動演奏するもの、アルペジョ音を自動
演奏するもの、リズム音を自動演奏するもの、あるいは
これらを適宜組み合せたちの等があるが、いずれも最初
にテンポを設定してスタートさせてしまうとこの初期テ
ンポが最後まで維持されて自動演奏が行われる。

このような自動演奏装置を具えた電子楽器にお　　　　
１いて、自動演奏装置からの自動演奏にしたがって押鍵
による演奏を行う場合、押鍵タイミングが自動演奏の進
行とずれてしまうと好ましくない状態が生じる。例えば
、自動演奏の進行に対して押鍵タイミングが早い場合を
考えると、自動演奏はこの押鍵にかかわらず一定のテン
ポが維持されるので、次の押鍵タイミングに適正な符長
間隔をもたせると自動演奏からの進みはそのまま残るこ
とになり、また次の押鍵タイミングを自動演奏に合せれ
ば押鍵間隔は長くなって適正な符長がとれなくなってし
まう。逆に、自動演奏に対して押鍵タイミングが遅い場
合を考えると、次の押鍵タイミングに適正な符長間隔を
もたせると自動演奏からの遅れはそのまま残ることにな
り、また次の押鍵タイミングを自動演奏に合せれば押鍵
間隔は短くなって同様に適正な符長がとれなくなってし
まう。

この発明は上記した点に鑑みてなされたもので、操作子
の操作タイミングに対応して自動演奏の進行停止が自動
的に制御される自動演奏装置を提供することを目的とす
る。

この発明によれば、自動演奏による自動演奏発音タイミ
ングと押鍵タイミングとが比較され、この比較において
自動演奏発音タイミングより押鍵タイミングが早いとき
は自動演奏を高速若しくは瞬間的に先に進ませ、自動演
奏発音タイミングより押鍵タイミングが遅いときは自動
演奏の進行を一時停止させ、押鍵による演奏と自動演奏
との進行一致を図っている。

以下、この発明の一実施例を添付図面を参照して詳細に
説明する。

第１図は、楽譜１に形成された磁気テープ１ａの記録デ
ータを楽譜データ読取袋＠２で読み取り、この読取デー
タに基づきメロディ音を自動演奏するメロディ音自動演
奏機能およびコード音、ベース音等の伴奏音を自動演奏
する伴奏音自動演奏機能およびリズム音を自動演奏する
リズム音自動演奏機能を具えた電子楽器にこの発明を適
用した実施例を示したものである。ただし、この実施例
では楽譜データ読み取りに基づくメロディ音自動演奏は
メロディ演奏練習用のために実行されており、メロディ
音を小さな音で自動演奏するとともに次に押下すべき鍵
の表示のために用いられる。すなわちこの実施例ではメ
ロディ音自動演奏は常に１音分だけ前の演奏および表示
を行うようになっている。

楽１１に形成された磁気テープ１ａの記録データを読み
取る楽譜データ読取装置！２の出力はデータメモリ３に
加えられ、読取りデータに対応するデータフォーマット
が選択される。このデータフォーマットの一例を示すと
第１表のようになる。

第１表 すなわち各データＤｔ　　（＋＝１・・・・ｎ）は音高
データＴＬ１および符長データＴＬ２からなり、音高デ
ータＴＬ１は例えばノートを示す４ピツトのノートコー
ドＮＧおよびオクターブを示す３ビツトのオクターブコ
ードＯＣの計７ビツトのデータから構成され、符長デー
タは例えば８ビツトのデータから構成される。符長デー
タの一例を示すと第２表のようになる。

第２表 また休符は音高データの各ビットの全て“０″にするこ
とにより表わされ、データの終了を示す終了り、ｎは音
高データＴＬ１および符長データＴＬ２の各ビットを全
て１″にすることによって表わされる。

データメモリ３からの各データＤ１の読み出しはアドレ
スカウンタ４よって行われる。このアドレスカウンタ４
は、まず電源投入に際し、スタートストップ制御回路５
の７リツプ７０ツブ５１の出力によってリセットされる
。すなわちスタートストップ制御回路５のフリップフロ
ップ５１のセット端子Ｓには電源投入に際して生じるイ
ニシャルクリア信号ＩＣがオア回路ＯＲＩを介して加え
られており、これによりフリップ７０ツブ５１はセット
され、アドレスカウンタ４をイニシャルクリ−アする。

またスタートストップ制御回路５のフリップフロップ５
１の出力はデータメモリ３のディスイネイブル端子ＤＮ
Ｓに加えられており、データメモリ３を不動作にしてい
る。

続いて、スタートストップ制御回路５のスタートセット
スイッチ５２をオンにすると、このスタートセットスイ
ッチ５２の出力は微分回路５３で微分されたのちフリッ
プフロップ５１のり、セット端子Ｒに加わり、フリップ
フロップ５１．を−リセットする。これによりアドレス
カウンタ４のリセットは解除され、データメモリ３は動
作可能となる。

また微分回路５３の微分出力（１発のパルス）はオア回
路ＯＲ２を介してフリップフロップ５４のリセット端子
Ｒに加えられ、フリップ７０ツブ５４をリセットすると
ともにスタートセット信号ＳＳとして送出される。フリ
ップフロップ５４の出力Ｑは後述するようにプレイ信号
Ｐ、Ｌとして用いられる。のこ場合、スタートセット信
号５Ｓ（１発のパルス）は生、しるがプレイ信号ＰＬは
“０”のままである。また微分回路５３の出力はオア回
路ＯＲ３を介してアドレスクロック信号ＡＣＫとてしカ
ウンタ４のクロック端子ＧＫに加わり、アドレスカウン
タ４を、１スイツチだけ進め、データメモリ３から最初
のデータＤ１すなわち第１音に関する音高データＴＬ１
および符長データＴＬ２を読み出させる。データメモリ
３から読み出された音高データＴＬ１および符長データ
ＴＬ２はラッチ回路６に加えられる。ラッチ回路６は、
そのストローブ端子Ｓに前述したオア回路３・の出力（
アドレスクロック信号ＡＣＫ）が遅延回路７を介して加
えられており、この遅延回路７の出力によって上記第１
音に関する音高データＴＬ１および符長データＴＬ２を
ラッチする。ラッチ回路６にラッチされたデータのうち
音高データＴＬＩは休符検出回路８およびメロディ音形
成部９の鍵表示制御回路９１および自動演奏メロディ音
形成回路９２に加えられ、符長データＴＬ２はラッチ回
路１０に加えられる。ただし、ラッチ回路１０は、スト
ローブ端子Ｓにオア回路ＯＲ３の出力がそのまま（遅延
されずに）加えられているので第１音に関する符長デー
タＴＬ２はラッチされない。また休符検出回路８は休符
を検出するためのもので、前述したように休符は音高デ
ータＴＬ１の全部ピットを°０″にすることにより表わ
しているので、これを利用して休符を検出し、休符検出
信号ＲＤを発生する。

メロディ音形成部９の鍵表示制御回路９１は、加えられ
た音高データＴＬ１に対応する鍵の表示を制御するため
のもので、鍵表示セレクトスイッチ９３のオンにより動
作可能になり、加えられた音高データＴＬ１に対応する
鍵を表示するための鍵表示信号を上鍵盤９４に送出する
。上鍵盤９４は詳細を図示しないが８鍵に対応してそれ
ぞれ表示ランプが配設されており、鍵表示制御回路９１
からの鍵表示信号に応じて対応する表示ランプを点燈す
る。なお鍵表示セレクトスイッチ９３がオフのときは鍵
表示制Ｗ回路９１は不動作となり、上鍵盤９４における
鍵表示は行われない。

また、自動演奏メロディ音形成回路９２は、加えられた
音高データＴＬ１に対応するメロディ音を形成するため
のものである。自動演奏メロディ音形成回路９２はメロ
ディ音自動演奏セレクトスイット９５のオンにより動作
、可能となり、加えら　　　　　ｉれた音高データの示
すメロディ音に対応する楽音信号を形成し、これをサウ
ンドシステム１１に加え、メロディ音として発音させる
。なおメロディ音自動演奏セレクトスイッチ９５がオフ
のときは自動演奏メロディ音形成回路９２は不動作とな
るので自動演奏によるメロディ音は発音されない。

すなわち、まず鍵表示セレクトスイッチ９３がオンであ
るという条件で演奏の第１音の鍵（最初に押下すべき鍵
）がその鍵に配設された表示ランプによって表示され、
またメロディ音自゛動演秦セレクトスイッチ９５がオン
であるという条件で演奏の第１音（最初に発音すべき音
）が発音される。

なお自動演奏メロディ音形成回路９２によって発音され
る音は゛発音すべき″が発音されるので通常はメロディ
音自動演奏セレクートスイッヂ９５をオフにするかある
いは自動メロディ音の音量調整用のボリューム（図示せ
ず）をしぼって使用する。

以下メロディ音自動演奏セレクトスイッチ９５がオフと
して説明する。

この状態で、上鍵盤９４の表示ランプが点燈している鍵
を押下すると、こ゛の押下鍵はキースイッチ回路９６で
検出され、キースイッチ回路９６からこの押下鍵を示す
キーコードＫＣ（ビットのノートコードＮＧおよび３ビ
ツトのオクターブコードＯＣから構成される）が出力さ
れる。このキーコードＫＣはメロディ音形成回路９７に
加えられる。メロディ音形成回路９７はこのキーコード
ＫＯが示すメロディ音に対応する楽音信号を形成し、こ
れをサウンドシスム１１に加え、メロディ音として発音
させる。

またキースイッチ回路９６から出力されるキーコードＫ
Ｃは比較回路１２のＢ入力に加えられる。

比較回路１２は、へ入力にラッチ６にラッチされたデー
タのうちの音高データＴＬ１が加えられており、このへ
入力に加えられる音高データＴＬＩ（押下すべき音を示
す）とＢ入力に加えら′れるキーコードＫＣ（押下した
音を示す）が一致すると（Ａ−Ｂ）　、一致信号を出力
する。この゛一致倍信号アンド回路１に加えられる。ア
ンド回路Ａ１は、他の入カキースイッチ回Ｗ９６から出
力されるキーオン信号ＫＯＮ　（鍵が押下されていると
１”となり、離鍵されると“０″′となる信号）を微分
回路１３で微分した信号が加えられており、表示ランプ
が点燈している鍵を押下したという条件で、鍵の押下に
同期したパルス（押鍵一致信号）ＫＥＱを出力する。こ
の押鍵一致信号ＫＥＱはセレクトスイッチ１４を介して
早送り停止制御回路１５に加えられるとともにスタート
ストップ制御回路５の７リツプ７０ツブ５４のセット端
子Ｓおよびアンド回路Ａ２に加えられる。なおセレクト
スイッチ１４が図示と反対側に切換わっていると鍵盤で
いかなる鍵が押下されても信号ＫＥＱが生じる。以下セ
レクトスイッチ１４が図示のように切換わっているとし
て説明する。

早送り停止制御回路１５は、上記−売口の押鍵一致信号
ＫＥＱが加えられてもこれに対して何ら動作しない。し
かし、スタートストップ制御回路５のフリップフロップ
５４はリセットされており、フリップフロップ５４から
出力されるプレイ信号ＰＬがディレィフリップ７０ツブ
６Ｆ１、インバータＩＮＩを介して加わるアンド回路Ａ
２は動作可能となっているので、押鍵一致信＠ＫＥＱを
このアンド回路Ａ２を介してオア回路ＯＲ３およびＯＲ
４に加える。したがってオア回路ＯＲ３の出力からはア
ドレスクロック信号ＡＣＫが出力され、アドレスカウン
タを１ステツプ進める。またオア回路ＯＲ４の出力はキ
ーオンタイミング信号ＫＯＴとしてテンポ制御回路１６
に加えられる。

このキータイミング信号ＫＯＴは後述するようにテンポ
制御回路１６において発生テンポパルスＴＰを制御する
ために用られる。

なお、フリップフロップ５４は一売口の押鍵一致信号Ｋ
ＥＱによってセットされ、プレイ信号ＰＬは“１″に立
上がるのでディレィフリップ７０ツブＤＦ１、インバー
タＩＮ１を介してアンド回路Ａ２に加わる信号はプレイ
信号の立上がりから１クロツクタイムだけ遅れてＯ”と
なり、アンド回路Ａ２は不動作となってアンド回路Ａ２
における以後の押鍵一致信号ＫＥＱの通過は禁止される
。

またオア回路ＯＲ３の出力はラッチ回路１０のストロー
ブ端子に加えられるので、ラッチ回路１０にはラッチ６
にラッチされている第１音に関する符長データＴＬ２が
ラッチされる。

−売口の押鍵一致信号ＫＥＱによってアドレスカウンタ
４が１ステツプ進められることにより、データメモリ３
からは第２音に関するデータＤ２（音高データＴＬ１、
符長データＴし２）が読み出され、このデータＤ２はオ
ア回路ＯＲ３の出力を涯延回路７で遅延した信号によっ
てラッチ回路６にラッチされる。そしてラッチ回路６に
ラッチされたデータのうち音高データＴＬ１は休符検出
回路、メロディ音形成回路９に加えられ、休符検出およ
び次に発音すべき音の鍵に配設された表示ランプの点で
制御を行う。これら制御に関しては前述の場合と同様で
ある。

またスタートストップ制御回路５から発生されるプレイ
信号ＰＬはテンポ制御回路１６に加えられる。テンポ制
御回路１６はこの実施例における自動演奏のテンポ−を
決定するテンポパルスＴＰを形成するもので、詳細な構
成は後に説明するが初期状態においてはプレイ信号ＰＬ
が生じていることを条件に予め設定された初期テンポパ
ルスが出力される。このテンポパルスＴＰはアンド回路
Ａ３、オア回路ＯＲ５を介してリズムカウンタ１７のり
０ツク端子ＣＫに加えられる。

リズムカウンタ１７はテンポパルス王Ｐを計数し、これ
から説明する伴奏音自動演奏の進行を制御する。なおこ
のリズムカウンタ１７は前述したプレイ信号ＰＬを微分
回路１８で微分した信号によってセットされるフリップ
フロップ１９の出力によってイニシャルセットセットさ
れるように構成されている。またストップスイッチ２ｏ
は伴奏音自動演奏を停止させるためのもので、ストップ
スイッチ２０をオンにすることによりフリップフロップ
１９をリセットし、リズムカウンタ１７を不動作にする
。

リズムカウンタ１７の出力は伴奏音形成部２１のリズム
パターン発生回路２１１に加えられ。リズムパターン発
生回路２１１はリズムカウンタ１７の出力をアドレス信
号として所定の演奏パターンを記憶したりイードオンリ
イメモリを具えており、リズムカウンタ１７の出力に対
応してこの演奏パターンに基づくパターンパルスを順次
発生する。リズムパターン発生回路２１１がら発生され
るパターンパルスは伴奏音形成回路２１２およびリズム
音形成回路２１３に加えられる。

伴奏音形成回路２１２は、下鍵盤２１７で押下されてい
る鍵を検出し、この鍵を示す鍵情報を出力するキースイ
ッチ回路２１４の出力およびペダル鍵盤２１５で押下さ
れている鍵を検出し、この鍵を示す鍵情報を出力するキ
ースイッチ回路２１６の出力を受入し、これら鍵情報お
よびリズムパターン発生回路２１１から順次出力される
パターンパル２に基づきコード音、ベース音およびアル
ベジョ音等伴奏音に対応する楽音信号を形成する。

またリズム音形成回路２１３はリズムパターン発生回路
２１１から発生杢れるパターンパルスに基づき複数のリ
ズム音源を開閉し、リズム音に対応する楽音信号を形成
する。

なお、下鍵盤およびペダル鍵盤からの鍵情報およびパタ
ーンパルスに基づきコード音、ベース音、アルペジョ音
等の伴奏音を形成する装置およびパターンパルスに基づ
きリズム音生形成する装置としては周知の種々のものを
用いることができるので、詳細な構成説明についてはこ
の明細書では省略する。

このようにして伴奏音形成部２１で形成された伴奏音を
示す楽音信号はサウンドシステム１１に加えられ、楽音
として発音される。

このようにメロディ音形成部９の上鍵盤９４において第
２音に対応する鍵に配設された表示ランプが点燈し、伴
奏音自動演奏が開始した状態で、上鍵盤９４の表示ラン
プが点燈している鍵を押下すると、比較回路１２から一
致信号が生じ、アンド回路Ａ１が動作可能となってセレ
クトスイッチ１４を介して押鍵一致信号ＫＥＱが早送り
停止制御回路１５に加えられる。

早送り停止制御回路１５はラッチ回路１０にラ　　　１
ツチされた符長データＴＬ２に基づき上鍵盤９４での押
鍵タイミングが早いか遅いかを判断し、早い場合は早送
り信号ＦＦを出力し、遅い場合は停止信号ＳＴを出力す
る。この早送り信号ＦＦはアンド回路Ａ４に加えられる
とともにインバータＩＮ２で反転されてアンド回路Ａ３
に加えられる。

これによりアンド回路Ａ３は不動作となるが、アンド回
路Ａ４は動作可能となり、高速のクロックパルスφがア
ンド回路Ａ４、オア回路ＯＲ５を介してテンポパルスＴ
Ｐとして出力される。したがって自動演奏は急速に進め
られ、自動演奏の進行と押鍵タイミングとの一致が図ら
れる。また停止信号ＳＴはインバータＩＮ３で反転され
てアンド回路Ａ４およびＡ３に加えられる。これにより
アンド回路Ａ４およびＡ３は不動作となるので、オア回
路ＯＲ５から出力されるテンポパルスは停止され、自動
演奏の進行は停止される。この停止は後述する説明から
明らかのように押鍵があるまで続けれらるので、これに
よって自動演奏の進行と押鍵タイミングとの一致が図ら
れる。

上記早送り停止制御回路１５の詳細構成例は第２図に示
される。第２図においてカウンタ１５１はリセット端子
Ｒにオア回路ＯＲ３（第１図）の出力が加えられており
、クロック端子ＣＫにテンポパルスＴＰが加えられてい
るので、オア回路ＯＲ３の出力（上記の場合においては
第１音の押鍵タイミング）に同期してリセットされ以後
テンポパルスＴＰを計数する。

比較回路１５２は８入力に上記カウンタ１５１の出力、
六入力にラッチ回路１０（第１図）の出力が加えられて
いる。この場合、ラッチ回路１０にラッチされている情
報は前述した説明から明らかのように第１音に関する符
長データＴＬ２である。比較回路１５２は六入力に加え
られる符長データＴＬ２とカウンタ１５１の計数値を比
較し、Ａ＞８であるとライン１５３に信号“°１″を出
力し、Ａ−Ｂとなるとライン１５４に信号“１”を入力
する。

第２音に関する押鍵タイミングは符長ＤＴＬ２との関係
のもとに早い場合、一致した場合および遅い場合がある
が、以下それぞれの場合における動作を説明するむる １）押鍵タイミングが早い場合 押鍵タイミングがラッチ回！１ｏにラッチされている符
長データＴＬ２に対して早い場合は、カウンタ１５１の
計数値が上記符長データＴＬ２に達する前に押鍵一致信
号ＫＥＱが生じる。したがって押鍵一致信号ＫＥＱが生
じたタイミングにおいて比較回路１５２がらはライン１
５３に信号“１”が生じており、押鍵一致信号ＫＥＱ、
ライン１５３の信号および休符検出回路８（第１図）か
らの休符検出信号ＲＤをインバータＩＮ４で反転した信
号（この場合休符検出信号ＲＤは°゛０！′とする）の
アンド条件をとるアンド回路Ａ５の出力は“１″となり
、このアンド回路Ａ５の出力はフリップフロップ１５５
のセット端子Ｓに加えられているので７リツプフロツプ
１５５はセットされる。このフリップフロップ１５５の
出力Ｑは早送り信号ＦＦとして送出され、前述したよう
にアンド回路Ａ４（第１図）を動作可能にして自動演奏
を急速に進ませる。

またフリップ７０ツブ１５５の出力はディレィフリップ
７０ツブＤＦ２を介してアンド回路へ６に加えられる。

アンド回路へ〇は他め入力に前述したインバータＩＮ４
の出力（休符検出信号ＲＤを反転した信号）および比較
回路１５２から出力されるライン１５４の信号を微分回
路１５６で微分した符長一致信号ＫＥＱが加えられてい
る。したがってアンド回路へ〇は比較回路１５２におい
てＡ−Ｂが成立し、符長信号一致信号ＬＥＱが生じた時
点でそのアンド条件が成立し、−信号“１″（パルス信
号）を出力する。この信号はオア回路ＯＲ６を介してオ
ア回路０Ｒ３（第１図）に加えられアドレスクロック信
号ＡＣＫとしてアドレスカウンタ４のクロック端子ＧＫ
に加えられアドレスカウンタ４を１ステツプ進める。と
ころでこの場合、カウンタ１５１は高速クロックφで進
められるので瞬時に符長データＴＬ２に達し、比較回路
１５２においてＡ−Ｂが成立する。３したがって押鍵一
致信号ＫＥＱとはば同時にアンド回路６のアンド条件が
成立し、押鍵一致信号とほぼ同時にアドレスカウンタ４
が１ステツプ進められる。なお早送り信号ＦＦを出力す
るフリップ７０ツブ１５５のリセット端子Ｒにはアンド
回路へ６の出力、スタートセット信号ｓｓ１イニシャル
クリア信号ＩＣのオア条件をとるオア回路ＯＲ７の出力
が媚えられており、この場合はアンド回路へ〇の出力に
よって７リツプ７０ツブ１５５はリセットされ、早送り
信号ＦＦは“０”となる。

すなわち押鍵タイミングがラッチ回路１ｏにラッチされ
ている符長データＴＬ２に対して早い場合はカウンタ１
５１の計数値が符長データＴＬ２に一致するまで自動演
奏が急速に進められ、自動演奏進行が押鍵タイミングに
一致させられる。

２）押鍵タイミングが一致した場合 押鍵タイミングがラッチ回路１ｏにラッチされている符
長データＴＬ２に一致した場合は、押鍵一致信号ＫＥＱ
と同時に比較回路１５２においてＡ−８が成立し１．ラ
イ刈５４に信１号４１１　ｊ）グ生じる。この信号“１
′′は微分回路１５６で微分され、符長一致信号ＬＥＱ
としてアンド回路Ａ７に加えられる。アンド回路Ａ７は
、他の入力に休符検出信号ＲＤを反転したインバータＩ
Ｎ４の出力および押鍵一致信号ＫＥＱが加えられている
。したがってアンド回路Ａ７のアンド条件は成立し、信
ｊ　ｌ“トパルス信号）をオア回路ＯＲ６を介してオア
回路ＯＲ３に加える。これによりオア回路ＯＲ３の入力
にはアドレスクロック信号ＡＣＫが生じ、このアドレス
クロック信号ＡＣＫによってアドレスカウンタ４は１ス
テツプ進められる。すなわち押鍵タイミングがラッチ回
路１０にラッチされている符長データＴＬ２に一致して
いる場合はテンポパルスＴＰに対して何の制御を加える
ことなくアドレスカウンタ４を次のステップに進める。

３）押鍵タイミングが遅い場合 押鍵タイミングがラッチ回路１０にラッチされている符
長データＴＬ２に対して遅い場合、またはミスタッチに
より正確な押鍵が遅れた場合は、押鍵一致信号ＫＥＱが
生じる前にカウンタ１５１の計数値は上記符長データＴ
Ｌ’２に達し、比較回路１５２でＡ−Ｂが成立し、微分
回路１５６から符長一致信号ＬＥＱが生じる。この符長
信号しＥＱはアンド回路へ８は、他の入力にインバータ
ＴＮ４の出力信号およびアンド回路Ａ７の出力をインバ
ータＩＮ５で反転した信号が加えられており、この場合
は休符検出信号ＲＤは“０″、アンド回路Ａ７の出力は
０″であるからアンド回路へ８のアンド条件は成立し、
信号“１”を出力する。このアンド回路へ８の出力は他
の入力に７リツプフロツプ１５５の反転出力Ｑ（この場
合は“１”である）が加わるアンド回路Ａ９を介してフ
リップフロップ１５７のセット端子Ｓに加えられる。こ
れによりフリップ７０ツブ１５７はセットされる。この
フリップ７０ツブ１５７の出力Ｑは停止信号ＳＴとして
送出され、前述したようにアンド回路Ａ３、Ａ４（第１
図）を不動作にし、自動演奏の進行を一時停止させる。

またフリップ７０ツブ１５７の出力Ｑはディレィフリッ
プフロップＤＦ３を介してアンド回路Ａ１０に加えられ
る。アンド回路Ａ１０は他の入力にインバータＩＮ４の
出力および押鍵一致信号ＫＥＱが加えられている。した
がってアンド回路Ａ１０は押鍵一致信号ＫＥＱのタイミ
ングでそのアンド条件が成立し、信号°゛１°′（パル
ス信号）をオア回路ＯＲ６を介してオア回路ＯＲ３（第
１図）に加え、アドレスクロック信号ＡＣＫを発生させ
ることによりアドレスカウンタ４を１ステンブ進める。

なお停止信号ＳＴを出力するフリップフロップ１５７の
リセット端子Ｒにはアンド回路Ａ１０の出力、スタート
セット信号ＳＳおよびイニシャルクリア信号ＩＣのオア
条件をとるオア回路ＯＲ８の出力が加えられており、こ
の場合はアンド回路Ａ１０の出力によってフリップフロ
ップ１５６はリセットされ、停止信号ＳＴは“０”とな
る。

すなわち押鍵タイミングがラッチ回路１０にラッチされ
ている符長データＴＬ２に対して遅い場合は、押鍵タイ
ミングが上記符長データＴＬ２に一致してから押鍵があ
るまで自動演奏の進行を−５時停止させ、自動演奏の進
行を押鍵タイミングに一致させる。

なお以上の動作説明は、休符検出回路８から出力される
休符検出信号ＲＤがＯ”であるとしたが、休符検出信号
ＲＤが“１″の場合、すなわち次に押下すべき音が休符
であるとすると、その符長データＴＬ２のタイミングで
鍵は押下されない。

この場合は、休符検出信号ＲＤと符長一致信号ＬＥＱと
のアンド条件をとるアンド回路Ａ１１が符長一致信号Ｌ
ＥＱが生じるタイミングで、すなわち比較回路１５２に
おける比較においてカウンタ１５１の計数値がラッチ回
路１０にラッチされた符長データＴＬ２に一致した時点
で信号“１″（パルス信号）を出力し、これをオア回路
ＯＲ６を介してオア回路ＯＲ３に加え、アドレスクロッ
ク信号ＡＣＫを生じさせ、アドレスカウンタを１ステツ
プ進める。

また、アンド回路Ａ５、Ａ７、Ａ１０、Ａ１１の出力は
オア回路ＯＲ９でオア条件がとられ、オア回路０Ｒ４（
第１図）を介してキーオンタイミング信号ＫＯＴとして
テンポ制御回路１６に加えられる。

なお上記の説明では第１音と第２音との関係のもとに説
明したが第３音、第４音等に関しても以下同様の制御が
行われる。

自動演奏が終了し、データメモリ３から終了データ（音
高データＴＬ１符長データＴＬ２とも全ビット“１′）
が読み出されると、このデータはスタートストップ制御
回路５の終了検出回路５５で検出される。この終了検出
回路５５の検出出力はオア回路ＯＲ１を介してフリップ
フロップ５１のセット端子Ｓに加えられるとともにオア
回路ＯＲ２を介してフリップフロップ５４のリセット端
子Ｒに加えられ、フリップフロップ５１をセットし５４
をリセットする。これによりデータメモリ３は不動作と
な′す１．アドレスカウンタ４はリセットされ、プレイ
信号は“０″となる。

上記動作を第３図に示すタイミングチャートにしたがっ
て説明すると次の−ようになる。なおこの場合は第３図
（ａ’）に示すような楽譜にしたがって自動演奏を実行
し、第２音は押鍵タイミングが早すぎ、第４音（休符も
１音として数える）は押鍵タイミングが遅れ、第５音は
押鍵タイミングが一致した場合を示している。

まずスタートストップ制御回路５のスタートセットスイ
ッチ５２をオンにすると第３図（ｂ）に示すようにスタ
ートセット信号ｓｓが生じる。これによりアドレスクロ
ック信号ＡＣＫ　（！３図（ｆ））が生じ、アドレスカ
ウンタ４は１ステップ進み、データメモリ３は第１音に
関するデータＤ１（第３図（ｇ）〉が読み出される。こ
のデータＤ１はラッチ回路６にラッチされ、このラッチ
されたデータのうち音高データＴＬ１に基づきメロディ
音形成部９の上鍵盤９４で次に押下すべき鍵が表示ラン
プにより表示される。第３図（ｊ）はこの表示に関する
データを示したものである。

続いて上鍵盤９４で表示ランプによって表示されている
鍵（データＤ１の音高データＴＬ１によって指定された
鍵）を押下すると押鍵一致信号ＫＥＱ　（第３図（Ｃ）
）が生じ、これによってプレイ信号ＰＬ（第３図（ｄ）
）が立上がり、同時にアドレスクロック信号ＡＣＫが生
じる。そしてこのアドレスクロック信号ＡＣＫによって
データＤ１の符長データＴＬ２はラッチ回路１０にラッ
チされる（第３図（ｋ）。またアドレスクロック信号Ａ
ＣＫによってアドレスカウンタ４は１ステップ進められ
、データメモリ３からはデータＤ２が読み出される。デ
ータメモリ３からデータＤ２が読み出されると、ラッチ
回路６のラッチ内容はデータＤ２に変化し、メロディ音
形成部９の上鍵盤９４における表示ランプによる表示は
データＤ２の音高データＴＬ１によって指定される鍵に
なる。

この状態でデータＤ１の符長データＴＬ２によって指定
される符長よりも早く上鍵盤９４で表示ランプによって
表示されている鍵を押下すると、この押下タイミングで
押鍵一致信号ＫＥＱが生じるが早送り停止制御回路１５
のカウンタ１５１（第２図）の計数値がラッチ回路１０
にラッチされたデータＤ１の符長データＴＬ２に達しな
いので早送り停止制御回路１５のアンド回路Ａ５（第２
図）のアンド回路条件が成立し、フリップフロップ１５
５がセットされ、早送り信号ＦＦが生じる（第３図（ｈ
））。これによってアンド回路Ａ４（第１図）が動作可
能となって、カウンタ１５１はクロックパルスφによっ
て急速にカウントアツプされ、比較回路１５２でＡ−８
が成立し、符長一致信号ＬＥＱが生じる。符長一致信号
ＬＥＱが生じるとアンド回路Ａ６（第３図〉のアンド条
件が成立しアドレスクロック信号ＡＣＫが生じる。この
アドレスクロック信号ＡＣＫによってラッチ回路１０の
内容はラッチ回路６にラッチされているデータＤ２の符
長データＴＬ２に書き換えられ、またデータメモリ３か
らはデータＤ３が読み出される。またアンド回路へ６の
出力よってフリップ７０ツブ１５５はリセットされ、早
送り信号ＦＦは停止する。すなわち押鍵タイミングが符
長データＴＬ２によって指定されているタイミングより
早いとテンポパルスＴＰを高速パルスφに切り換え、自
動演奏を急速に進めることによって自動演奏の進行を押
鍵タイミングに一致させる。

データメモリ３からデータＤ３が読み出されることによ
りラッチ回路６のラッチ内容はデータＤ２からＤ３に変
化する。ところでデータＤ３は休符を示すデータなので
これは休符検出回路８によって検出され、休符検出回路
８から第３図（ｅ）に示すように休符検出信号ＲＤが出
力される。これにより早送り停止回路１５のカウンタ１
５１の内容がラッチ回路１０にラッチされているデータ
Ｄ２の符長データＴＬ２に達するタイミングでアンド回
路Ａ１１はそのアンド条件が成立し、アドレスクロック
信号ＡＣＫを生じさせる。

アドレスクロック信号ＡＣＫが生じると、ラッチ回路１
０の内容はラッチ回路６にラッチされているデータＤ３
の符長データに書き換えられ、データメモリ３から読み
出されるデータはデータＤ３からＤ４に変化する。そし
てラッチ回路６の内容はデータＤ４に書き換えられ、メ
ロディ音形成部９の上鍵盤９４ではデータＤ４の音高デ
ータＴＬＩによって指定される鍵が表示ランプによって
表示される。

ここで今度はデータＤの符長データによって指定される
タイミングよも押鍵タイミングが遅いと押鍵一致信号Ｋ
ＥＱが生じる前に早送り停止制御回路５の比較回路１５
２でＡ−Ｂが成立するので、このタイミングでアンド回
路へ８のアンド条件が成立し、フリップフロップ１５６
がセットされ、停止信ＪｑＳＴ（第３図（１））が生じ
る。停止信号ＳＴが生じると前述のようにして自動演奏
が停止される。この状態で押鍵一致信号ＫＥＱが生じる
と早送り停止１ｌＩＩＩＩｌ１１回路５のアンド回路Ａ
７のアンド条件が成立し、アドレスクロック信号ＡＣＫ
が生じる。そして、このアドレスクロック信号ＡＣＫに
よりラッチ回路６にラッチされているデータＤ４の符長
データＴＬ１はラッチ回路６に移され、またアドレスカ
ウンタ４は１ス・テップ進められ、データメモリ３から
データＤ５が読み出される。またアンド回路Ａ７の出力
によって早送り停止回路５のフリップ７０ツブ１５７が
リセットされ、停止信号ちＳＴは°゛０”になる。これ
によって自動演奏の停止は解−除される。すなわち押鍵
タイミングが符長データＴＬ２によって指定されている
タイミングより遅いと押鍵があるまで自動演奏が停止さ
れ、自動演奏の進行が押鍵タイミングに一致させられる
。

データメモリ３からのデータＤ５の読み出しにより、ラ
ッチ回路６のラッチデータはこのデータＤ５に書き換え
られ、メロディ音形成部９の上鍵盤９４においてデータ
Ｄ５の音高データＴＬＩによって指定される鍵が表示ラ
ンプによって表示される。そしてこの表示ランプによっ
て表示されている鍵が、ラッチ回路１０にラッチされて
いるデータＤ４の符長データによって指定されるタイミ
ングと一致して押下されると、早送り停止制御回路１５
のアンド回路Ａ１０のアンド条件が成立し、アドレスク
ロック信号ＡＫＣが生じる。すなわち押鍵タイミングが
符長データＴＬ２によって指定されているタイミングと
一致すると早送り停止回路５は自動演奏の進行に対して
何の制御も加えな　　　ｉい。

次にテンポ制御回路１６に関して説明する。

テンポ制御回路１６は、押鍵テンポに対応してテンポパ
ルスＴＰを制御する。すなわち押鍵テンポＴＰが速くな
るとこれにしたがってテンポパルスＴＰの周期を短くし
、押鍵テンポＴＰが遅くなるとこれにしたがつて押鍵テ
ンポＴＰの周期を長くするように制御する。この制御は
ラッチ回路１０にラッチされる各音の符長データＴＬ２
およびオア回路ＯＲ４から出力されるキーオンタイミン
グ信号ＫＯＴにしたがって行われる。

第４図は上記テンポ制御回路１６の詳細構成例を示した
もので、スタートストップ制御回路５（第１図）からス
タートセット信号ＳＳが生じ続いてプレイ信号ＰＬが生
じるとまず初期テンポ発振器１６０・で設定された初期
テンポパルスが出力される。初期テンポ発振器１６０か
ら出力される予設定された周波数の初期テンポパルスは
セレクタ１６１の六入力に加えられる。またスタートセ
ット回路５から出力されたスタートセット信号ＳＳはフ
リップフロップ１６２のリセット端子ラッチに加えられ
、フリップ７０ツブ１６２はリセットされる。フリップ
７０ツブ１６２の出力はインバータＩＮ６で反転され、
プレイ信号ＰＬによって動作可能となるアンド回路ＡＩ
２を介してセレクタ１６１の六入カセレクト端子ＳＡに
加えられる。したがってセレクタ１６１はプレイ信号Ｐ
Ｌが“１”となるとまず初期テンポ発振器１６０から出
力される初期テンポパルスを選択し、これを出力する。

初期テンポパルスは押鍵テンポに基づくテンポパルスの
形成が可能になるまで（この場合４音目の押下まで）の
初期状態で用いられるもので、所定の条件が成立すると
テンポパルスは押鍵テンポに基づき追従テンポ発振器１
６３から発生される。

第１音の押下に基づきオア回路０Ｒ３（第１図）から出
力されるアドレスクロック信号ＡＣＫによってラッチ回
路１０にラッチされた第１音に関する符長データＴＬ２
は可変分周回路１６４に加えられる。可変分周回路１６
４はこの符長データＴＬ２に対応してクロックパルスφ
を分周し、符長データＴＬ２に対応した周期のパルス信
号、すなわら符長データＴＬ２が小さいと周波数が高く
、大きいと周波数が低いパルス信号を出力する。この可
変分周回路１６４の出力パルスはカウンタ１６５によっ
て計数される。なお可変分周回路１６４で上記のように
符長データＴＬ２に対応する周期のパルス信号を形成す
る理由は、このパルス信号を計数するカウンタ１６５の
計数値を符長データによらない値にするためである。す
なわちカウンタ１６５はそのリセット端子ｒにキーオン
タイミング信号ＫＯＴをディレィフリップ７０ツブＤＦ
４で遅延した信号が加えられており、キーオンタイミン
グ信号ＫＯＴが生じるタイミング毎にその計数値がリセ
ットされるようになっているが、そのリセット時におけ
るカウンタ１６５の計数値は押鍵テンポが一定であれば
符長によらず一定であれば符長によらず一定値となるよ
うに構成されている。

上記カウンタ１６５によって計数された押鍵テンポに対
応する値はキーオンタイミング信号ＫＯＴによって、ラ
ッチ回路Ｌ１、Ｌ２、し３に順次移される。

またキーオンタイミング信号ＫＯＴはアンド回路Ａ１３
を介してカウンタ１６６のクロック端子ＯＫに加えられ
、順次計数される。このカウンタ１６６は３ピツトのシ
フトレジスタからなり計数値が４なるとキャリイ信号を
出力する。またこのキャリイ信号はディレィフリップフ
ロップＤＦ５、インバータＩＮ７を介してアンド回路Ａ
１３に加えられ、以後のアンド回路Ａ１３に加えられ、
以後のアンド回路Ａ１３の動作を禁止する。

上記ラッチ回路Ｌ１、Ｌ２、Ｌ３の動作およびカウンタ
１６６の動作を第３図に示すタイミングチャートにした
がって説明すると次のようになる。

第３図に示す場合キーオンタイミング信号ＫＯＴは第３
図（Ｉｌ）に示すように押鍵タイミングに同期して発生
される。ただし、休符に関しては鍵は押下されないが、
その９休符の開始タイミングにおいてキーオンタイミン
グ信号ＫＯＴが生じることに注意を要する。すなわち休
符に関しても押す鍵と同様に評価され、キーオンタイミ
ング信号ＫＯＴが生じる。カウンタ１６５は、まずラッ
チ回路１０に第１音に関する符長データＴＬ２がラッチ
されている間、この符長データＴＬ２に対応する周期の
パルス信号を計数する。そしてこの計数値Ｃ１は第２音
にａするキーオンタイミング信号ＫＯＴによってラッチ
回路Ｌ１に移される（第３図（１））。同様にカウンタ
１６５は、ラッチ回路１０に第２音に関する符長データ
ＴＬ２に対応する周期のパルス信号を計数する。そして
この計数値Ｃ２は第３音に関するキーオンタイミング信
号ＫＯＴによってラッチ回路Ｌ１に移されるとともに、
同様にラッチ回路Ｌ１の内容Ｃ１はラッチ回路Ｌ２に移
される（第３図（ｎ））。以下同様にして第４音に関す
るキーオンタイミング信号ＫＯＴが生じるとラッチ回路
Ｌ１の内容は計数値Ｃ１になり（第３図（０））、ラッ
チ回路Ｌ２の内容は計数値Ｃ２になり、ラッチ回路Ｌ３
の内容は計数値Ｃ３になる。

またカウンタ１６６の計数値はキーオンタイミング信号
ＫＯＴに応じてカウントアツプし、その計数値が４にな
るとその計数を停止する。

上記のようにして押鍵テンポに関する値がラッチされた
ラッチ回路Ｌ１、Ｌ２、Ｌ３の出力は平均化回路１６７
で平均がとられラッチ回路Ｌ４に加えられる。また平均
化回路１６７の出力は２倍回路１６８８，１／２回路１
６８ｂでそれぞれ２倍および１／２にされ比較回路１６
９のＣ入力およびＣ入力に加えられる。比較回路１６９
は六入力にカウンタ１６５の出力が加えられており、こ
の六入力に加えられる値が上記Ｃ入力に加えられる値と
０人、力に加えられる値の間にあると信号゛１”を出力
する。この信号“１”はアンド回路Ａ１４に加えられる
。アンド回路Ａ１４は他の入力に前述したカウンタ１６
６の出力およびキーオンタイミング信号ＫＯＴが加えら
れている。したがってアンド回路Ａ１４はカウンタ１６
５の計数値が平均化回路１６７の出力の２倍値および１
／２倍値の間にあることおよびカウンタ１６６の計数値
が４に達したことを条件にキーオンタイミング信号ＫＯ
Ｔが加わるタイミングでそのアンド条件が成立し、信号
“１″を出力する。このアンド回路Ａ１４の出力はラッ
チ回路し４のストローブ端子セットに加えられるととも
に７リツプフＯツブ１６２のセット端子Ｓに加えられる
。すなわちラッチ回路Ｌ４は １）ラッチ回路Ｌ１、Ｌ２、Ｌ３がデータでうまったこ
と。

２）カウンタ１６５の計数値が平均化回路１６６の出力
値に対して大きくはずれていないこと。

を条件にキーオンタイミング信号ＫＯＴのタイミングで
平均化回路１６７の出力をラッチする。ラッチ回路Ｌ４
にラッチされた値は追従テンポ発振器１６３に加えられ
る。追従テンポ発振器１６３は、可変分周回路から構成
され、ラッチ回路Ｌ４の出力に応じてクロックパルスφ
を分周することにより押鍵テンポに対応して変化する追
従テンポパルスを発生する。この追従テンポパルスはセ
レクタ１６１の８入力に加えられる。

゛またアンド回路Ａ１４の出力がセット端子Ｓに加えら
れることによりフリップ７０ツブ１６２はセットされこ
のフリップ７０ツブ１６２の出力Ｑはセレクタ１６１の
８入力セレクト端子ＳＢに加えられる。これによりセレ
クタ１６１はＢ入力に加えられる追従テンポパルスを選
択し、これを以後のテンポパルスＴＰとして出力する。

なおラッチ回路Ｌ４で、カウンタ１６５の計数値が平均
化回路１６６の出力値に対して大きくはずれた場合は平
均化回路１６７の出力をラッチしないようにした理由は
、１音のみの大きなテンポはずれがあっても、これによ
ってテンポパルスの周波数が変化しないようにするため
である。

第５図はテンポ制御回路１６の他の構成例を示したもの
である。第４図に示した構成例においては符長によらず
どの押鍵タイミングに対しても同一に評価したが、この
構成例においては符長に対応して追従テンポパルスへの
影響の度杏を変化させるようにしている。すなわち符長
によらない値に換算して押鍵テンポを評価する場合、短
い符長　　　１のものと長い符長のものを同一に扱うと
追従テンポパルスへの影響は短い符長のものはと大きく
なるので長い符長のものは短い符長のものに対して追従
テンポパルスへの影響が置きくなるように構成されてい
る。なお第５図の説明において、第４図に示した回路と
同一の機能を果す部分には同一符号を付して説明を簡略
化する。この構成例においても、所定の条件が成立する
まではセレクタ１６１はまずへ入力に加わる初期テンポ
発振器１６０の出力を選択し、これを出力する。すなわ
ら後述するシフトレジスタ２４の各ステージの各ビット
出力がそれぞれ加わるとノア回路ＮＲ１〜ＮＲｎの出力
のオア条件をとるオア回路０Ｒ１０の出力が”１″であ
ると（シフトレジスタ２４の各ステージのパラレル出力
のうち各（ット全て“１”のステージがあると）この信
号はセレクタ１６１のへ入力セレクト端子ＳＡに加えら
れ、セレクタ１６１は初期テンポ発振器１６０から出力
される初期テンポパルスを選択し、これを出力する。

他方、ラッチ回路１０にラッチされた符長データＴＬ２
は、可変分周回路１６４に加えられ、可変分周回路１６
４から符長データＴＬ２に対応する周期のパルス信号を
発生させる。このパルス信号はキーオンタイミング信号
ＫＯＴ毎にリセットされるカウンタ１６５によって計数
され、キーオンタイミング信号ＫＯＴ毎にラッチ回路２
５にラッチされる。このラッチ回路２５にラッチされる
値はシフトレジスタ２４に加えられる。

シフトレジスタ２４はｎステージ−ビットからなり、符
長に対応したステージ数だけラッチ回路２５にラッチさ
れた値を取り込む。

・シフトレジスタ２４はそのシフト端子にキーオンタイ
ミング信号ＫＯＴによってセットされるフリップ７０ツ
ブ２６の出力およびプレイ俳号ＰＬによ２て動作可能と
なるアンド回路Ａ１５を介してクロックパルスφが加え
られており、キーオンタイミング信号ＫＯＴによって７
リツプ７０ツブ２６がセットされるとラッチ回路２５に
ラッチされている値を順次取り込む。またラッチ回路１
０にラッチされている符長データＴＬ２はキーオンタイ
ミング信号ＫＯＴによってラッチ回路２７にラッチされ
、リセット端子Ｒにキーオンタイミング信号ＫＯＴが加
わるカウンタ２８は、キーオンタイミング信号ＫＯＴに
同期してクロックパルスφの計数を開始し、このラッチ
回路２７の出力とカウンタ２８の出力は比較回路２９で
比較される。

カウンタ２８の計数値がラッチ回路２７にラッチされた
符長データＴＬ２に達し、比較回路２９がら一致出力が
生じると、この一致出力はフリップフロップ２６のリセ
ット端子Ｒに加えられ、フリップ７０ツブ２６をリセッ
トする。これによりアンド回路Ａ１５は不動作となって
シフトレジスタ２４のシフト動作は停止する。すなわち
１個のキーオンタイミング信＠ＫＯＴに対してラッチ回
路２５にラッチされたデータがシフトレジスタ２４にお
いてシフトされるステージ数は符長データＴＬ２が大き
ければ多くなり、小さければ少なくなり、符長データＴ
Ｌ２に対応した数となる。例えば符長データＴＬ２が四
分音符に対応するものであるときシフトレジスタ２４に
にステージ分だけデータが取り込まれたとすると符長デ
ータＴＬ２がバカ音符に対応するものであるとに／２ス
テージ分だけデータが取り込まれる。このシフトレジス
タ２４の各ステー゛ジの内容は平均化回路１６７で平均
値がとられ、追従テンポ発振器１６３に加えられる。

シフトレジスタ２４の各ステージがデータでうまるとし
第１音に関するデータがシフトレジスタ２４の最終ステ
ージに達するとオア回路０Ｒ１０の出力は°“ＯＩＩと
なり、このオア回路１０の出力はインバータＩＮ８を介
してセレクタ１６１のＢ入カセレクト端子ＳＢに加えら
れる。これによりセレクタは追従テンポ発振器１６３が
ら出力される押鍵テンポに追従テンポパルスを選択し、
これを以後出力する。

第６図は、テンポ制御回路１６の更に他の構成例を示す
もので、この構成例では符長データＴＬ２とテンポパル
ｉによって形成される符長との偏差に基づきテンポパル
スを補正するようにしている。この構成例では電′Ｆｆ
Ｉ制御発振器（ＶＣＯ）３０によってテンポパルスが形
成される。ＶＣ０３０は、マニアルテンポ設定用端子Ａ
と補正用端子Ｂとを具えており、マニアルテンポ設定用
端子Ａにはマニアルテンポ設定器（可変抵抗器）３１に
よって初期テンポが設定されている。ｖＣＯ３０から出
力されるテンポパルスはカンタ３２のクロック入力に加
えられる。カウンタ３２はそのリセット端子Ｒにキーオ
ンタイミング信号ＫＯＴが加えられており、キーオンタ
イミング信号ＫＯＰ毎にリセットされ、テンポパルスＴ
Ｐを計数する。このカウンタ３２のテンポパルスＴＰ計
数値はテンポパルスＴＰによって形成される符長に対応
するものとなる。カウンタ３２の計数値は減算器３３８
人力に加えられる。

減算器３３は八人力にラッチ回路１０にラッチされてい
る符長データＴＬ２が加えられており、′この符長デー
タＴＬ２からカウンタ３２の計数値を減算する。この減
算値Ｉ　Ａ−Ｂ　＋およびその符長上を示す信号はラッ
チ回路３４に加えられる。

また減算器３３から出力される減算値Ｉ　Ａ−Ｂ　＋は
許容値検出回路３５に加えれる。許容値検出回路３５は
予め設定された許容値と減算値＋Ａ−ＢＩを比較し、減
算値が許容値の範囲内であると信号“１″をアンド回路
Ａ１６に加える。

アンド回路Ａ１６は他の入力にキーオンタイミング信号
ＫＯＴが加えられており、減算器３３における減算値が
許容値の範゛囲内にあることを条件にキーオンタイミン
グ信号ＫＯＴに同期して信号“１゛′を出力する。この
信号はラッチ回路３４のストローブ端子Ｓに加えられる
。すなわちラッチ回路３４は減算器３３の出力が許容値
の範囲内にあることを条件にキーオンタイミング信号Ｋ
ＯＴのタイミングで減算器３３の出力をラッチする。

ここで許容値検出□回路を設けた理由は押鍵テンポの大
きな変化にはテンポパルスを追従させないためである。

ラッチ回路３４の出力はデジタルアナログ変換器３６で
アナログ信号に変換され、ＶＣＯ３０の補正端子Ｂに加
えられる。　□なお第６図に示す構成例においてラッチ
回路は１段としたが、第４図に示した構成例のように多
段とし、その平均値をとる平均化回路を設けるようにし
てもよい。

第７図はこの発明の他の実施例を示したものである。こ
の実施例は押鍵タイミングが符長データに対して遅い場
合、および一致した場合は第１図に示した実施例の動作
と同じであるが、早い場合は自動演奏の遅れ分をリズム
カウンタに直接プリセットするように構成されている。

なお、第７図の説明において、第１図と共通の部分に関
しては同一の符号を付して説明を省略する。

スタートストップ制御回路５でスタートセットスイッチ
（図示せず）が押下されるとデータメモリ３は動作可能
となるとともにアドレスカウンタ４のリセットは解除さ
れる。またスタートストップＩＩＪ１１１回路らからは
スタートセット信号ＳＳが発生され、この信号ＳＳはオ
ア回路０Ｒ１１を介してアドレスクロック信号ＡＣＫと
してアドレスカウンタ４のりＯツク端子ＣＫに加えられ
、アドレスカウンタ４を１ステツプ進める。これにより
データメモリ３からは第１音に関するデータＤ１が読み
出され、上記アドレスクロック信号ＡＣにを遅延回路７
で遅延した信号によってラッチ回路６にラッチされる。

ラッチ回路６にラッチされた信号は休符検出回路８に加
えられ休符検出が行われるとともにメロディ音発生部９
に加えられ、第１音の鍵を表示する。

この状態で第１音の鍵を押下すると、比較回路１２から
一致出力が生じ、アンド回路Ａ１が動作可能となって、
セレクトスイッチ１４を介して押・鍵一致信号ＫＥＱが
出力される。この押鍵一致信号ＫＥＱはまずスタートス
トップ制御回路５に加えられ第１音の鍵の押下を示す信
号を出力させ、この信号をオア回路ＯＲ１２、ＯＲ１１
を介しアドレスクロック信号ＡＣＫとしてアドレスカウ
ンタ４のクロック入力に加えられる。またオア回路０Ｒ
１１の出力はラッチ回路１０のストローブ端子Ｓに加え
られ、ラッチ回路６にラッチされてし）る第１音に関す
る、データのうち符長データＴＬ２をラッチする。また
オア回路０Ｒ１１の出力は力　　　　１ウンタ１５１の
リセット端子Ｒ１ダウンカウンタ３７のプリセット端子
ＰＥ、リズムカウンタ３Ｂのプリセット端子ＰＥに加え
られる。これによりカウンタ１５１はリセットされ、ダ
ウンカウンタ３７にはラッチ回路１０にラッチされた符
長データＴＬ２がプリセットされる。なおこのときりズ
ムカウンタ３８は初期値にプリセットされる。

この状態で次の押鍵タイミングがラツ、チ回路１０にラ
ッチされている符長データＴＬ２に対して甲いと、テン
ポ制御回路１６からアンド回路Ａ１７を介して出力され
るテンポパルスＴＰを形成するカウンタ１５１の計数値
とラッチ回路１０の出力を比較する比較回路１５２にお
いてＡ＞８が成立しており、アンド回路Ａ１８のアンド
条件が成立する。任のアンド回路Ａ１８の出力はオア回
路０Ｒ１３，０Ｒ１２、ＯＲ，１１を介し、アドレスク
ロック信号ＡＣＫとしｙ送出される。

ところでダウンカウンタ３７＃−よびリズムカウンタ３
８はアンド回路Ａ１７かう出力されるテンポパルスＴＰ
が加えられており、このテンポパルスＴＰに応じてダウ
ンカウントおよびアップカウントする。したがってこの
場合オア回路０Ｒ１１から出力が生じた時点におけるダ
ウンカウンタの計数値口はｎ＞ｏである。このダウンカ
ウンタ３７の計数値ｎは加算機！ｓ３９におし）で１ノ
女ムカウンタ３８の計数ＷＩＮと加算され、加算値Ｎ十
〇はオア回路０Ｒ１１の出力タイミングで直ノズムカウ
ンタ３８にプリセットされる。すなわち、リズムカウン
３８に加算値Ｎ十〇をプリセットすることにより、押鍵
タイミングに対するリズムカウンタ３８の遅れ値ｎを解
消している。またオア回路１１の出力によってカウンタ
１５１はリセットされ、ラッチ回路１０には次の音に関
する符長データＴＬ２がラッチされ、ダウンカウンタ３
７にはラッチ回路１０にラッチされた符長データＴＬ２
がプリセットされる。

次に押鍵タイミングがラッチ回路１０にラッチされてい
る符長データＴＬ２に対して遅し１と、押鍵一致信号Ｋ
ＥＱが生じる前に比較回路１５２においてＡ−８が成立
し、微分回路１５６ｆｉＳら符長一致信号ＬＥＱが生じ
る。これによりアンド回路Ａ１９のアンド条件が成立し
、フリップ７０ツプ１５７がセットされる。このフリッ
プフロップ１５７の出力ＱはインバータＩＮ３を介して
アンド回路Ａ１７に加えられ、アーンド回路Ａ１７を不
動作にする。すなわちテンポパルスＴＰを停止させ、自
動演奏の進行を停止させる。またフリップフロップ１５
７の出力ＱはディレィフリップフロップＤＦ３を介して
アンド回路Ａ２０に加えられる。このアンド回路Ａ２０
は押鍵一致信号ＫＥＱが生じたタイミングで信号”１”
を出力し、オア回路０Ｒ１１からアドレスクロック信号
ＡＣＫを生じさせる。このときダウンカウンタ３７の計
数値ｎはｎ−ｏである。したがって加算器３９の出力は
りズムカウンタ３８の計数値Ｎそのままとなり、オア回
路０ＲＩＩの出力によってリズムカウンタ３８にはこの
値Ｎがプリセットされる。またアンド回路Ａ２０の出力
はフリップフロップ１５７をプリセットする。これによ
りアンド回路Ａ１７は動作可能となって自動演奏の停止
は解除される。

押鍵タイミングがラッチ回路１０にラッチされている符
長データＴＬ２に対して一致するとアンド回路Ａ２１の
アンド条件が成立し、オア回路０Ｒ１１からアドレスク
ロック信号ＡＣＫを生じさせる。このときダウンカウン
タ３９−の計数値ｎはｎｅｏであり、オア回路０Ｒ１１
の出力によってリズムカウンタ３８にプリセットされる
値はりズムカウンタ３８の計数値Ｎそのままとなる。す
なわち自動演奏の進行には何の制御も加えられない。

また休符検出回路８で休符が検出されると、比較回路１
５２でＡ−８が成立し、符長一致信号ＬＥＱが生じたタ
イミングでアンド回路Ａ２２のアンド条件が成立し、オ
ア回路０Ｒ１１からアドレスクロック信号ＡＣＫを生じ
させる。

またこの実施例の場合、テンポ制御回路１６で用いられ
るキーオンタイミング信号ＫＯＴはオア回路０Ｒ１２の
出力から得られる。

以上説明したように、この発明によれば操作子の操作タ
イミングに対応して自動演奏の進行が自動的に制御され
るので、自動演奏の進行と押鍵によるマニアル演奏とが
常に一致し、好ましい演奏が得られる。

なお、同音階の音が複数個連続する場合は、これらの音
を１個の音として符長データおよび音高データを形成す
るようにしてもよい。このように構成すると、特に短い
符長の音符が連続する場合においてテンポの安定性が得
られる。

またメロディ音のうち重要な音符のみを抜き出してデー
タを作るようにしてもよい。この場合はデータの簡略化
をはかることができる。

また押鍵タイミングが早かった場合に発生する早送りク
ロックをテンポに追従させたり、符長一致時から指・数
的に速くしたり、再スタートに向い指数的に遅くしたり
するようにしてもよい。これによって演奏の追従を容易
にすることができる。

また過去ｎ個のテン“ボデータによってテンポパルスの
周波数をＩＩＪｌＨする場合、ｎ個のデータにそれぞれ
重みづけをするようにしてもよい。例えば近いデータは
ど大きな重みづけをすれば自然なテンポ制御が可能とな
る。

また自動演奏の基礎となる楽譜データはペタル鍵盤に関
するものまたは下鍵盤に関するものでも同様に実現可能
であることはもちろんである。

また、この実施例では、自動演奏メロディ音形成回路に
よって演奏するメロディ音を常に１音分だけ前にモニタ
ー発音するようにし、演奏者のメロディ演奏を容易にす
るようにしたが、オブリガートデータを記憶したオブリ
ガート発生回路を設け、オブリガートを自動演奏するよ
うにして演奏者の演奏を補助するようにしてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、第２
図は第１図に示す早送り停止制御回路の詳細構成例を示
す回路図、第３図は第１図の装置の動作を説明するタイ
ミングチャート、第４図、第５図、第６図は第１図に示
すテンポ制御回路の詳細構成例を示すブロック図、第７
図はこの発明の他の実施例を示すブロック図である。 １・・・楽譜、２・・・楽譜データ読取装置、３・・・
データメモリ、４・・・アドレスカウンタ、５・・・ス
タートストップ制御回路、６．１ｏ・・・ラッチ回路、
７・・・遅延回路、８・・・体歩検出回路、９・・・メ
ロディ音形成部、１１・・・サウンドシステム、１２・
・・比較回路、１３・・・微分回路、１４・・・セレク
トスイッチ、１５・・・早送り停止制御、１６・・・テ
ンポ制御回路、１７．３８・・・リズムカウンタ、２１
・・・伴奏音形成部、３７・・・ダウンカウンタ、３９
・・・加算器。

Claims (11)

【特許請求の範囲】
1. （１）演奏タイミング情報を記憶する記憶手段と、操作
   子と、該操作子の操作に基づき前記記憶手段から前記演
   奏タイミング情報を演奏順に読出す読出し手段と、前記
   記憶手段から読出された演奏タイミング情報により指示
   される指示タイミングを基準として前記操作子の操作タ
   イミングの遅早を検出する検出手段と、自動演奏手段と
   、前記検出手段の検出出力に対応して前記自動演奏手段
   による自動演奏の停止進行を制御する自動演奏進行制御
   手段とを具えた電子楽器。
2. （２）前記記憶手段は演奏すべき楽音の符長情報を前・
   記演賽タイミング情報として記憶する特許請求の範囲第
   （１）項記載の電子楽器。
3. （３）前記操作子は鍵盤のいずれかの鍵である特許請求
   の範囲第（１）項記載の電子楽器。
4. （４）前記読出し手段は、前記操作子の操作に対応して
   発生されるキーオン信号にもとづき前記演奏タイミング
   情報を読出す特許請求範囲第（１）項記載の電子楽器。
5. （５）前記検出手段は前記読出し手段による演奏タイミ
   ング情報の読出し時点から次の操作子の操作時点まで所
   定のクロックパルスを計数するカウンタと、該カウンタ
   の計数値と前記演奏タイミング情報とを比較する比較回
   路とを具える特許請求の範囲第（１）項記載の電子楽器
   。
6. （６）前記所定のクロックパルスは前記演奏手段の自動
   演奏のテンポを制御するテンポパルスであり、該テンポ
   パルスは前記操作子の操作タイミングにもとづき制御さ
   れる特許請求の範囲第（９項記載の電子楽器。
7. （７）前記自動演奏進行制御手段は前記操作子の操作タ
   イミングが前記演奏タイミング情報の指示するタイミン
   グよりも早いこ、とが前記検出手段の出力にもとづき検
   出されると前記自動演奏手段にる自動演奏の進行を早送
   する自動演奏早送り手段を具えた特許請求の範囲第（１
   ）項記載の電子楽器。
8. （８）前記自動演奏手段はテンポパルスを計数するテン
   ポカウンタの計数値に対応して自動演奏の進行が制御さ
   れるものであり、前記自動演奏早送り手段は該テンポパ
   ルスを該テンポパルスよりも周波数の高いパルスに切換
   えるものである特許請求の範囲第（７）項記載の電子楽
   器。
9. （９）前記自動演奏手段はテンポパルスを計数するテン
   ポカウンタの計数値に対応して自動演奏の進行が制御さ
   れるものであり、前記自動演奏早送り手段は前記テンポ
   カウンタに早送り目標値をプリセットするものである特
   許請求の範囲第（７）項記載の電子楽器。
10. （１０）前記自動演奏進行制御手段は前記演奏タイミン
    グ情報の指示するタイミングになっても未だ加配操作子
    が操作されていないことが前記検出手段の出力にもとづ
    き検出されると前記自動演奏手段による自動演奏の進行
    を停止する自動演奏停止手段を具えた特許請求の範囲第
    （１）項記載の電子楽器。
11. （１１）前記自動演奏手段はテンポパルスを計数するテ
    ンポカウンタの計数値に対応して自動演奏の進行が制御
    されるものであり、前記自動演奏停止手段は前テンポカ
    ウンタへのテンポパルスの供給を禁止するものである特
    許請求の範囲第（１０）項記載の電子楽器。