JPS5825258A - 相補形ｍｏｓ集積回路 - Google Patents
相補形ｍｏｓ集積回路Info
- Publication number
- JPS5825258A JPS5825258A JP56124903A JP12490381A JPS5825258A JP S5825258 A JPS5825258 A JP S5825258A JP 56124903 A JP56124903 A JP 56124903A JP 12490381 A JP12490381 A JP 12490381A JP S5825258 A JPS5825258 A JP S5825258A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layers
- channel
- wiring
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/857—Complementary IGFETs, e.g. CMOS comprising an N-type well but not a P-type well
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
こＯ発ＩｐＩ紘多層金属配−を有する黴ａ化榔造の相補
％ＭＯＩＪｌ積１１１１ＫＩＩするものである。
％ＭＯＩＪｌ積１１１１ＫＩＩするものである。
従来、相補＄ＭＯ畠集積Ｉ回路紘デチャネルＯＭｏｌ）
ランジスタとＮチャネル０Ｍ０ＩＴｈ？）’ジスタを同
一基板上に形成し、こＯＰチャネルおよびＮチャネルの
Ｍ０８トランジスタを相互Ｋｍ絖するため、ソース・ド
レインの拡散領域に穴を明け、ムｔなど０ＥＩＩＩ金属
を使用し、［ＩＩ配−金属と拡散領域と管接続するもの
である〇一方、近年集積回ｊＩＫおける微細化技術が進
歩すると共に縦方向の構造ｔＩｌｌＩｌ化する必要が出
てきた。飼えば難チャネルのＭ０８トランジスタのソー
ス・ドレインの接合深さ紘α３μｍ１！！度の浅い接合
が必要とされ、これ＃ｉ砥素のイオン注入ｏｆＢＬ術に
よって実現する仁とができる◇しかし、このような浅い
接合にムＬなどの金属ｔ−接触させ熱処理を行なうと、
ａとシリプンが反応し、ムＬがこの接合管突き抜は基板
に這するスバイタ現象が発生し、特性を劣化させる。こ
れを避けるため、ＮチャネルのシングルチャネルＭｏｇ
ＩＣなどＫｋｖ％てれこの接触ｓＫ穴＠妙後リンなどＯ
拡散定数の大きい不純物を拡散さそ、接触部のみ深い接
合部とし、スパイクの問題を避妙ている。
ランジスタとＮチャネル０Ｍ０ＩＴｈ？）’ジスタを同
一基板上に形成し、こＯＰチャネルおよびＮチャネルの
Ｍ０８トランジスタを相互Ｋｍ絖するため、ソース・ド
レインの拡散領域に穴を明け、ムｔなど０ＥＩＩＩ金属
を使用し、［ＩＩ配−金属と拡散領域と管接続するもの
である〇一方、近年集積回ｊＩＫおける微細化技術が進
歩すると共に縦方向の構造ｔＩｌｌＩｌ化する必要が出
てきた。飼えば難チャネルのＭ０８トランジスタのソー
ス・ドレインの接合深さ紘α３μｍ１！！度の浅い接合
が必要とされ、これ＃ｉ砥素のイオン注入ｏｆＢＬ術に
よって実現する仁とができる◇しかし、このような浅い
接合にムＬなどの金属ｔ−接触させ熱処理を行なうと、
ａとシリプンが反応し、ムＬがこの接合管突き抜は基板
に這するスバイタ現象が発生し、特性を劣化させる。こ
れを避けるため、ＮチャネルのシングルチャネルＭｏｇ
ＩＣなどＫｋｖ％てれこの接触ｓＫ穴＠妙後リンなどＯ
拡散定数の大きい不純物を拡散さそ、接触部のみ深い接
合部とし、スパイクの問題を避妙ている。
しかしながら、従来ａＳＳ形ＭＯＩＪＩＩＩＩ１１閏路
でＵＰチャネルとＮチャネル線ソース・ドレイン不純物
のタイプが異なるため、ζ０＊触部に穴明したのち、同
時に深い拡散を行なうことができな−ため、Ｐチャネル
とＮチャネルを数置に行なわなければならない０このた
め、特別のマスクと７オトリソグラフイの追加が必要と
なるなどＯ欠点があった。
でＵＰチャネルとＮチャネル線ソース・ドレイン不純物
のタイプが異なるため、ζ０＊触部に穴明したのち、同
時に深い拡散を行なうことができな−ため、Ｐチャネル
とＮチャネルを数置に行なわなければならない０このた
め、特別のマスクと７オトリソグラフイの追加が必要と
なるなどＯ欠点があった。
したがって、この発明の目的はマスク０枚数を増大させ
ることなく、一方の拡散領域と金属ａｍ舎ｌｉＯみ拡散
接合深さを大匙（とることができるようにし、配線金属
０１＆板へのスパイクを防止することができる相補９Ｍ
Ｏ８集積ｇｕｉを提供する。
ることなく、一方の拡散領域と金属ａｍ舎ｌｉＯみ拡散
接合深さを大匙（とることができるようにし、配線金属
０１＆板へのスパイクを防止することができる相補９Ｍ
Ｏ８集積ｇｕｉを提供する。
ものである。
このような目的を連成するため、この発明はＮチャネル
Ｍｏ１ｔ、 ）ランジスタＯソース・ドレインなどの
１＋拡散領域と配線金属の接合を＄１１０配艙層金属で
行ない、ｐチャネルＭ０８トランジスタのソース・ドレ
インなどのν・＋拡散領域と配線金属の接合を第２の配
線層で行なう％Ｏであ夕、以下実施ガを用いて詳細に説
明する０ 図はこの発明に係る相補形ＭＯＢ集積回路の一実施ｆ１
１を示す断面図である。同図において、（１）は例えば
Ｐ形のシリコン単結晶の１＆板、（７）紘例えばＰチャ
ネルＭｏ１ｇ ）ランジスタの基板を構成する通常１ウ
エルと称する態形の拡散領域、（３ＪＦｉＮチャネルＭ
ＯＢ）ツンジスタのソースとドレイ／を構成する鳳＋拡
散領域、（４）はＰチャネルＭＯ１ｌ ）ランジスタ
のソースとドレイ／を構成するｐ十拡散領域、（５）は
上部配線層と下部トランジスタｔＪ８級するシリコン酸
化膜などの絶縁膜、儂）はポリシリコンで形成したＭｏ
１ｌ ）ランジスタのゲート、（イ）は通常の７オ）９
ソグラフイによって蒸着したＡｊ ｆｉたａＡｔｇｉな
どの第１０１！ＩＩＩ層金属、（８）は例えばシリコン
窒化層など０絶綴層、０紘通常の７オトリノグラフイに
よって蒸着し九ムｔ−またはムｔ８１１にどの第２０配
一層金属である。
Ｍｏ１ｔ、 ）ランジスタＯソース・ドレインなどの
１＋拡散領域と配線金属の接合を＄１１０配艙層金属で
行ない、ｐチャネルＭ０８トランジスタのソース・ドレ
インなどのν・＋拡散領域と配線金属の接合を第２の配
線層で行なう％Ｏであ夕、以下実施ガを用いて詳細に説
明する０ 図はこの発明に係る相補形ＭＯＢ集積回路の一実施ｆ１
１を示す断面図である。同図において、（１）は例えば
Ｐ形のシリコン単結晶の１＆板、（７）紘例えばＰチャ
ネルＭｏ１ｇ ）ランジスタの基板を構成する通常１ウ
エルと称する態形の拡散領域、（３ＪＦｉＮチャネルＭ
ＯＢ）ツンジスタのソースとドレイ／を構成する鳳＋拡
散領域、（４）はＰチャネルＭＯ１ｌ ）ランジスタ
のソースとドレイ／を構成するｐ十拡散領域、（５）は
上部配線層と下部トランジスタｔＪ８級するシリコン酸
化膜などの絶縁膜、儂）はポリシリコンで形成したＭｏ
１ｌ ）ランジスタのゲート、（イ）は通常の７オ）９
ソグラフイによって蒸着したＡｊ ｆｉたａＡｔｇｉな
どの第１０１！ＩＩＩ層金属、（８）は例えばシリコン
窒化層など０絶綴層、０紘通常の７オトリノグラフイに
よって蒸着し九ムｔ−またはムｔ８１１にどの第２０配
一層金属である。
次に、上記構成による相補形ＭＯｉｌ集積回路の製造方
法について説明する。
法について説明する。
まず、Ｐ形のシリコン単結晶の１ＩＩｓ板（υ中にＰチ
ャネルＭｏｌ ）ランジスタおよびＮチャネルＭＯＢト
ランジスタ管形成する。次に、ＮチャネルＭＯＩトツン
ジスタのソース・ドレインおよびそ０＊０浅い鳳＋拡散
領域Ｃ）に通常０７オトリソダ２フイとエツチングによ
って穴ｔ−明ける。そして、この穴からイオノ注入法に
よ３９１えばリンを５ＸＩＯＩＩ／ａｍ ”注入し、レ
ジストを除去した後、ｘｏｏｏ’ｃで３０分熱処理を行
なう０この結果、餉記鳳＋拡散領域（３）Ｋ拡約ｘｐｍ
ＯＮ４所的に深−接合が得られる。この値は配線金属の
基板（１）へのスパイクに対して十分な深さである。次
に、ムｔｔたはＵ８１などの第１０配一層金属ｆｆ）を
蒸着し、通常０７オトｔノグラフイを行なう０そして、
プラズマＣＶＤ法によタシリコン窒化ＩＮ儂）を積層す
る０次に、第１０配一層金属（イ）と第ｚの配線層金属
（至）とｔ接続するためのスルーホールを７オトリノ！
ラフイで穴あけすると共ＫＰチャネルＭＯ畠 トランジ
スタのソース・ドレインおよびその他ＯＪＦ◆拡散領域
に穴あけする０そして、ｊｌＩｌの配一層金属σ）と第
２０配線層金属（９）と０ｒＲＯ絶縁属働會ガえｔｆｃ
Ｆａ （Ｄ；ｉ’ツズマエッチングを行なう０次に。
ャネルＭｏｌ ）ランジスタおよびＮチャネルＭＯＢト
ランジスタ管形成する。次に、ＮチャネルＭＯＩトツン
ジスタのソース・ドレインおよびそ０＊０浅い鳳＋拡散
領域Ｃ）に通常０７オトリソダ２フイとエツチングによ
って穴ｔ−明ける。そして、この穴からイオノ注入法に
よ３９１えばリンを５ＸＩＯＩＩ／ａｍ ”注入し、レ
ジストを除去した後、ｘｏｏｏ’ｃで３０分熱処理を行
なう０この結果、餉記鳳＋拡散領域（３）Ｋ拡約ｘｐｍ
ＯＮ４所的に深−接合が得られる。この値は配線金属の
基板（１）へのスパイクに対して十分な深さである。次
に、ムｔｔたはＵ８１などの第１０配一層金属ｆｆ）を
蒸着し、通常０７オトｔノグラフイを行なう０そして、
プラズマＣＶＤ法によタシリコン窒化ＩＮ儂）を積層す
る０次に、第１０配一層金属（イ）と第ｚの配線層金属
（至）とｔ接続するためのスルーホールを７オトリノ！
ラフイで穴あけすると共ＫＰチャネルＭＯ畠 トランジ
スタのソース・ドレインおよびその他ＯＪＦ◆拡散領域
に穴あけする０そして、ｊｌＩｌの配一層金属σ）と第
２０配線層金属（９）と０ｒＲＯ絶縁属働會ガえｔｆｃ
Ｆａ （Ｄ；ｉ’ツズマエッチングを行なう０次に。
絶ａｌｌ！（５）を例えばＣｓ Ｆ、のプラズマエツチ
ングして、ＰチャネルＭＯ８トランジスタのソース・ド
レイン（４）に穴をあける。このとき、スルーホール部
の第１０配線層金属ｑ）はエツチングされることはない
。そして、第２０配線層金属（旬を蒸着し、フォトリン
グラフィを行なう。
ングして、ＰチャネルＭＯ８トランジスタのソース・ド
レイン（４）に穴をあける。このとき、スルーホール部
の第１０配線層金属ｑ）はエツチングされることはない
。そして、第２０配線層金属（旬を蒸着し、フォトリン
グラフィを行なう。
なお、微細化ＣＭＯＢプロセスにおいても一＋拡散領域
は不純物としてｌロンを使用するため、ｎ十拡散領域（
通常砒素を使用する）Ｋ比べ、接合が深いと共に、配線
材料として＾ｔを使用した場合、ＡＡＦｉｐ形不純物で
あるため、スパイクの問題は態形ｓｍ刻てはない◎しか
し、問題が生ずる場合は第２０金属層ｌ！−を蒸着する
前にさらにＰ形のイオン注入するなどの方法をとること
もできる。
は不純物としてｌロンを使用するため、ｎ十拡散領域（
通常砒素を使用する）Ｋ比べ、接合が深いと共に、配線
材料として＾ｔを使用した場合、ＡＡＦｉｐ形不純物で
あるため、スパイクの問題は態形ｓｍ刻てはない◎しか
し、問題が生ずる場合は第２０金属層ｌ！−を蒸着する
前にさらにＰ形のイオン注入するなどの方法をとること
もできる。
以上、詳細に説明したように、ζ０発鴫にょる相補形Ｍ
ｏ８集積回路によれば多層金属配線を有する微細構造Ｃ
ＭＯ＆！ＩＣ［おいて、マスク枚数を増大させることな
く、−万の拡散領域と金属の接合部のみ拡散兼合深さを
大きくとることができ手続補正書（自発） 特許庁長官殿 ■、事件の表示 特願昭 ５＄６−１！！４９０
３号２、発明の名称 相補形ＭＯ−集積回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第６頁第１〜２行の「プラズマエツチングして」
を「プラズマエツチングを行い」と補正する。
ｏ８集積回路によれば多層金属配線を有する微細構造Ｃ
ＭＯ＆！ＩＣ［おいて、マスク枚数を増大させることな
く、−万の拡散領域と金属の接合部のみ拡散兼合深さを
大きくとることができ手続補正書（自発） 特許庁長官殿 ■、事件の表示 特願昭 ５＄６−１！！４９０
３号２、発明の名称 相補形ＭＯ−集積回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第６頁第１〜２行の「プラズマエツチングして」
を「プラズマエツチングを行い」と補正する。
以 上
Claims (1)
- ｐ＋ヤ４ ｋ Ｍ Ｏ畠トランジスタと夏チャネルＭａ
ｉｌ）ランジスタとを同−基較上に形成し、多層金属配
線によって相互Ｋｍｌ！する相＠＠ＭＯ１ｔ集積回路に
おｉて、ＮチャネルＭＯＩ ）うｙジスタのソース・ド
レインなどのＩＩ十拡散領域と配艙金属とＯ接合を第１
の配線層金属で行なｉ％シチャネルＭ０８ トランジス
タのツースリドレインなどのか◆拡散領域と配−金属の
兼合とｔ露２０配一層金属で行なうこと管轡黴とする１
１Ｉ＠形ＭＯ露集ＩＩ間路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56124903A JPS5825258A (ja) | 1981-08-07 | 1981-08-07 | 相補形ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56124903A JPS5825258A (ja) | 1981-08-07 | 1981-08-07 | 相補形ｍｏｓ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825258A true JPS5825258A (ja) | 1983-02-15 |
| JPH0377667B2 JPH0377667B2 (ja) | 1991-12-11 |
Family
ID=14896955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56124903A Granted JPS5825258A (ja) | 1981-08-07 | 1981-08-07 | 相補形ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182254A (ja) * | 1985-02-08 | 1986-08-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1981
- 1981-08-07 JP JP56124903A patent/JPS5825258A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182254A (ja) * | 1985-02-08 | 1986-08-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377667B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2635809B2 (ja) | 半導体装置及びその製造方法 | |
| US5489545A (en) | Method of manufacturing an integrated circuit having a charge coupled device and a MOS transistor | |
| JPS5825258A (ja) | 相補形ｍｏｓ集積回路 | |
| US7138311B2 (en) | Semiconductor integrated circuit device and manufacture method therefore | |
| JPS60169163A (ja) | 半導体装置 | |
| JPS62213277A (ja) | 半導体装置の製造方法 | |
| JPH01155654A (ja) | 相補型集積回路 | |
| JP3138263B2 (ja) | 半導体装置の製造方法 | |
| JPH1041503A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US8044487B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2576128B2 (ja) | 集積回路装置 | |
| JPH02290059A (ja) | 半導体集積回路装置 | |
| JP2921266B2 (ja) | コンプリメンタリｍｏｓ型集積回路装置 | |
| RU2124252C1 (ru) | Способ изготовления кмоп ис базовых матричных кристаллов (бмк) | |
| JP3918696B2 (ja) | 半導体装置の製造方法 | |
| JPS63227045A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| RU2029414C1 (ru) | Способ изготовления структур кмоп бис | |
| JPS58124269A (ja) | 相補型絶縁ゲート電界効果半導体装置の製造方法 | |
| JPS627710B2 (ja) | ||
| JPH04180238A (ja) | Ｄｍｏｓ型半導体装置の製造方法 | |
| JPS628553A (ja) | 半導体装置 | |
| JPS63213959A (ja) | 半導体装置の製造方法 | |
| JPH0917947A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6278871A (ja) | 相補型ｍｏｓトランジスタの配線形成方法 | |
| JPH0319709B2 (ja) |