JPS5827285A - パタ−ン出力方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパターン出力方式に関するものであり、更に詳
しくは、ホスト装置から供給された文字コード等のコー
ドデータを文字パターン等のパターンデータに変換し、
プリンタ等の出力装置によってパターンを出力するパタ
ーン出力方式に関するものである。

第１図は従来のパターン出力方式のブロック図であシ、
図中１０はホスト装置、１１はホスト装［１０のデータ
バス、加はプリンタ制御装置、（資）はプリンタ装置を
示す。

ホスト装置１０はプリンタ制御袋ｆ２０に対して文字デ
ータや制御データをデータバス１１を介してコード化し
て供給する装置である。

プリンタ制御装置側はＩ１０インタフェイス部２１、シ
リアルインクフェイス部２２を具備している。

Ｉ１０インタフェイス部２１はホスト装置１０との間の
インタフェイスであり、入出力データのバッファリング
やタイミング制御等を行なうものである。

シリアルインタフェイス部ｎはプリンタ装置（ト）との
間のインタフェイスでアシ、パラレルデータをシリアル
データに変換するものである。

プリンタ装置（至）はシリアルインタ７エイス部３１、
ＣＰｉＪ３２、制御メモリ３３、文字コードバッファあ
、文字パターン発生回路３５、印字制御部３６、内部バ
ス３７、印字機構部側を具備している。

シリアルインタフェイス部３１はプリンタ制御装置側と
の間のインタフェイスであシ、プリンタ制御装置側から
供給されたシリアルデータを保持し、パラレルデータと
して出力する様になされている。

ＣＰＵ３２はプリンタ装置（９）の制御を行なうもので
ある。

制御メモリ３３はプリンタ装置間の制御用プログラムが
格納されたメモリである。

文字コードバッファあはプリンタ制御装置側から供給さ
れる文字コードを一行分保持するバッファである。

文字パターン発生回路３５はプリンタ４ｆｃ置３０が印
字できる全ての文字パターンが格納されたメモリであ夛
、文字コードバッファ３４に格納される文字コードによ
りアクセスされる様になされている。

文字パターン発生回路あはリードオンリーメモリで構成
されてもリードライトメモリで構成されてもよい。

印字制御部あけ印字機構部３８に対する改行制御その他
の制御を行なうものである。

印字機構部間はドツトプリンタを具備している。

次に動作を説明する。

ポスト装置１０から１文字分の文字コードがデータバス
１１を介してＩ１０インタフェイス部２１に供給される
。

この文字コードはシリアルインタフェイス部２２にニジ
シリアルなコードに変換されシリアルインタフェイス部
おに供給される。

シリアルインクフェイス部３３にシリアルなコードとし
て供給された文字コードはパラレルな状態でシリアルイ
ンタフェイス部３３に保持される。

シリアルインタフェイス部おに保持された文字コードは
ＣＰＵ３２によって読み出され、文字コードバッファあ
の先頭番地に格納される。

続いてＣＰＵ３２によって、シリアルインタフェイス部
３トシリアルインタフエイス部２２−Ｉ１０インタフェ
イス部２１・データバス１１を介して、受信動作終了ス
テータスがホスト装置１０に送られる。

ホスト装置１０は受信動作終了ステータスによって、第
１番目の文字コードがプリンタ装置（ト）に受信された
ことを知シ、その結果ホスト装置１０から次の文字コー
ドがデータバス１１に出力され、以下同様にして１行分
の文字コードが文字コードバッファ調に順次格納される
。

又文字コードが文字コードバッファ３４に格納される毎
に受信動作終了ステータスがホスト装置１（］に供給さ
れる。

受信動作終了ステータスによシ、１行分の文字コードが
全てプリンタ装置（９）に受は付けられたことをホスト
装置１０が知ると、ホスト装置１０から印字開始命令が
出力される。

この印字開始命令もコード化されて、先の文字コードと
同様にしてプリンタ装置３０に供給される。

ＣＰＵ３０は印字開始命令をシリアルインタフェイス部
；」１から読み出すと印字動作の実行に入る。

先ず、文字コードバッファの先頭番地から文字コードが
読み出され、この文字コードをアドレスとして文字パタ
ーン発生回路３５から文字パターンが読み出される。

読み出された文字パターンは内部バス３７を介して、印
字制御部間に供給される。

印字制御部３６は印字機構部３７を制御して、文字パタ
ーンを出力させる。

しかしながらこのようなパターン出力方式には次の様な
欠点がある。

■　先ず、漢字パターンを扱う場合、１文字あたりのビ
ット数が極めて多いうえ文字種も多い為パターン発住回
路が大型かつ高価なものになるのは周知の通シである。

そして、従来の方式によった場合、ホスト装置が多くの
プリンタ装置を制御する為にはプリンタ装置毎に文字パ
ターン発生回路を用意しなければならずコストが上昇す
る。

■　更に文字パターン発生回路をリードライトメモリで
構成した場合、プリンタ装置の数と同数の文字パターン
発生回路の内容の曹き替え等をホスト装置がサポートす
る為、ポスト装置の負担が大きくなる。

本発明はこの様な欠点に鑑みてなされたものでアシ、パ
ターン発生回路をプリンタ制御装置に設け、このパター
ン発生回路を複数のプリンタ装置が共有することを可能
ならしめることによシ、パターン発生回路の利用効率の
向上を図シ、もってコストの低減を図ることを第１の目
的とする。更に、本発明はパターン発生回路がリードラ
イトメモリで構成された場合において、パターン発生回
路を管理する上でのホスト装置の負担を軽減させること
を第２の目的とする。

以下図面を参照し、本発明の一実施例を詳細に説明する
。

第２図は本発明の一実施例を示すブロック図であり、図
中４０はホスト装置、４１はポスト装置４ｏのデータバ
ス、関はプリンタ制御装置、　６０はプリンタ装置を各
々示している。

ホスト装［１４０はプリンタ制御部ｗ５ｏに対してコー
ド化された文字データや制御データをデータバス４１を
介して供給する装置である。

プリンタ制御装置シ）はＩ１０インタフェイス部５１、
シリアルインタフェイス制御部５２、文字パターン発生
回路５３、シリアルインクフェイス部間・５５を具備し
ている。

Ｉ１０インタンエイス部５１はホスト装［４０との間の
インタフェイスであ）、入出力データのバッファリング
やタイミング制御等を行なうものである。

７− シリアルインタフェイス制御部５２はシリアルインタフ
ェイス部５４・５５の選択制御・文字パターン発生回路
５３の読み出し制御・プリンタ装置との交信等を行なう
為のものである。

文字パターン発生回路５３はプリンタ装置６０が印字で
きる全ての文字パターンが格納されたメモリであシ、リ
ードオンリーメそりで構成されてもリードライトメモリ
で構成されてもよい。尚、文字パターン発生回路５３が
リードライトメモリで構成される場合にあっては、その
内容はホスト装置４゜によって予め用意されることはい
う壕でもがい。

シリアルインタフェイス部調はプリンタ装置６０との間
のインタフェイスであシ、パラレルデータをシリアルデ
ータに変換するものである。

シリアルインタフェイス部５５は図示せぬ他の出力装置
とのインタフェイスであり、シリアルインタフェイス部
５４と同様のものである。

プリンタ装Ｗ６０はシリアルインクフェイス部６１、Ｃ
ＰＵ６２、制御メモリ６３、文字コードバッファ６４、
文字パターンバッファ６５、印字制御部間、内部バ８− ス６７、印字機構部６８を具備している。

シリアルインクフェイス部６１はプリンタ制御装置間と
の間のインクフェイスであり、プリンタ制御装置加から
供給されたシリアルデータを保持し、パラレルデータと
して出力する様になされている。

ＣＰ　Ｕ　６２はプリンタ装置（イ）の制御を行なうも
のである。

制御メモリ６３けプリンタ装置制御用プログラムが格納
されたメモリである。

文字コードバッファ６４はプリンタ制御装置間から供給
された文字コードを一行分保持するバッファである。

文字パターンバッファ６５はプリンタ制御装置５０から
供給された文字パターンを１行分保持するバッファであ
シ、文字パターンバッファ６５のアドレスハ文字コード
バッファ６５のアドレスと１対１に対応している。

印字制御部６６は印字機構部６８に対する改行制御その
他の制御を行なうものである。

印字機構部６８はドツトプリンタを具備している。

次に動作を説明する。

ホスト装置４０から１文字分の文字コードがデータバス
４１を介してＩ１０インタフェイス部５１に供給される
。

この文字コードはシリアルインタフェイス制御部５２に
よって読み出され、シリアルインクフェイス部ヌによシ
リアルパーンに変換されシリアルインタフェイス部６１
に供給される。

シリアルインタフェイス部６１にシリアルなコードとし
て供給された文字コードはパラレルか状態でシリアルイ
ンタフェイス部６１に保持される。

シリアルインタフェイス部６１に保持された文字コード
はＣＰ　Ｕ　６２によって読み出され５文字コードバッ
ファ６４の先頭番地に格納される。

続いてＣＰＵ６２から文字パターン転送要求が出され、
この文字パターン転送要求はシリアルインタフェイス部
６１・具を介しプリンタ制御装置５０に供給される。

その結果、今、プリンタ装置ωに供給された文字コード
に対応した文字パターンが文字パターン発生回路５３か
ら読み出される。

この文字パターンはシリアルインタフェイス部６１によ
ってシリアルパターンに変換され、シリアルインタフェ
イス部６１に供給される。

シリアルインタフェイス部６１にシリアルなパターンと
して供給された文字パターンはパラレルな状態でシリア
ルインタフェイス部６１に保持される。

シリアルインタフェイス部６１に保持された文字パター
ンはＣＰＵ６２によって読み出され、文字パターンバッ
ファ６５の先頭番地に格納される。

続いてＣＰＵ６２から受信動作終了ステータスを出し、
受信動作終了ステータスはプリンタ制御部間を介してホ
スト装置に伝えられる。

ホスト装置１０は、これによって次の文字コードの転送
動作に入る。

以下同様にして、１行分の文字コードがポスト装置４０
からＩ１０制御部５０に順次供給され、１行分の文字コ
ードが文字コードバッファ６４に、１行分の文字パター
ンが文字パターンバッファ韻に順次格納される。

１行分の最後の文字パターンが文字パターンバッファ酷
に格納された時にプリンタ装置艶から送られた受信動作
終了ステータスによシ、１行分の文字コード及び文字パ
ターンが全てプリンタ装置に与えられたことをホスト装
置４０が知ると、ホスト装置釦から印字開始命令が出力
される。

この印字開始命令も先の文字コードと同様にしてプリン
タ装置印に供給される。

ＣＰＵ６２は印字開始命令をシリアルインタフェイス６
１から読み出すと印字動作の実行に着手する。

先ず、文字コードバッファＢの先頭番地から文字コード
が読み出される。

文字コードの一部ピットは制御ピットと定義されており
、制御ピットが示す制御情報は内部バス６７を介して印
字制御部６６に与えられている。

次に文字パターンバッファ６５の先頭アドレスから文字
パターンが読み出され読み出された文字パターンは内部
バス・）６７を介して印字制御部６６に供給される。

印字制御部６６は文字コード中の制御情報によシ印字機
構部絽を制御し文字パターンを出力させる。

以下同様にして１行分の文字パターンが出力される。

１行分の文字パターンが全て出力されると、印字動作終
了ステータスがＣＰＵ６２から出力され、ホスト装置は
第２行目の文字コードの出力動作に入る。

尚、上記においてはプリンタ装置を１つだけ接続した例
を示したが、プリンタ制御部Ｎｔ５０の内部バス５（５
にｎ個のシリアルインタフェイス部を接続することによ
り、ｎ個のプリンタ装置を接続することが可能となる。

又、上記においては出力装置の１例としてプリンタ装置
を用いた例を示したが、プリンタ装置以外でも同様の文
字パターンを用いる装置であれば接続することが可能で
ある。

又、上記においては文字パターンのみを扱う例を説明し
たが、それ以外のパターンを扱いうろことは当然である
。

更に上記においてはポスト装置はプリンタ装置のステー
タスを監視することを前提として説明したが、割込方式
をとっても差しつかえない。

以上説明した様に、本発明によれば、プリンタ制御装置
、即ち、出力制御装置に設けられたパターン発生回路を
複数の出力装置で共有できるので、パターン発生回路の
利用効率が高まシ、大幅なコスト軽減が図られる。

更にパターン発生回路がリードライトメモリで構成され
る場合において、ホスト装置は出力装置の数にかかわら
ず噌−のパターン発生回路のみの内容をサポートすれば
よいので、ホスト装置の負担も大幅に軽減される。

尚、本発明によった場合、出力制御装置と出力装置の間
の伝送効率は低下するが、印字機構部等のメカニカルな
場所の速度と比較した場合は十分に速いので、システム
全体として見た場合の影響は全くない。

【図面の簡単な説明】

第１図は従来のパターン出力方式のブロック図。 第２図は本発明のパターン出力方式のブロック図。 ４０・・・ホスト装置　　　５０・・・プリンタ制御装
置５１・・・Ｉ１０インタフェイス部 ５２・・・シリアルインタフェイス制御部５３・・・文
字パターン発生回路 詞０５５・６１・・・シリアルインタフェイスω・・・
プリンタ装置　　６２・・・ＣＰ　Ｕ６３・・・制御メ
モリ　　　６４・・・文字コードバッファ６５・・・文
字パターンバッファ　閉・・・印字制御部部・・・印字
機構部 特許出願人　東京芝浦電気株式会社 代理人　弁理士　則　　近　　憲　　佑（イ１１！１名
）

Claims (1)

1. 【特許請求の範囲】 （］）　　ホスト装置と該ポスト装置からパラレルデー
   タな供給される出力制御装置と該出力制御装置からシリ
   アルデータを供給される出力装置とからなり、 前記ホスト装置から前記出力制御装置に供給されたコー
   ドデータをパターンデータに変換してパターンを出力す
   るパターン出力方式において、 前記出力制御装置は供給されたコードデータに対応した
   パターンデータが読み出されるパターン発生回路を具備
   し、 前記ホスト装置から供給されたコードデータによシ前記
   パターン発生回路から読み出されるパターンデータを前
   記出力装置に供給することを特徴とするパターン出力方
   式。 （２、特許請求の範囲第１項記載のパターン出力方式に
   おいて、前記パターン発生回路が前記ホスト装置によシ
   書き替え可能なリードライトメモリで構成されたことを
   特徴とするパターン出力方式。 （３）　　特許請求の範囲第１項又は第２項記載のパタ
   ーン出力方式において、前記出力制御装置に複数の出力
   装置がインタフェイスされたことを特徴とするパターン
   出力方式。