JPS5828609B2

JPS5828609B2 - トクシユメイレイシヨリソウチ

Info

Publication number: JPS5828609B2
Application number: JP48114325A
Authority: JP
Inventors: エイフアンドゴールエイチ; エイデラジブルース; ビーヒユーズレオナード
Original assignee: Digital Equipment Corp
Current assignee: Digital Equipment Corp
Priority date: 1972-10-10
Filing date: 1973-10-11
Publication date: 1983-06-17
Also published as: JPS49100938A; CA1013861A; GB1429323A; DE2350871A1; IE40138B1; IE40138L

Description

【発明の詳細な説明】

本発明は、一般的にはデータ処理装置に関連し、更に詳
しく述べると、別個のクラスの命令を実行することがで
きるデータ処理装置に関する。背景技術データ処理装置における中央演算処理装置は、普通機械
命令として知られている一組の命令を実行することがで
きることを特徴とする。これらの命令は、「ワード向き」であることが普通で
ある。すなわち、命令は、命令を記憶する記憶装置内の１ワー
ド内のディジタル・ビットの数と等しい長さを持つ単一
のデータ・フードに作用する。しかしながら、たとえば浮動小数点算術演算のように、
２又はそれ以上の記憶用のワードを必要とするデータに
ついて演算を実行することが、ある場合には望ましい。浮動小数点機能で使われるデータは、通常整数および小
数部分を分離する小数点を持った固定小数点２進数とし
て記憶される。しかしながら、浮動小数点演算は、浮動小数点形式の数
で実行される。従って、固定小数点数を指数と仮数とから成る浮動小数
点形式に変換することが必要である。２進表記法では、仮数は、すぐ左に２進小数点を持ち、
その２進小数点の左に符号ビットを持った小数である。指数値は、「２」のべき乗を表わし、それにより仮数は
乗ぜられ、固定小数点形式を得る。通常、仮数は前にある０を取除き、仮数を左にシフトし
、同時に指数減小することにより「正規化」される。通常の「ワード向き」命令は浮動小数点数で作動するこ
とはできない。従って、このデータを取扱うことができる浮動小数点命
令のような別個のクラスの命令を持つのが普通である。命令は別個のクラスにあるとはいえ、プログラムにとっ
ては、そのプログラミングの仕事を簡単化するために、
機械および浮動小数点の両方の命令を混ぜることができ
ることが極めて望ましい。浮動小数点命令は、特別の応用用の特殊クラスを表わす
。他のクラスは他の応用のために定められうる。たとえば、あるクラスの命令は、正弦および余弦匝を直
接得るための命令のような各種の三角関数に基づいても
よい。従って、特殊クラスの命令を実行することができるデー
タ処理装置は、そのクラスにより実行される機能が、中
央演算処理装置に対する重大な変換を必要とせずに容易
に変更されるならば、一層融通性があり望ましい。ここで、本明細書中においては、中央演算装置が通常実
行できる普通の機械命令とは別個のクラスの命令の１例
として浮動小数点命令について説明されているが、本発
明は、このような浮動小数点命令に限らず、中央演算処
理装置が通常実行できる普通の機械命令とは異なる特殊
クラスの命令がその他にも考えられるので、本発明はこ
れらのすべての特殊クラスの命令にも同様に適用しうる
ものであるので、本明細書において、浮動小数点命令を
含めてこれらのすべての特殊クラスの命令を意味する用
語として「特殊命令」なる用語が使用されており、また
、このような特殊クラスの命令を実行しうる特別設計の
処理装置を意味する用語として「特殊命令処理装置」な
る用語が使用される。従来技術あるデータ処理機械においては、中央演算処理装置は特
殊命令を実行するための特別な回路を含んでいる。この「ハードウェア」的方法でも、浮動小数点命令は、
通常の機械命令を行なうよりかなり多くの時間が、その
演算を終了するために必要であることが普通である。浮動小数点命令も含めて、順次全ての命令を中央演算処
理装置が実行する時、浮動小数点命令の追加は、与えら
れたプログラムを完了するのに必要な全時間を極めて増
加する。更に、ハードウェア的方法は製造される時に回路が中央
演算処理装置に組入れられることが必要であり、その結
果、中央演算処理装置における特殊クラスの命令が前も
って定められる。特殊クラスにより行なわれる機能は、あまり容易に修正
されない。もう１つの方法は、浮動小数点機能を実施するための機
械命令のセットから戒るサブルーチンを使うことである
。中央演算処理装置は、浮動小数点命令をプロセッサを適
当なサブルーチンを実行するようにし向ける命令として
使うだけである。この方法は、特殊クラスの命令により行なわれる機能を
比較的簡単に変更することを可能にしている。しかしながら、この方法は、普通ノ・−ドウエア的方法
より極めて遅い。その他の先行技術のデータ処理装置は別個の機能モジュ
ールを並列に使っている。各モジュールは別個の機能を行ない。データを記憶装置から直接に検索し、又は逆に直接記憶
することにより独立して作動する。浮動小数点命令に関しては、各モジュールは、単一の浮
動小数点命令又は多くても限定されたグループに従って
作動する。モジュールは並列して作動するので、２つ又はそれ以上
が同時に作動する。単一の演算を実行するのに必要とされる時間は、これま
でのハードウェア的方法とほぼ同じであるが、モジュー
ルの並列的性質は、特殊命令を含むプログラムを実行す
るための時間を極めて減少する。各モジュールは独立して作動することが可能でなければ
ならないので、回路の冗長性が必要である。各モジュールは通常１つの機能だけ行ない、他の機能用
には容易に変換されえない。これまで、並列モジュールを使うこの方法は大型データ
処理装置に限定されてきた。従来技術の問題点特殊命令（例えば、浮動小数点）を処理するための前述
した従来の３つの方法のうち最初の２つの方式、すなわ
ち、中央演算処理装置がその他の命令としてその特殊命
令を単に処理していく方式及び中央演算処理装置がその
特殊命令を処理するためサブルーチンへ飛び越しを行な
うようなサブルーチン方式では、中央演算処理装置がそ
の特殊命令の処理のために使用されてしまっているので
その間に他の処理を行なうことができないという欠点が
ある。また、３番目の従来方式では、多数の処理装置が並列に
接続されていて、それらの並列動作を行ないうるように
するために各モジュールに付加的な回路を必要とすると
いう問題点を有している。発明の目的従って、通常の機械命令と混ぜられうる特殊クラスの命
令を実行するために、中央演算処理装置に接続可能な装
置を提供することが、本発明の目的である。中央演算処理装置と平行して作動し、特殊クラスの命令
を処理するための装置を提供することが本発明のもう１
つの目的である。本発明の更にもう１つの目的は、特殊セットの命令を実
行し、しかも命令が実行する機能が容易に変えられうる
ような装置を提供することである。発明の要約本発明は、中央演算処理装置の動作と浮動小数点命令等
の特殊命令を処理するための特殊命令処理装置の動作と
の間の相互連結及び同期化を行なうもので、それら装置
の並列接続を避けながらそれら装置の並列動作を可能な
ものとし、装置全体の価格を低減でき且つ装置の処理速
度を高めることにあります。すなわち、本発明によれば、中央演算処理装置が特殊命
令を特殊命令処理装置へ転送しうるようにされ、そして
、特殊命令処理装置がその特殊命令を実行している間、
中央演算処理装置は、他の処理動作を行ないうるように
されている。例えば、中央演算処理装置は、特殊命令処理装置が特殊
命令を実行している間に、特殊命令処理装置からの結果
に依存しない割込みを実行したり、その他のハウスキー
ピングオペレーションを行なうことができる。より詳細に述べるならば、本発明によれば、特定の命令
コードにより同定される独立したクラスの特殊命令を実
行するための特殊命令処理装置が設けられ、中央演算処
理装置は、これらのコードを同定し、それ自身を除勢し
、中央演算処理装置およびその特殊命令処理装置との間
で送られる一連の制御信号を通して、特殊命令処理装置
は、中央演算処理装置と並行してその特殊命令を実行す
る。いくつかの準備的ステップの後、中央演算処理装置はそ
の作動プログラムに戻ることができ、任意の他の機械命
令を順次実行し、一方、特殊命令処理装置も作動する。従って、多くの機械命令が特殊命令の間に入れられるな
らば、中央演算処理装置は、あまり極だった作動遅延に
出会わな（ですむ。実際に特殊命令を実行する特殊命令処理装置内では、制
御回路がその命令をデコードし、それを実行するために
必要な信号を生成する。その装置は、データを保持するための記憶レジスタも含
んでいる。制御回路は中央演算処理装置からは独立しているので、
他のクラスの命令に応答するデータ処理装置をつくるた
めに、各種の装置が中央演算処理装置に接続されうる。本発明は、特許請求の範囲においては、特殊性をもって
示されている。本発明の上記および他の目的の更に完全な理解は、添付
図面を参照しつつ行なわれる以下の記述により得られよ
う。本発明は、多くのデータ処理装置に適用可能なものであ
るが、特殊データ処理装置によってもっとも容易に理解
される。かかる装置の１つは、「プログラム・カウンタを含む複
数個のレジスタの１つを同定する命令アドレスを持った
データ処理装置」に対して１９７１年１０月１９田こ出
された米国特許第３．６１４，７４１号に説明されてお
り、その特許は、本発明の譲受人に譲渡されており、こ
こでは参考として組入れられている。さて、第１図を見ると、中央演算処理装置１０は、第１
図に示されたデータ処理装置の中心にある。それは、通常記憶装置１１から順次得られたプログラム
命令を実行する。入出力タイプライタおよび磁気ディスク又はドラム・メ
モリのような周辺装置１２も、母線により中央演算処理
装置１０および記憶装置１１に並列に接続する。中央演算処理装置１０が、特殊クラスの浮動小数点命令
、又は他の命令をデコードするとき、一連の対話的なス
テップが、中央演算処理装置１０および実際に特殊クラ
スの命令を実行する装置１３の間に起る。これらのステップ中に、命令はその装置（以後浮動小数
点装置１３という）に移る。一度び、対話的なステップが完了すると、その浮動小数
点装置１３は、それ以上中央演算処理装置とのやりとり
をせずに指示された機能を実行する。浮動小数点命令を実行するために、浮動小数点装置１３
は、浮動小数点数で作動し、このための回路を含んでい
る。更に第１図を見ると、指数計算論理装置１４は、指数お
よび他のデータ情報を処理する。端数計算論理１５は、浮動小数点数の小数部分を処理す
る。スクラッチ・パッド・アキュムレータ・レジスタ装置１
６は、データを記憶し、レジスタとレジスタとの間の転
送のために使われるいくつかの汎用レジスタを含んでい
る。レジスタ装置１６内の各レジスタは、「ワー目を、通常
記憶装置１１内に「ワード」として記憶されるｎ個のデ
ィジタル・ビットのグループを同定するという意味で使
って、いくつかの「ワー目を記憶することができる。スクラッチ・パッド・アキュムレータ・レジスタ装置１
６によって、各ワードはレジスタ・バイトを構成し、レ
ジスタ・バイトの位置は、レジスタ番号およびバイト番
号により同定される。たとえば、Ａｃ１

〔０〕は、装置１６の最低位のレジス
タ・バイト位置を同定し、一方、Ａｃ１〔３〕は、最高
位のレジスタ・バイト位置を同定する。いくつかの母線が中央演算処理装置１０と、浮動小数点
装置１３および浮動小数点装置１３内の回路とを接続す
る。アドレス情報は演算処理装置１０からアドレス母線１１
を通って移動する。中央演算処理装置１０が浮動小数点装置１３内で行なわ
れた演算の結果を「欲する」時はいつでも、それは母線
１８を通してデータを受取る。中央演算処理装置１０からのデータ転送は、データ母線
１９を通して起る。両方向母線２０は、後で説明されるように、２つの装置
の間で制御信号を送る。浮動小数点装置１３内の母線２１は、装置１４から装置
１６にデータを転送し、一方、母線２３はそこからの情
報を返す。同様に、母線２３および２４は、端数計算論理装置１５
からスクラッチ・パッド・アキュムレータ・レジスタ装
置１６へおよびその逆向きにそれぞれデータを移す働ら
きをする。中央演算処理装置１０が一連の機械命令を実行する時、
それは第３Ａ図に示された基本的な演算を行なう。ステップ２０１は、第１図に示された記憶装置１１のプ
ログラム・カウンタ５１により同定される場所から命令
を取り出し、次の命令の点にプログラム・カウンタ５１
を増加する。それは次に、ステップ２０３が命令が浮動小数点命令で
ないと判断したならば、ステップ２０２において命令を
実行する。このプロセスは、命令デコーダ５２（第１図）が浮動小
数点命令を受取るまで、反復的に起る。命令デコーダ５２が浮動小数点命令を受取る時はいつで
も、ステップ２０３はステップ２０４に分岐する。プログラム・カウンタ５１は、命令が取り出されるとき
、通常の如く自動的に増加される（前に進められる）の
であるが、その命令が特殊命令（浮動小数点命令）とし
てデコードされるならば、プログラム・カウンタ５１は
減分され（後へ進められる）、従って、元の位置へ戻さ
れる（ステップ２０４）。この位置で、プログラム・カウンタ５１は、記憶装置に
おける浮動小数点命令を指している。プログラム・カウンタ５１のその内容は、後述するよう
にしてその命令が特殊命令処理装置（浮動小数点装置）
１３へ通された後、その特殊命令処理装置へロードされ
る（ステップ１０７）。従って、中央演算処理装置が特殊命令処理装置の動作と
並行して割込みを行ない又はその他の動作を行なってい
るとしても、特殊命令処理装置は、処理している命令の
記憶場所の記録を有していることになる。ステップ２０５においては、制御装置５３（第１図）は
、制御母線２０内の線を通してＦＰＡＴＴＮ信号を生成
することにより、命令デコーダ５２内の信号に応答する
。一度びステップ２０５が完了すると、中央演算処理装置
１０は、浮動小数点装置１３がＦＰＳＹＮＣ信号を転送
するまで、待ち状態に戻る。しかしながらこの状態中に、中央演算処理装置１０は、
割込みルーチンを実行したり、又は他の機能を行なうこ
とができる。しかしながら、実行されているプログラム内のいかなる
命令も処理することはできない。ステップ２０５でＦＰＡＴＴＮ信号を生成する時に、浮
動小数点装置１３は、前の浮動小数点命令を処理してい
てもよいし、していなくてもよい。浮動小数点装置１３がふさがっているならば、中央演算
処理装置１０は、浮動小数点装置１３がその前の演算を
終了するまで待ち状態に留まる。浮動小数点装置１３が各命令を完了する時、それは、第
３Ａ図に示されたステップ１０１，１０２および１０３
を実行する。ステップ１０１においては、制御５５（第２図に示され
ている）はＦＰＲＥＱ信号を除勢する。ＦＰＲＥＱ信号は出されている時、浮動小数点装置１３
が母線１８又は１９の１つを通してのデータ転送を期待
していることを示す。すると、制御回路５５は、浮動小数点状態レジスタ３１
の内容を、アキュムレータ・マルチプレクサ（ＡＣＭＸ
）３５に移し、このＡＣＭＸ：は、■又は２ワードを並
列にレジスタ装置１６内へ選択的に転送することができ
る。この場合、状態ワードは、Ａｃ１〔Ｏ〕レジスタ・バイ
ト位置に移る。母線マルチプレクサ（ＢＭＸ）３７は、Ａｃ１〔Ｏ〕バ
イト位置の内容をスカレジスタ３０につなぎ、λカレジ
スタ３０は、母線１８上へ、又は指数演算論理装置３４
への転送用のデータを記憶する。ステップ１０３においては、制御５５は、データ入力マ
ルチプレクサ（ＤＩＭＸ）３２、および指数マルチプレ
クサ（ＥＭＸ）３３、指数演算論理装置３４およびアキ
ュムレータ・マルチプレクサ３５を通して、母線１７上
のアドレスをレジスタ装置１６に転送すべく通路を開く
。一度びこの通路が開になると、制御５５は待ち状態に入
り、制御母線２０を通して中央演算処理装置１０からの
ＦＰＡＴＴＮ信号を受取るまで、いかなる他の機能も行
なわない。依然として第２および第３図を参照しつつ、浮動小数点
装置１３内の制御装置５５が第３Ａ図における待ち状態
に入った後、中央演算処理装置がステップ２０５におい
てＦＰＡＴＴＮ信号を発生するものと仮定すれば
、制御装置５５は、ステップ１０４〜１１０を実行する
ことによりＦＰＡＴＴＮ信号に応答する。ＦＰＡＴＴＮ信号が制御５５に到達する時、ＢＲ
レジスタ５５の内容は、データ母線１９上および命令レ
ジスタ（ＦＩＲ）４３内に移る。ステップ１０４においてこれらの機能を実行した後、制
御装置は、浮動小数点装置１３内に符号情報を記憶する
レジスタ４４ｓおよび４４ｄをノセットすることにより
ステップ１０５を実行する。それからステップ１０６において制御５５はＦＰ皿Ｑ信
号を生成する。同じ時に、プログラム・カウンタ５１（第１０は、浮動
小数点命令用の記憶アドレスを含んでいる。このアドレスは、アドレス母線１７および前に開かれた
通路を通って、アキュムレータ・レジスタ装置１６内の
Ａｃ１〔１〕レジスタ・バイト位置内に移る。この命令レジスタ４３は、第２図の制御回路５５内に設
けられる命令デコーダと関連付けられている。浮動小数点クラス内の命令の１群は、固定小数点数を浮
動小数点数に、およびその逆向きの変換をするための変
換命令を含んでいる。命令が変換命令であるならば、ステップ１０８はステッ
プ１０９に分岐し、ステップ１０９は浮動小数点装置１
３をして変換を実行せしめる。ステップ１１０はＦＰＳＹＮＣ信号の次の生成を可能に
する。次に制御５５は、中央演算処理装置１０が再びＦＰＡＴ
ＴＮ信号を生成するまで待ち状態に戻る。ＦＰＳＹＮＣ信号は、短時間の遅延の後伝送されて、あ
る種の信号を処理せしめ、ある種の他の準備的演算を起
させる。さて、第１および３Ｃ図を参照すれば、浮動小数点装置
１３がこの待ち状態に入る時、中央演算処理装置１０お
よび特に制御５３はＦＰＳＹＮＣ信号を待っている。これが起る時、中央演算処理装置１０は、入力レジスタ
３０（第２図）内の状態ワードを、母線１８およびＢＲ
ＭＸマルチプレクサ５４を通してＢＲレジスタ５５にロ
ードすることにより処理する。データを定めるために伺らかのアドレス計算が必要であ
るならば、制御５３はステップ２０１でそれらを行なう
。それから制御５３は制御母線２０を通して第２図の制御
５５に転送するためにＰＰＡＴＴＮ信号を生成する。ステップ２０８を実行した後、システムは、浮動小数点
命令が含んでいるデータ・アドレスに依り、２つの待ち
状態のうちの１つに入る。各浮動小数点命令は、いくつかのモードのうちのｌっを
とりうる指定アドレスを持つ。これらのうちの１つはモードＯアドレスである。モードＯアドレスが存在する時は、浮動小数点装置用の
データは、中央演算処理装置１０内の汎用レジスタか、
又は装置１６内のレジスタかのいずれかの中にある。これが真ならば、ステップ２０９は待ち状態２１０に分
岐し、そうでなげればシステムは待ち状態２１１に分岐
する。浮動小数点装置１３がＦＰＡＴＴＮ信号を受取る時、そ
れはこれらの特定の命令に従って分岐する。一般的にいえば、装置１３および中央演算処理装置１０
は、それからは浮動小数点装置１３からのＦＰＳＹＮＣ
およびＦＰＲＥＱ信号および中央演算処理装置１０から
のＦＰＡＴＴＮ信号の制御のもとに相互に作用する。第３Ｄ図は、この相互作動状態中における中央演算処理
装置のオペレーション用の一般的な流れである。プロセッサ（演算処理装置）がモードＯの指定アドレス
を待っている状態にある時、制御５５がＦＰＳＹＮＣ信
号を生成するならば、中央演算処理装置１０は、「レ
ジスタ書込み」信号が出されているかどうかを決定する
ためにステップ２１２を使う。この信号は、演算処理装置１０内の汎用レジスタの１つ
にデータをロードすることが必要であるかどうかを示す
。信号が出されているならば、ステップ２１２はステップ
２１３に分岐し、そこでは、アキュムレータ・レジスタ
１６から、データ母線１８および母線マルチプレクサ５
４を通して、レジスタ内への記憶のためにデータが移る
。中央演算処理装置１０および浮動小数点装置１３の間に
はそれ以上の相互作用は必要でないので、ステップ２１
３は制御５３をステップ２０１に戻し、中央演算処理装
置１０はその次の命令をとって来る。一方、演算処理装置１０が待ち状態２１１にある間に、
浮動小数点装置１３がＦＰＳＹＮＣ信号を生成するなら
ば、制御５３はステップ２１４を使ってＦＰＲＥＱ信号
の状態をチェックする。ＦＰＲＥＱ信号が無ければ、それ以上の相互作用の必要
がないことを意味し、ステップ２１４は制御５３をステ
ップ２０１に戻す。ＦＰＲＥＱ信号が存在すれば、伺らかのデータが転送さ
れるべきである。浮動小数点装置制御５５により生成される他の制御信号
が、データ転送の向きを決定する。記憶装置１１にデータをロードするために、ステップ２
１５はステップ２１６に行き、そこでは、中央演算処理
装置１０がＢＲレジスタ５５の内容を記憶装置１１内に
ロードする。データが記憶装置１１からロードされるべきであるなら
ば、ステップ２１７がこの機能を行ない、データをＢＲ
レジスタ５５内にロードする。中央演算処理装置１０内の母線アドレス・レジスタ（示
されていない）はステップ２１８で増加され、これで中
央演算処理装置１０に対するシーフェンスの１サイクル
が完了し、その結果ステップ２１９において、制御５３
はＦＰＡＴＴＮ信号を生成し、それから待ち状態２１１
に移る。前述のように、この処理サイクルは、特定の命令が何で
あっても中央演算処理装置１０で起る。第３Ｅ、３Ｆおよび３Ｇ図は、異なった命令に応答し
て浮動小数点装置１３が使うステップを一般的に示して
いる。第３Ｃ図では、ステップ１１２は適当でない命令に対し
てはステップ１１３にいく。これが起る時、ステップ１１３はＦＰＳＹＮＣパルスを
生成せしめ、直後にステップ１１４はＦＰＲＥＱ信
号を除勢する。制御５５も、不適当な命令の性質を示す定数をＡＣ７［
０）レジスタ・バイト位置に記憶し、何らかの必要な割
込み信号を生成し、関連したデータをステップ１１５お
よび１１６に記憶する。それからシステムは自動的にステップ１０１にもどる。ＦＰＳＹＮＣ信号が中央演算処理装置１０に行くとき、
第３Ｄ図のステップ２１４は１−ＮＯＪ分岐を通り、中
央演算処理装置１０は、起りうる何らかの割り込みに依
存して、直ちにその次の命令を実行し始める。分岐の時に、メモリから、又はメモリへのデータ転送の
ために記憶サイクルがもはや必要でないならば、ステッ
プ１１１はステップ１１８〜１２０に分岐する。ステップ１１８は、制御５５をしてＦＰＳＹＮＣ信号を
生成することを可能にせしめ、その後ステップ１１９で
ＦＰＲＥＱ信号を除勢する。それから命令が実行される。この時間中に制御５５はＦＰＳＹＮＣ信号を生成する。中央演算処理装置１０は直ちに次のプログラム命令に戻
る。度び命令が完了すると、ステップ１２０は制御をステッ
プ１０１に戻し、その結果終了シーフェンスが実行され
る。記憶装置１１からデータを得ることが必要である時、ス
テップ１２１（第３Ｅ図）は制御をしてステップ１２２
〜１３２を実行せしめる。ステップ１２２では制御はＦＰＳＹＮＣ信号を付勢する
。何らかのアドレス修正が必要であるならば、制御５５は
ＩＮＣＡＤＲ信号（第３Ｆ図のステップ１２３および１
２４）を生成し、この信号を中央演算処理装置１０は、
それがステップ２１８を実行スるかどうか制御するため
に使う。次に、ステップ１２５で制御はＦＰＣＩ信号を生成し、
それからＦＰＡＴＴＮ信号を待つ。制御５５がその信号を受取る時、データは装置１６内の
指定されたレジスタ内にロードする。ＦＰＣＩ信号はデータが移動している向きを示す。更にデータがロードされるべきであるならば、ステップ
１２７はステップ１２８に行き、制御５５は別のＦＰ
ＳＹＮＣ信号を生成し、ステップ１２３に戻る。一度び全てのワードがロードされると、ステップ１２７
はステップ１３０に行き、そこでは再びＦＰＳＹＮＣ信
号を付勢し、その後ステップ１３１でＦＰＲＥＱ信号を
除勢する。それから中央演算処理装置１０はステップ２０１に戻る
ことができる。ステップ１３２では、ステップ１０１で始まる終了ルー
チンに戻る前に、制御５５は浮動小数点命令を実行する
。データをレジスタ装置１６から記憶装置１１内にロード
することが必要である時、同様なステップの組が起る。制御５５が記憶命令をデコードする時、それはデータを
入力レジスタ３０に移し、それからＦＰＳＹＮＣ信号を
付勢し、ＦＰＣ■信号をして出力オペレーションを示す
ようにさせる。中央演算処理装置１０がＦＰＳＹＮＣ信号を受取
る時、それはステップ２１７（第３Ｄ図）に従って、デ
ータを記憶する。もし別のワードが記憶されるべきであるならば、ステッ
プ１３５は次のＦＰＡＴＴＮ信号の後ステップ１３６に
分岐し、そこでアドレス修正の必要性が判断される。アドレス修正が必要ならば、ステップ１３７はＩＮＣ
ＡＤＲ信号を生成する。一度び全てのワードが記憶されると、制御５５はステッ
プ１３５から「ＮＯ」分岐で出て、ステップ１４１でフ
リップフロップ７６をセットし、ステップ１０１で始ま
る終了ルーチンへ戻る。制御５５の詳細についてのある部分を示している第４図
を参照することにより、制御信号のやりとりの方法につ
いてより一層理解されよう。ＦＰＡＴＴＮ信号の先端はフリップフロップ７０をセッ
トし、それによりＡＮＤゲートを付勢し、フリップフロ
ップ７３にセット信号を供給せしめ、フリップフロップ
７３はセットされる時ＦＰＲＥＱ信号を生威する。この信号は伺らかのデータ転送が起ろうとしていること
を示し、制御５５はＤＳＥＬ倍信号応答してそれを生
威し、このＤＳＥＬ信号は、第３Ｂ図のステップ１０６
のようなステップに対応する時に起る。ＮＡＮＤゲート３０１は、フリップフロップ７３がセッ
トされる時、正のＦＰＣＩ信号を生成し、その出力導体
８５により表わされるフリップフロップはＲＥＡＤ信号
を出さない。これは書込みオペレーションが起ることを意味する。命令が読取りオペレーションでのデータの転送を要求す
る時、？１ｉｌｔ１５５は導体８５にＲＥＡＤ信号を出
しその結果ＦＰＣＩ信号は出されない。フリップフロップ７３は、フリップフロップ３０４がリ
セットされるまでＦＰＲＥＱ信号を生成し続げる。ＮＡＮＤゲート３０５からのクロック・パルスの後端が
フリップフロップ３０４をリセットする。これは、続いてくるＴ２クロック・パルスとともに終了
を要求するある種の内部状態が起ることを示すＤＩＳＢ
信号に応答して起る。貝肉ＲＥＳＥＴ信号の後端もフリップフロップ７３にク
ロックしてリセット状態にさせ、ＦＰＲＥＱ信号を除勢
させる。第３図で、ＦＰＳＹＮＣ信号を付勢するためのフリップ
フロップ７６をセットする（たとえば第３Ｃ図内のステ
ップ１１０）ということは、それぞれタイミングおよび
制御装置３０２をして５ＹＮＣ信号を生成せしめる。この信号は、ゲードア４を付勢して、後続の装置３０２
からのＴ３タイミング・パルスをフリップフロップ７６
のセットＳ気力に向かわせる。フリップフロップ７６の出力はＮＡＮＤゲートおよび後
続のインバータ３０７を付勢して正のＴ２パルスをＦＰ
ＳＹＮＣパルスとして母線２０に送らしめる。ＮＡＮＤゲート３０６からの出力は、各ＦＰＳＹＮＣパ
ルスの後端をしてフリップフロップ７６をリセットせし
め、装置３０２が次の５ＹＮＣ信号を生成するまでそれ
以上のＦＰＳＹＮＣパルスを除勢する。フリップフロップ３０４がリセットする時はいつでも、
それはＯＲゲート３１１を通してリセットＲλ力にオー
バーライディングリセット信号を供給することによりフ
リップフロップ１６を除勢する。フリップフロップ７６もまたある種の変換命令に応答し
てリセットする。これらの状態が起る時、装置３０２はＣ０ＮＶ信号およ
びＴ４信号を生成し、ＡＮＤゲート３１０へ２つの入力
を提供する。後続のクロック（ＣＬＫ）パルスは付勢すれたＡＮＤゲ
ート３１０およびＯＲゲート３１１を通して送られ、フ
リップフロップ７６をリセットする。２つの他の信号がフロップ７３および７６に作用する。中央演算処理装置１０が浮動小数点命令をデコードし、
割込み信号を受取るならば、それは浮動小数点装置１３
とのそれ以上の通信を終了してよい。これが起る時、中央演算処理装置内の制御５３は、ＩＮ
ＴＲＣＬＲ信号を生成し、これはＯＲゲート３１２を通
して直接にフリップフロップ１０をリセットし、それに
よりゲート７２を除勢する。制御５５が続いてＤＳＥＬ信号を生成する時、ゲート７
２はそれを阻止する。ＩＮＴＲＣＬＲ信号が現われる時フリップフロップが前
にセットされていたならば、ゲート３１３はゲート３１
４を付勢し、ＩＮＩＴ信号を送らせ、フリップフロップ
３０４を直接セットさせる。中央演算処理装置は、それがオンにされる度びにＩＮＩ
Ｔ信号を生成し、これが開始信号を構成する。フリップフロップ３０４をセットすることにより、フリ
ップフロップ７６へのリセット入力の１つは取り除かれ
、その結果後続の５ＹＮＣおよびＴ３パルスがフリップ
フロップ７６をセットすることができる。制御３０２もまたデコードされている特定の命令に依存
する信号に応答して、上述のＩＮＣＡＤＲおよび「レジ
スタ書込み」信号を生成する。ここで、前述したように本発明の装置の動作において重
要な役割を果たすＦＰＡＴＴＮ信号（転送信号）、ＦＰ
ＳＹＮＣ信号（同期信号）及びＦＰＲＥＱ信号（制御信
号）についてまとめて説明しておく。ＦＰＡＴＴＮ（ＦｌｏａｔｉｎｇｐｏｉｎｔＡｔｔ
ｅｎｔｉｏｎ）信号は、中央演算処理装置が特殊命令処
理装置のなんらかの動作を要求していることを指示する
ため、中央演算処理装置によって発生されるものである
。例えば、中央演算処理装置は、特殊命令を特殊命令処理
装置へ転送する場合（ステップ２０５参照）やオペラン
ドを特殊命令処理装置へ転送する場合（ステップ１２５
の後の゛ＦＰＡＴＴＮ信号を待゛参照）に、このＦＰＡ
ＴＴＮ信号を発生する。また、中央演算処理装置は、記憶装置へ転送するため特
殊命令処理装置からデータを受ける場合に、とのＦＰＡ
ＴＴＮ信号を発生する（ステップ１４０に続く゛ＦＰＡ
ＴＴＮ信号を待つ゛参照）。ＦＰＳＹＮＣ信号（ＦｌｏａｔｉｎｇＰｏ１ｎｔＳ
ｙｎｃｈ−ｒｏｎｉｚｉｎｇ）信号は、特殊命令処理装
置が中央演算処理装置によるサービスを必要としている
ことを指示するため、特殊命令処理装置によって発生さ
れるものである。例えば、特殊命令処理装置は、命令が違法命令である場
合には、このＦＰＳＹＮＣ信号を発生して、中央演算処
理装置がその特殊命令処理装置の状態レジスタの内容を
検索するようにせしめる（ステップ１１３参照）。また、特殊命令処理装置は、記憶装置へ又は記憶装置か
らデータを転送することが必要な場合に、とのＦＰＳＹ
１’Ｃ信号を発生する（ステップ１３４及び１２２参局
。ＦＰＲＥＱ（ＦｌｏａｔｉｎｇＰｏ１ｎｔＲｅｑｕ
ｅｓｔ）信号は、特殊命令処理装置がオペランドに関し
て中央演算処理装置によるサービスを必要としているこ
とを指示するため、特殊命令処理装置によって発生され
るものである。例えば、特殊命令処理装置がアドレス計算を必要とする
場合には、特殊命令処理装置は、このＦＰＲＥＱ信号を
発生する（ステップ１０６参照）。ここで注意すべきことは、特殊命令処理装置がこのＦＰ
ＲＥＱ信号を発生しているだけでは、中央演算処理装置
はなにも動作せず、特殊命令処理装置からＦＰＳＹＮＣ
信号を受けて初めて動作するということである（ステッ
プ１１０参照）。また、特殊命令処理装置は、記憶装置へ又は記憶装置か
らデータを転送する必要があるとき、このＦＰＲＥＱ信
号を発生する（ステップ１０６にてセットされており、
実際に、特殊命令処理装置が記憶装置へ又は記憶装置か
らデータを転送する必要のない場合又はアドレス計算を
必要としない場合にはとのＦＰＲＥＱ信号は取り消され
る）。同様に、ここでも注意すべきことは、特殊命令処理装置
がこのＦＰＲＥＱ信号を発生しているだけでは、中央演
算処理装置はなにも動作せず、特殊命令処理装置からＦ
ＰＳＹＮＣ信号を受けて初めて動作するということであ
る。すなわち、中央演算処理装置は、特殊命令処理装置が発
生するＦＰＳＹＮＣ信号にのみ応答して動作を開始する
のであって、特殊命令処理装置の発生するＦＰＲＥＱ信
号は、中央演算処理装置が行なうべき動作の種類を指示
するのに使用されているだけである。前述したように、中央演算処理装置の命令デコーダ５２
が特殊命令である浮動小数点命令を受は取る時、中央演
算処理装置は、ＦＰＡＴＴＮ信号を発生して、その特殊
命令を特殊命令処理装置へ転送する。特殊命令処理装置は、その特殊命令を実行する。特殊命令処理装置は、その特殊命令の実行に際して、ア
ドレス計算や記憶装置とのデータ転送等のための中央演
算処理装置による補助動作を必要とするときには、その
補助動作の種類を示すＦＰＲＥＱ信号を発生し、また、
ＦＰＳＹＮＣ信号を発生する。中央演算処理装置は、そのＦＰＳＹＮＣ信号に応答
してそのＦＰＲＥＱ信号の有無をチェックし、ＦＰＲＥ
Ｑ信号があればそのＦＰＲＥＱ信号の指示する補助動作
を実行する。特殊命令処理装置は、その特殊命令の処理を完了したと
きには、ＦＰＳＹＮＣ信号を発生するが、ＦＰＲＥＱ信
号は発生しない。従って、中央演算処理装置は、そのＦＰＳＹＮＣ信号に
応答して、そのＦＰＲＥＱ信号の有無をチェックし、Ｆ
ＰＲＥＱ信号がないので、プログラム・カウンタ５１に
従って次の命令の実行へと進む。このように、中央演算処理装置は、次の３つの動作を除
けば、特殊命令処理装置と相互動作をする必要がないこ
とになる。（１）％殊命令を特殊命令処理装置へ転送すること（
例えば、ステップ２０３，２０４，２０５）（２）その
命令を処理するのに使用されるオペランドのアドレス計
算（例えば、ステップ２０７）（３）特殊命令処理装置
から状態を検索するとと（例えば、ステップ２０６）従って、中央演算処理装置は、ＦＰＡＴＴＮ信号を発生
してから特殊命令処理装置がＦＰＳＹＮＣ信号を発生す
るまでの間は、特殊命令処理装置の動作と並行して、割
込み処理や特殊命令処理装置の動作と並行しうるその他
の処理動作を行なうことができる。その上、本発明の特殊命令処理装置は、記憶装置への又
は記憶装置からのデータ転送のために中央演算処理装置
のバスインターフェイス部分を利用しているから、本発
明によれば、システム全体としてのバスインターフェイ
ス回路が減少される。また、本発明の特殊命令処理装置は、アドレス計算の如
き特定の動作を行なう回路として中央演算処理装置の回
路を利用するのであるから、本発明によれば、システム
全体としてのこの種の回路も減少される。従って、本発明によれば、全体として安価なシステムに
て中央演算処理装置と特殊命令処理装置との間に特定の
並行処理を行なえるようにすることができるのである。まとめると、浮動小数点装置１３は特殊クラスの命令用
のプロセッサである。この実施例においては、それはたまたま浮動小数点命令
用のプロセッサであった。それは中央演算処理装置とは比較的独立して作動可能で
あり、それ自身および中央演算処理装置との間の相互作
用を制御する。すなわち、中央演算処理装置は、更に相互連絡が必要で
あることを示すＦＰＲＥＱおよびＦＰＳＹＮＣ信号の組
合わせを受取る限りにおいて、浮動小数点装置とやりと
りする。従って明らかなように、装置１３内の制御およびいくつ
かの内部レジスタを変え、装置１３が行なう機能を変え
ることだけが必要である。中央演算処理装置１０には何も変更は必要ではない。この方法では、従って、単に中央演算処理装置からいく
つかの接続をはずし、装置１３を置きかえることにより
このクラスの命令を変えることが可能である。第３図に示された一般的な流れ図を実施することができ
る他の多くの特別な実施例があることも明らかであろう
。更に、いろいろな線図に示された流れ図および回路は変
更されうる。従って、本発明の正しい精神および範囲内での全てのか
かる変更および修正を包含することが特許請求の範囲の
目的である。

【図面の簡単な説明】

第１図は中央演算処理装置および別個のクラスの命令を
実行するための並列装置を持ったデータ処理装置を示す
。第２図は、浮動小数点命令を処理するようにされた、第
１図に示された並列装置の詳細なブロック線図である。第３Ａ−Ｇ図は、その装置のオペレーションを中央演算
処理装置とともに説明するための流れ図である。第４図は、第２図の装置用の特殊制御回路の特定の部分
の模式線図である。１０・・・・・・中央演算処理装置、１１・・・・・・
記憶装置、１２・・・・・・周辺装置、１３・・・・・
・浮動小数点装置、１４・・・・・・指数計算論理、１
５・・・・・・端数計算論理、１６・・・・・・レジス
タ装置、１７，１８，１９，２０，２１゜２２．２３，
２４・・・・・・母線、５１・・・・・・プログラム・
カウンタ、５２・・・・・・命令デコーダ、５３・・・
・・・制御装置、５５・・・・・・制御回路、３１・・
・・・・浮動小数点状態レジスタ、３０・・・・・・λ
カレジスタ、３２・・・・・・データ久カマルチプレク
サ、３４・・・・・・指数演算論理装置、３３・・・・
・・指数マルチプレクサ、４３・・・・・・命令レジス
タ。

Claims

【特許請求の範囲】１中央演算処理装置（１０；第１図）に接続し、前記
中央演算処理装置の他の演算と並行して特殊命令用のデ
ータを処理するための特殊命令処理装置において、（イ）アドレス通路（１７；第１図）、データ通路（１
８，１９；第１図）および制御通路（２０；第１図）に
接続され前記中央演算処理装置から前記特殊命令を受け
るための手段と、仲）前記制御通路上の転送信号（ＦＰＡＴＴＮ；第２図
）に応答して、前記特殊命令処理装置を可能化し命令用
の第１の処理サイクルを開始せしめるための手段と、（ハ）一連の処理サイクルで各命令を処理し、各処理サ
イクル中に制御信号（ＦＰＲＥＱ；第４図）および同
期信号（ＦＰＳＹＮＣ；第４図）を発生し、その後は更
に別の転送信号を受取るまでそれ以上の処理を阻止する
ような制御手段（５５；第２図及び第４図）と、（ニ）各命令について最終処理サイクル中に制御信号を
不能化するための手段（３０５，３０４゜７３；第４図
ニステップ１１４；第３Ｃ図）と、を備えることを特徴
とする特殊命令処理装置。２、特許請求の範囲第１項記載の特殊命令処理装置にお
いて、該特殊命令処理装置は、命令デコーダ、制御装置
および特殊命令を処理するための装置（３４，４２；第
２図）を含み、前記制御信号は前記中央演算処理装置か
らの転送信号に応答して、前記特殊命令処理装置および
前記中央演算処理装置を相互に作用せしめ（７０，７２
，７３；第４図ニステップ１０４−１０６；第３Ｂ図
）、前記制御装置は、更に相互作用が必要である時制御
信号および同期信号を生成するために前記デコーダに応
答する装置（７２，７３；第４図ニステップ１０８；第
３Ｂ図）を含み、前記制御および同期信号は前記中央演
算処理装置に接続されることを特徴とする特殊命令処理
装置。３特許請求の範囲第１項記載の特殊命令処理装置にお
いて、該特殊命令処理装置は、浮動小数点算術演算に従
ってデータを処理するための装置（３４，４２；第２図
）を含み、前記中央演算処理装置は、前記特殊命令処理
装置内の処理サイクルの始めに応答して、＠記特殊命令
処理装置内の演算と同時に行なわれる他の独立した処理
オペレーションに行くための装置（ステップ２０５に続
くステップ；第３Ｂ図）を含むことを特徴とする特殊命
令処理装置。